JP6657545B2 - シリコン貫通ビア（ｔｓｖ）を使用したマイクロホンデバイスが一体化されているダイ - Google Patents

シリコン貫通ビア（ｔｓｖ）を使用したマイクロホンデバイスが一体化されているダイ Download PDF

Info

Publication number
JP6657545B2
JP6657545B2 JP2017505471A JP2017505471A JP6657545B2 JP 6657545 B2 JP6657545 B2 JP 6657545B2 JP 2017505471 A JP2017505471 A JP 2017505471A JP 2017505471 A JP2017505471 A JP 2017505471A JP 6657545 B2 JP6657545 B2 JP 6657545B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
tsv
microphone
die
membrane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017505471A
Other languages
English (en)
Other versions
JP2017535981A (ja
Inventor
ジェイ． リー、ケビン
ジェイ． リー、ケビン
サラスワット、ルチル
ジルマン、ウーウェ
ボブ ラオ、バリュウリ
ボブ ラオ、バリュウリ
ランド‐ラーセン、トール
ピー． カウリー、ニコラス
ピー． カウリー、ニコラス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2017535981A publication Critical patent/JP2017535981A/ja
Application granted granted Critical
Publication of JP6657545B2 publication Critical patent/JP6657545B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R1/00—Details of transducers, loudspeakers or microphones
    • H04R1/02—Casings; Cabinets ; Supports therefor; Mountings therein
    • H04R1/04—Structural association of microphone with electric circuitry therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00158—Diaphragms, membranes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R1/00—Details of transducers, loudspeakers or microphones
    • H04R1/20—Arrangements for obtaining desired frequency or directional characteristics
    • H04R1/32—Arrangements for obtaining desired frequency or directional characteristics for obtaining desired directional characteristic only
    • H04R1/40—Arrangements for obtaining desired frequency or directional characteristics for obtaining desired directional characteristic only by combining a number of identical transducers
    • H04R1/406—Arrangements for obtaining desired frequency or directional characteristics for obtaining desired directional characteristic only by combining a number of identical transducers microphones
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/005—Electrostatic transducers using semiconductor materials
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/04—Microphones
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/276—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/27618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive layer material, e.g. of a photosensitive conductive resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/8346—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/83486—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/83488—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/83498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/83499—Material of the matrix
    • H01L2224/8359—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/83498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/83598—Fillers
    • H01L2224/83599—Base material
    • H01L2224/83686—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/83688—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Otolaryngology (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Obtaining Desirable Characteristics In Audible-Bandwidth Transducers (AREA)
  • Circuit For Audible Band Transducer (AREA)
  • Details Of Audible-Bandwidth Transducers (AREA)

Description

本開示の実施形態は、一般的に、集積回路の分野に関し、より詳細には、シリコン貫通ビア（ＴＳＶ）を使用したマイクロホンデバイスが一体化されているダイ、ならびに関連する技法および構成に関する。
マイクロホンデバイスは、例えば、通信デバイス、補聴器、水中での音響判別、および騒音制御を含むさまざまなデバイスにおいて広く使用されている。電子デバイスの小型化への産業動向として、現在、微小電気機械システム（ＭＥＭＳ）ベースのマイクロホンデバイスの半導体チップにおける一体化が推し進められている。しかしながら、このような一体化は、半導体チップ上での限られた空間、および半導体チップ上での能動回路の脆弱性によって困難さを伴う場合がある。ＭＥＭＳベースのマイクロホンの能動回路との一体化は、周囲環境へつながる機会をもたらす場合があり、これによって、能動回路への腐食性物質あるいは有害物質の導入を容易にする場合がある。半導体チップの現用側でのマイクロホンデバイスの一体化は、大型でより高価なチップを必要とする場合がある。
実施形態は、添付の図面と併せて、以下の詳細な説明によって容易に理解されるであろう。この説明を容易にするために、同様の参照符号は同様の構造要素を示す。実施形態は、例として示され、添付の図面の図において限定されるものではない。
いくつかの実施形態による、ウエハ形態および個片化形態におけるダイの例の概略上面図である。
いくつかの実施形態による、集積回路（ＩＣ）アセンブリの概略的な縦断側面図である。
いくつかの実施形態による容量性トランスデューサアセンブリの概略的な縦断側面図である。
いくつかの実施形態によるマイクロホンアセンブリの概略的な縦断側面図である。
いくつかの実施形態による別のマイクロホンアセンブリの概略的な縦断側面図である。
いくつかの実施形態による、第１の構成に従ったマイクロホンアセンブリの概略的な透視図である。
いくつかの実施形態による、第２の構成に従ったマイクロホンアセンブリの概略的な透視図である。
いくつかの実施形態による、第３の構成に従ったマイクロホンアセンブリの概略的な透視図である。
いくつかの実施形態による、マイクロホンデバイスの受信器回路の例を概略的に示す図である。
いくつかの実施形態による、遅延信号の和を含む出力データの位相アレイアナログ処理の例を概略的に示す図である。
いくつかの実施形態による、位相アレイマイクロホンの横形構成の例を概略的に示す図である。
いくつかの実施形態による、位相アレイマイクロホンを使用した偏向ビームの例を概略的に示す図である。
いくつかの実施形態による、マイクロホンバックプレートおよびメンブレン膜のレイアウトの例の概略的な透視図である。
いくつかの実施形態による、製作のさまざまな段階の間のマイクロホンアセンブリの概略的な縦断側面図である。 いくつかの実施形態による、製作のさまざまな段階の間のマイクロホンアセンブリの概略的な縦断側面図である。 いくつかの実施形態による、製作のさまざまな段階の間のマイクロホンアセンブリの概略的な縦断側面図である。 いくつかの実施形態による、製作のさまざまな段階の間のマイクロホンアセンブリの概略的な縦断側面図である。 いくつかの実施形態による、製作のさまざまな段階の間のマイクロホンアセンブリの概略的な縦断側面図である。 いくつかの実施形態による、製作のさまざまな段階の間のマイクロホンアセンブリの概略的な縦断側面図である。 いくつかの実施形態による、製作のさまざまな段階の間のマイクロホンアセンブリの概略的な縦断側面図である。 いくつかの実施形態による、製作のさまざまな段階の間のマイクロホンアセンブリの概略的な縦断側面図である。 いくつかの実施形態による、製作のさまざまな段階の間のマイクロホンアセンブリの概略的な縦断側面図である。 いくつかの実施形態による、製作のさまざまな段階の間のマイクロホンアセンブリの概略的な縦断側面図である。 いくつかの実施形態による、製作のさまざまな段階の間のマイクロホンアセンブリの概略的な縦断側面図である。 いくつかの実施形態による、製作のさまざまな段階の間のマイクロホンアセンブリの概略的な縦断側面図である。 いくつかの実施形態による、製作のさまざまな段階の間のマイクロホンアセンブリの概略的な縦断側面図である。 いくつかの実施形態による、製作のさまざまな段階の間のマイクロホンアセンブリの概略的な縦断側面図である。 いくつかの実施形態による、製作のさまざまな段階の間のマイクロホンアセンブリの概略的な縦断側面図である。
いくつかの実施形態による、マイクロホンアセンブリを製作する方法のための概略的なフロー図である。
いくつかの実施形態による、本明細書に記載されるようなマイクロホンアセンブリを含むことができるシステムの例を概略的に示す図である。
本開示の実施形態では、シリコン貫通ビア（ＴＳＶ）を使用したマイクロホンデバイスが一体化されているダイ、ならびに関連する技法および構成について説明する。以下の詳細な説明では、本明細書の一部を形成する添付の図面を参照する。該図面では、同様の数表示は全体を通して同様の一部を示し、本開示の主題が実践できる実施形態が実例として示される。他の実施形態が利用可能であり、本開示の範囲から逸脱することなく構造的な変更または論理的な変更を行うことができることは理解されたい。従って、以下の詳細な説明は、限定的意味で解釈されるものではなく、実施形態の範囲は、添付の特許請求の範囲およびそれらの等価物によって定められる。
本開示を目的として、「Ａおよび／またはＢ」という文言は、（Ａ）、（Ｂ）、または（ＡおよびＢ）を意味する。本開示を目的として、「Ａ、Ｂ、および／またはＣ」という文言は、（Ａ）、（Ｂ）、（Ｃ）、（ＡおよびＢ）、（ＡおよびＣ）、（ＢおよびＣ）、または、（Ａ、ＢおよびＣ）を意味する。
明細書には、上部／下部、側部、および上に／下になどのような視点基準の記載が使用される場合がある。そのような記載は、単に論述を容易にするために使用されるものであり、本明細書に記載される実施形態の適用を任意の特定の方位に制限することを意図しない。
明細書には、「ある実施形態では」または「実施形態では」という文言が使用される場合がある。それら文言はそれぞれ、１または複数の同じまたは異なる実施形態に言及する場合がある。さらに、本開示の実施形態に関して使用されるような「備える」、「含む」、および「有する」などの用語は同義である。
「〜と結合される」という用語と共にそれらの派生語が本明細書において使用される場合がある。「結合される」は以下の１または複数を意味する場合がある。「結合される」は、２つ以上の要素が物理的にまたは電気的に直接接触していることを意味する場合がある。しかしながら、「結合される」は、２つ以上の要素が互いに直接接触しないが、それでもなお互いに協働するまたは相互作用することも意味する場合があり、かつ、１または複数の他の要素が、互いに結合されていると考えられる要素間に結合されるまたは接続されることを意味する場合がある。「直接的に結合される」という用語は、２つ以上の要素が直接的に接触していることを意味する場合がある。
さまざまな実施形態では、「第１の機構が第２の機構上に形成される、堆積させられる、あるいは配設される」という文言は、第１の機構が第２の機構上に形成される、堆積させられる、または配設されることを意味する場合があり、第１の機構の少なくとも一部は、第２の機構の少なくとも一部と、直接接触している（例えば、物理的におよび／または電気的に直接接触している）、または、直接接触していない（例えば、第１の機構と第２の機構との間に１または複数の他の機構を有する）場合がある。
本明細書で使用されるように、「モジュール」という用語は、１または複数のソフトウェアまたはファームウェアプログラムを実行する特定用途向け集積回路（ＡＳＩＣ）、電子回路、プロセッサ（共有、専用、またはグループ）および／もしくはメモリ（共有、専用、またはグループ）、組み合わせ論理回路、ならびに／または、記載される機能性をもたらす他の適した構成要素に言及する、これらの一部である、またはこれらを含むことができる。
図１は、いくつかの実施形態による、ウエハ形態１０および個片化形態１００におけるダイ１０２の例の概略上面図を示す。いくつかの実施形態では、ダイ１０２は、例えば、シリコンまたは他の適した材料などの半導体材料から構成されるウエハ１１の複数のダイ（例えば、ダイ１０２、１０３ａ、１０３ｂ）のうちの１つであってよい。複数のダイは、ウエハ１１の表面上に形成可能である。ダイのそれぞれは、本明細書に記載されるような、１または複数のマイクロホンデバイス１０４を含む半導体製品の繰り返し単位であってよい。ダイ１０２は、例えば、１または複数のトランジスタデバイスもしくはソース／ドレイン領域の可動電荷担体にチャネル経路を与える１または複数のチャネルボディ（例えば、フィン構造、ナノワイヤ、平面物体など）などのトランジスタ構造を有する回路を含むことができる。いくつかの実施形態では、回路は、マイクロホンデバイスの受信器回路、センサ回路、または他の回路を含むことができる。例えば、接点、ビア、および／またはトレンチなどの相互接続構造は、１または複数のトランジスタ構造上に形成されかつ該トランジスタ構造と結合されて、トランジスタ構造に対して電気エネルギーを特定の経路を通じて送ることができる。例えば、相互接続構造は、チャネルボディと電気的に結合されて、トランジスタデバイスの動作のために、可動電荷担体をもたらすように、閾値電圧および／またはソース／ドレイン電流の送出をゲート電極にもたらすことができる。簡略化のために１つまたは複数のマイクロホンデバイス１０４が図１において特定の構成で図示されるが、１または複数のマイクロホンデバイス１０４は、他の実施形態において、ダイ１０２上に多種多様の他の適した配置構成のいずれかで構成可能であり、図示されるよりも小さいか大きい寸法を有することができることは理解されたい。
ダイにおいて具現化される半導体製品の製作プロセスが完了した後、ウエハ１１では、ダイ（例えばダイ１０２）のそれぞれが互いから分離されて半導体製品の個別の「チップ」をもたらす個片化プロセスが行われてよい。ウエハ１１はさまざまなサイズの任意のものであってよい。いくつかの実施形態では、ウエハ１１は、約２５．４ｍｍから約４５０ｍｍまでの直径を有する。ウエハ１１は、他の実施形態において他のサイズおよび／または他の形状を含むことができる。いくつかの実施形態では、ウエハ１１は薄型ウエハであってよい。さまざまな実施形態によると、マイクロホンデバイス１０４は、ウエハ形態１０または個片化形態１００で半導体基板上に配設されてよい。本明細書に記載されるマイクロホンデバイス１０４は、論理回路もしくはメモリ、またはそれらの組み合わせでダイ１０２に組み入れられてよい。いくつかの実施形態では、マイクロホンデバイス１０４はシステムオンチップ（ＳｏＣ）アセンブリの一部であってよい。
図２は、いくつかの実施形態による、集積回路（ＩＣ）アセンブリ２００の概略的な縦断側面図を示す。いくつかの実施形態では、ＩＣアセンブリ２００は、パッケージ基板１２１と電気的におよび／または物理的に結合される１または複数のダイ（以降「ダイ１０２」）を含むことができる。いくつかの実施形態では、パッケージ基板１２１は、見られるように、回路基板１２２に電気的に結合されてよい。いくつかの実施形態では、集積回路（ＩＣ）アセンブリ２００は、さまざまな実施形態によると、ダイ１０２、ならびにパッケージ基板１２１および／または回路基板１２２のうちの１または複数を含むことができる。
ダイ１０２は、形成するＣＭＯＳデバイスに関連して使用される、薄膜堆積、リソグラフィ、およびエッチングなどの半導体製作技法を使用して、半導体材料（例えばシリコン）から作られる個別の製品の典型とすることができる。いくつかの実施形態では、１または複数のマイクロホンデバイス（例えば、図１の１または複数のマイクロホンデバイス１０４）はダイ１０２上に形成されてよい。いくつかの実施形態では、ダイ１０２は、プロセッサ、メモリ、ＳｏＣ、またはＡＳＩＣを含むかそれらの一部であってよい。いくつかの実施形態では、例えば、成形コンパウンドまたはアンダーフィル材料（図示せず）などの電気絶縁材料は、ダイ１０２および／またはダイレベルの相互接続構造１０６の少なくとも一部分をカプセル化することができる。
ダイ１０２は、図示されるように、例えば、フリップチップ構成でのパッケージ基板１２１との直接結合を含む多種多様の適した構成によってパッケージ基板１２１に取り付けできる。フリップチップ構成では、回路を含むダイ１０２の第１の側（「現用側」と呼ばれることもある）Ｓ１は、ダイ１０２をパッケージ基板１２１と電気的に結合することもできる、バンプ、ピラー、または他の適した構造などのダイレベルの相互接続構造１０６を使用して、パッケージ基板１２１の表面に取り付けられる。ダイ１０２の第１の側Ｓ１は、例えばトランジスタデバイスなどの能動デバイスを含むことができる。第２の側（「非現用側」と呼ばれることもある）Ｓ２は、見られるように、第１の側Ｓ１と相対して配設可能である。
ダイ１０２は一般的に、半導体基板１０２ａ、１または複数のデバイス層（以降「デバイス層１０２ｂ」）、および、１または複数の相互接続層（以降「相互接続層１０２ｃ」）を含むことができる。半導体基板１０２ａは、いくつかの実施形態では、例えばシリコンなどのバルク半導体材料から実質的に構成されてよい。デバイス層１０２ｂは、トランジスタデバイスなどの能動デバイスが半導体基板上に形成される領域表すことができる。デバイス層１０２ｂは、例えば、トランジスタデバイスのチャネルボディおよび／またはソース／ドレイン領域などのトランジスタ構造を含むことができる。相互接続層１０２ｃは、デバイス層１０２ｂにおいて能動デバイスへ、または能動デバイスから複数の電気信号を特定の経路を通じて送るように構成される相互接続構造を含むことができる。例えば、相互接続層１０２ｃは、電気的なルーティングおよび／または接点をもたらすために、水平線（例えばトレンチ）および／もしくは垂直プラグ（例えばビア）、または、他の適した機構を含むことができる。いくつかの実施形態では、複数のシリコン貫通ビア（ＴＳＶ）は、デバイス層１０２ｂまたは相互接続層１０２ｃの回路を第２の側Ｓ２に配設される機構と電気的に結合するために、半導体基板１０２ａを通して形成可能である。「ＴＳＶ」または「複数のＴＳＶ」は明細書全体を通して使用される場合があるが、これらの用語は必ずしも記載される構造をシリコンベースの基板のみに限定しないことは理解されたい。すなわち、「ＴＳＶ」または「複数のＴＳＶ」は、一般的に、他の適した基板材料を通して形成される基板貫通ビアに言及する場合がある。デバイス層１０２ｂおよび相互接続層１０２ｃはそれぞれ、いくつかの実施形態において複数の層の典型とすることができる。
いくつかの実施形態では、ダイレベルの相互接続構造１０６は、相互接続層１０２ｃと電気的に結合可能であり、かつ、ダイ１０２と他の電気デバイスとの間で複数の電気信号を特定の経路を通じて送るように構成可能である。電気信号は、例えば、ダイ１０２の動作に関連して使用される入出力（Ｉ／Ｏ）信号および／または電力／グランド信号を含むことができる。
いくつかの実施形態では、パッケージ基板１２１は、例えば、味の素ビルドアップフィルム（ＡＢＦ）基板などのコア層および／またはビルドアップ層を有するエポキシベースの積層基板である。パッケージ基板１２１は、他の実施形態において、例えば、ガラス、セラミック、または半導体材料から形成される基板を含む他の適したタイプの基板を含むことができる。
パッケージ基板１２１は、ダイ１０２に対して複数の電気信号を特定の経路を通じて送るように構成される電気経路設定機構を含むことができる。電気ルーティング機構は、パッケージ基板１２１の１または複数の表面上に配設される、例えばパッドもしくはトレース（図示せず）、および／または、パッケージ基板１２１を通して複数の電気信号を特定の経路を通じて送るための、例えば、トレンチ、ビア、または他の相互接続構造などの内部ルーティング機構（図示せず）を含むことができる。例えば、いくつかの実施形態では、パッケージ基板１２１は、ダイ１０２のそれぞれのダイレベルの相互接続構造１０６を受けるように構成される（図示されない）パッドなどの電気ルーティング機構を含んでよい。
回路基板１２２は、エポキシ積層板などの電気絶縁材料から構成されるプリント回路基板（ＰＣＢ）であってよい。例えば、回路基板１２２は、例えば、ポリテトラフルオロエチレンなどの材料、難燃剤４（ＦＲ−４）、ＦＲ−１などのフェノールコットン紙材料、ＣＥＭ−１またはＣＥＭ−３などのコットン紙およびエポキシ材料、または、エポキシ樹脂プリプレグ材料を使用して合わせて積層されるガラス織物材料から構成される電気絶縁層を含むことができる。トレース、トレンチ、またはビアなどの（図示されない）相互接続構造は、回路基板１２２を通してダイ１０２複数の電気信号を特定の経路を通じて送るために電気絶縁層を通して形成可能である。回路基板１２２は、他の実施形態において他の適した材料から構成されてよい。いくつかの実施形態では、回路基板１２２は、マザーボード（例えば、図１６のマザーボード１６０２）である。
例えば半田ボール１１２などのパッケージレベル相互接続は、パッケージ基板１２１と回路基板１２２との間で複数の電気信号をさらに特定の経路を通じて送るように構成される対応する半田接合を形成するために、パッケージ基板１２１および／または回路基板１２２上の１または複数のパッド（以降「パッド１１０」）に結合されてよい。パッド１１０は、例えば、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、およびそれらの組み合わせを含む金属などの任意の適した導電性材料から構成可能である。パッケージ基板１２１を回路基板１２２と物理的におよび／または電気的に結合するための他の適した技法は、他の実施形態において使用可能である。
ＩＣアセンブリ２００は、他の実施形態において、例えば、フリップチップおよび／もしくはワイヤボンディング構成、インターポーザー、システムインパッケージ（ＳｉＰ）を含むマルチチップパッケージ構成、ならびに／またはパッケージオンパッケージ（ＰｏＰ）構成の適した組み合わせを含む多種多様の他の適した構成を含むことができる。ダイ１０２と、ＩＣアセンブリ２００の他の構成要素との間で複数の電気信号を特定の経路を通じて送るための他の適した技法は、いくつかの実施形態において使用可能である。
図３は、いくつかの実施形態による容量性トランスデューサアセンブリ３００の概略的な縦断側面図を示す。さまざまな実施形態によると、容量性トランスデューサアセンブリ３００は、見られるように、（例えば、図１のダイ１０２またはウエハ１１の）半導体基板１０２ａであって、該半導体基板１０２ａの第１の側Ｓ１に回路（例えば回路３１４）が形成されている半導体基板１０２ａと、該半導体基板の第２の側Ｓ２に形成されるバックプレート３１６と、半導体基板１０２ａを通して形成されるシリコン貫通ビア（ＴＳＶ）３２２ａ、３２２ｂ、３２２ｃとを含むことができる。
いくつかの実施形態では、回路３１４は、例えば、マイクロホンデバイスの受信器回路またはセンサ回路などの能動回路を含むことができる。いくつかの実施形態では、回路３１４は図２のデバイス層１０２ｂを含むことができる。回路３１４は、１または複数の相互接続層の相互接続構造（例えば、トレンチまたはビア）をさらに含むことができる。いくつかの実施形態では、回路３１４は図２の相互接続層１０２ｃを含んでよい。回路３１４は誘電材料３１８において配設可能であり、バックプレート３１６は誘電材料３２０において配設可能である。誘電材料３１８、３２０は、例えば、酸化ケイ素（ＳｉＯ２）などの任意の適した材料を含むことができる。
いくつかの実施形態では、バックプレート３１６は、半導体基板１０２ａの第２の側Ｓ２での再分配層（ＲＤＬ）をパターンニングすることによって形成されてよい。いくつかの実施形態では、バックプレート３１６は、バックプレート３１６を通って形成される１または複数の開口部３１６ａを含むことができる。
シリコン貫通ビア（ＴＳＶ）３２２ａ、３２２ｂ、３２２ｃは、見られるように、半導体基板１０２ａを通して形成可能である。いくつかの実施形態では、ＴＳＶの１または複数は第１の側Ｓ１における回路３１４と、バックプレート３１６などの第２の側Ｓ２におけるマイクロホンデバイスの構成要素との間で複数の電気信号を特定の経路を通じて送るように構成される信号ＴＳＶ３２２ａであってよい。いくつかの実施形態では、動作時に、バックプレート３１６は、電気的に活性の検知電極としての役割を果たすように構成可能であり、信号ＴＳＶ３２２ａは、回路３１４（例えばセンサ回路）への電気接続をもたらすように構成可能である。
ＴＳＶの１または複数は、半導体基板１０２ａの第１の側Ｓ１における機構と第２の側Ｓ２における機構との間で複数のグランド信号を特定の経路を通じて送るように構成される接地ＴＳＶ３２２ｂであってよい。いくつかの実施形態では、接地ＴＳＶ３２２ｂは、容量性トランスデューサアセンブリ３００の外部の別の電気デバイス（例えば、別のダイ、パッケージ基板、インターポーザー、または回路基板）と電気的に結合するように構成される第１の側Ｓ１における相互接続構造３２４（例えば、パッドまたは接点）と結合可能である。
ＴＳＶの１つまたは複数は、バックプレート３１６などのマイクロホンデバイスの構成要素を構造的に支持するように構成される支持ＴＳＶ３２２ｃであってよい。例えば、支持ＴＳＶ３２２ｃは支持ピラーとして機能するダミーＴＳＶであってよい。支持ＴＳＶ３２２ｃは、回路３１４とバックプレート３１６との間で複数の電気信号を特定の経路を通じて送るように構成されなくてよい。一実施形態では、支持ＴＳＶ３２２ｃは、電気絶縁材料で充填される少なくともある部分を含んでよい。
さまざまな実施形態によると、半導体基板１０２ａは、図１に関連して記載されるように、ウエハ形態１０または個片化形態１００のダイ１０２のある部分を表すことができる。容量性トランスデューサアセンブリ３００は、いくつかの実施形態において、単一マイクロホンの一部として、またはマイクロホンアレイの一部として使用されてよい。
図４は、いくつかの実施形態によるマイクロホンアセンブリ４００の概略的な縦断側面図を示す。いくつかの実施形態では、マイクロホンアセンブリ４００は、図３の容量性トランスデューサアセンブリ３００を含むことができる。例えば、さまざまな実施形態によると、マイクロホンアセンブリ４００は、見られるように、（例えば、図１のダイ１０２またはウエハ１１の）半導体基板１０２ａであって、該半導体基板１０２ａの第１の側Ｓ１に回路（例えば回路３１４）が形成されている半導体基板１０２ａと、該半導体基板の第２の側Ｓ２に形成されるバックプレート３１６と、半導体基板１０２ａを通して形成されるシリコン貫通ビア（ＴＳＶ）３２２ａ、３２２ｂ、３２２ｃとを含むことができる。マイクロホンアセンブリ４００は、見られるように、コンデンサを形成するためにバックプレート３１６と結合されるメンブレン膜３２６と、メンブレン膜３２６に対して隣接した（例えば、下にある）、半導体基板１０２ａに形成されるチャンバ３０３とをさらに含むことができる。
１または複数の開口部３１６ａはバックプレート３１６および／または誘電材料３２０を通して形成可能であり、１または複数の開口部３２６ａはメンブレン膜３２６を通して形成可能である。犠牲材料３２５はメンブレン膜３２６とバックプレート３１６との間に配設可能である。犠牲材料３２５は、マイクロホンアセンブリ４００の製作中に除去されて、犠牲材料３２５によって占められる領域に空隙をもたらすことができる。チャンバ３０３、開口部３１６ａ、３２６ａ、および犠牲材料３２５の領域は、さまざまな実施形態において、例えば空気を含んで形成するために任意の適した気体で充填されてよい。開口部３１６ａ、３２６ａは通気穴をもたらすことができる。いくつかの実施形態では、マイクロホンアセンブリ４００のマイクロホンデバイス（例えば、図１のマイクロホンデバイス１０４）は、バックプレート３１６、メンブレン膜３２６、チャンバ３０３、ＴＳＶ３２２ａ、３２２ｂ、３２２ｃ、開口部３１６ａ、３２６ａ、犠牲材料３２５によって占められる領域における空隙、および／または回路３１４のうちの１つまたは複数を含むことができる。回路３１４と相対する裏側（例えば第２の側Ｓ２）にマイクロホンデバイスの構成要素を形成することによって、裏側におけるマイクロホンデバイスの位相アレイを可能にする空間をもたらすことができる。かかる構成は、例えば、全方向性または（ハイパー）カージオイドなどの所望の音響極性パターンに従って（指向的に）形成するデジタル遅延和ビームによるマイクロホン音響応答の修正、および感度の向上を可能にすることができる。
いくつかの実施形態では、半導体基板１０２ａおよびマイクロホンデバイスの構成要素は、パッケージ基板３３２上に装着されてよい。例えば、図示される実施形態では、第１の側Ｓ１は半田バンプ３３０を使用してパッケージ基板３３２と結合される。エポキシベースのアンダーフィルなどのアンダーフィル材料３２８または他の適した電気絶縁材料は、見られるように、半導体基板１０２ａとパッケージ基板３３２との間に配設されてよい。半田バンプ３３０は、パッケージ基板３３２と、回路３１４、または例えば、電力／グランド信号、および／または入出力（Ｉ／Ｏ）信号を含むマイクロホンデバイスの他の構成要素との間で複数の電気信号を特定の経路を通じて送るように構成可能である。半導体基板１０２ａは、他の実施形態において、他の適した技法および構成を使用してパッケージ基板３３２と結合されてよい。
いくつかの実施形態では、マイクロホンアセンブリ４００は、マイクロホンデバイスの構成要素を覆うように構成されるリッド３３４を含むことができる。リッド３３４は、例えば、金属から構成可能であり、半導体基板１０２ａが装着されるパッケージ基板３３２と結合されてよい。リッド３３４は、ダイ（例えば、半導体基板１０２ａ、および第１の側Ｓ１および第２の側Ｓ２に形成される機構）を封入する空洞を形成するためにパッケージ基板３３２（例えばフリップチップ基板）と結合可能である。
いくつかの実施形態では、リッド３３４は、マイクロホンデバイスを動作させるために音が空洞に進入することができるように、マイクロホンアセンブリ４００の音口をもたらすための１または複数の開口部３３４ａを含むことができる。いくつかの実施形態では、最上口（例えば、１または複数の開口部３３４ａ）は、タブレットデバイスにとって適している場合がある。リッド３３４は、リッド３３４によって覆われるマイクロホンアセンブリ４００の構成要素用の電磁気インターフェース（ＥＭＩ）シールドをもたらすことができる。さまざまな実施形態によると、リッド３３４は、デバイスの製作、ウエハダイシング（例えば個片化）、および／またはパッケージング中のメンブレン膜を保護するように構成可能である。リッド３３４は、他の実施形態において、他の構成を有することができる、および／または、他の適した材料から構成可能である。
図５は、いくつかの実施形態による別のマイクロホンアセンブリ５００の概略的な縦断側面図を示す。マイクロホンアセンブリ５００は、図５におけるマイクロホンアセンブリ５００が音口を設けるための１または複数の開口部３３４ａを含まないことを除いて、マイクロホンアセンブリ４００に関連して記載される実施形態に適合することができ、もっと正確に言えば、パッケージ基板３３２は、マイクロホンアセンブリ５００の音口をもたらすためにパッケージ基板３３２を通して形成される１または複数の開口部４３４ａを含む。いくつかの実施形態では、パッケージ基板３３２はフリップチップ基板であり、半導体基板１０２ａは、フリップチップ構成におけるフリップチップ基板と結合されるダイの一部である。１または複数の開口部４３４ａは、見られるように、リッド３３４によって封入される領域に進入するように周囲の気体（例えば空気）の通路を提供し得る。いくつかの実施形態では、１または複数の開口部４３４ａは超音波の換気のためのダクトであってよい。いくつかの実施形態では、最下口（例えば１または複数の開口部４３４ａ）は携帯電話デバイスにとって適している場合がある。
図６は、いくつかの実施形態による、第１の構成に従ったマイクロホンアセンブリ６００の概略的な透視図を示す。第１の構成において、例えば、増幅器、バイアス回路、位相調整器、遅延和ビーム形成回路、シグマデルタ変調器、位相シフト遅延（Ｔｄ）、ならびに／または、電力発生および調整要素、もしくは受信器回路の他の構成要素などの能動回路６１４が、ダイの第１の側Ｓ１でデバイス層１０２ｂに配設され、かつ、例えば、１または複数のＭＥＭＳマイクロホントランスデューサのメンブレン膜および／またはバックプレートなどのマイクロホン構成要素６３６がダイの第２の側Ｓ２に配設される単一ダイの実施形態が図示される。例えば、マイクロホンアセンブリは、単一チップ集積型ＭＥＭＳマイクロホンＳｏＣであってよい。
マイクロホン構成要素６３６は、（例えば、横形構成における）音響波の検出を可能にするために空気に露出されるメンブレン膜を含むことができる。いくつかの実施形態では、図示されたマイクロホン構成要素６３６のそれぞれは、マイクロホンデバイスアレイの個別のマイクロホンデバイスの典型とすることができる。マイクロホンアセンブリ６００の第１の構成は、ダイの第１の側Ｓ１と、別のダイ、またはパッケージ基板などのパッケージアセンブリとの（例えば、相互接続層１０２ｃと結合されるダイ相互接続構造による）フリップチップ結合を可能にすることができ、第２の側Ｓ２におけるマイクロホン構成要素６３６は外部音の方面に直接的に露出され得る。
メンブレン膜をダイの裏側（例えば、第２の側Ｓ２）に位置付けることによって、ダイが別のダイまたは基板に装着される時、メンブレン膜が到来波の方面に露出されるような（例えば、ダイのスタック上での）ダイの位置決めを可能とすることができる。このような構成によって、ダイのフリップチップ装着が、ダイの現用側にマイクロホン構成要素を有するダイに対するワイヤボンディングと対照的にメンブレン膜を音波により良く露出可能とすることができる。フリップチップ構成を使用することは、より小さなフットプリントが、例えば、携帯電話またはウェアラブルデバイスなどの小型デバイスなどにおいて重要な因子となる実装形態におけるマイクロホンアセンブリ６００の応用を容易にすることができる。裏側（例えば第２の側Ｓ２）におけるマイクロホン構成要素６３６の位置付けは、能動回路６１４がある前側（例えば第１の側Ｓ１）でのマイクロホン構成要素６３６の位置付けに対するダイサイズの低減（例えば、サイズの約５０％の低減）を可能にすることができる。ダイの裏側におけるメンブレン膜の位置付けは、能動回路６１４などのより能動的なデバイスに対してダイの前側（例えば第１の側Ｓ１）をさらに解放することができるが、メンブレン膜と能動回路６１４との間には依然短い距離をもたらす。さらに、能動回路６１４は、フリップチップ構成における環境から遮蔽されてよい。いくつかの実施形態では、マイクロホン構成要素６３６は、能動回路６１４の後に製作可能であり、よって、能動回路の処理に影響を及ぼすようなことはない。
さまざまな実施形態によると、マイクロホン構成要素６３６に合致する１または複数のＴＳＶ６２２は、見られるように、半導体基板１０２ａを通して形成可能である。いくつかの実施形態では、能動回路６１４は、半導体基板１０２ａを通して複数の電気信号を特定の経路を通じて送るように構成される１または複数のＴＳＶ６２２を使用してマイクロホン構成要素６３６と結合させることができる。
図７は、いくつかの実施形態による、第２の構成に従ったマイクロホンアセンブリ７００の概略的な透視図を示す。第２の構成では、マイクロホン構成要素６３６が形成されるダイと電気的に結合されるダイ（例えば、図示される例におけるダイ７０２）上に能動回路６１４が配設されるマルチダイの実施形態が図示される。例えば、マイクロホン構成要素６３６を有するダイは、能動回路６１４とマイクロホン構成要素６３６との間で複数の電気信号を特定の経路を通じて送るためにダイレベルの相互接続構造１０６を使用してダイ７０２と結合させてよい。１または複数の相互接続構造（例えば、ビアおよび／またはトレンチ）７４０は、ダイ７０２の能動回路６１４と、マイクロホン構成要素６３６を有するダイの第２の側Ｓ２との間で複数の電気信号を特定の経路を通じて送るように相互接続層１０２ｃに形成可能である。例えば、１または複数の相互接続構造７４０は、マイクロホンアセンブリ７００を試験する（プロービングによる電子試験など）ために使用される試験信号および／または基準信号を特定の経路を通じて送ることを提供するために１または複数のＴＳＶ６２２と結合可能である。いくつかの実施形態では、第２の構成は、第２の側Ｓ２でのトランスデューサのプロービング（例えば、基準面プロービング）を可能にすることができる。
いくつかの実施形態では、ダイ７０２は別のダイ８０２とさらに結合可能である。例えば、ダイ７０２は、マイクロホン構成要素６３６を有するダイの第１の側Ｓ１に直接結合される（例えば能動デバイスを含む）現用側、および、ダイレベルの相互接続構造１０６を使用して他のダイ８０２と結合される非現用側を有することができる。ダイ７０２は、ダイ７０２と他のダイ８０２との間で複数の電気信号を特定の経路を通じて送るように構成される１つまたは複数のＴＳＶを含むことができる。一実施形態では、ダイ７０２は、マイクロホン構成要素６３６に関連した使用のための能動回路６１４を含むシステムオンチップであってよく、ダイ８０２はメモリまたは論理回路（例えばプロセッサ）であってよい。他の実施形態では、ダイ８０２またはダイの組み合わせ（例えば、ダイ７０２およびダイ８０２）は能動回路６１４を含んでよい。さらなる他の実施形態では、マイクロホン構成要素６３６は、例えば、ワイヤボンディングまたは他のインターポーザー構成などの他の適した技法を使用して別のダイ上の能動回路６１４と電気的に結合させることができる。
図８は、いくつかの実施形態による、第３の構成に従ったマイクロホンアセンブリ８００の概略的な透視図を示す。第３の構成では、マイクロホン構成要素６３６が形成されるダイと電気的に結合されるダイ（例えば、図示される例におけるダイ７０２）上に能動回路６１４が配設される別のマルチダイの実施形態が図示される。マイクロホンアセンブリ８００は、図８のマイクロホンアセンブリ８００が第１の側Ｓ１でのトランスデューサのプロービング（例えば、基準面プロービング）を可能にすることができることを除いて、マイクロホンアセンブリ７００に関連して記載される実施形態と適合可能である。例えば、いくつかの実施形態では、１または複数の信号方式ＴＳＶ７２２、相互接続構造７４０、および／または再分配層（ＲＤＬ）機構７２３は、１または複数の信号方式ＴＳＶ７２２によって第１の側Ｓ１からメンブレン膜のプロービングを可能にするために形成されてよい。
図９は、いくつかの実施形態による、マイクロホンデバイス（例えば、図１のマイクロホンデバイス１０４）の受信器回路９００の例を概略的に示す。受信器回路９００はマイクロホン出力の受信器回路の典型とすることができる。さまざまな実施形態によると、受信器回路９００は、見られるように、増幅器９５２と結合されるＴＳＶ−ＭＥＭＳトランスデューサ９５０（例えば、図３の容量性トランスデューサアセンブリ３００）、および位相シフト遅延部９５４を含むことができる。いくつかの実施形態では、個々のマイクロホンの音信号は、位相シフト遅延部９５４によってデジタルストリームに変換されてよい。受信器回路９００は、ＴＳＶ−ＭＥＭＳトランスデューサ９５０（電荷ポンプ回路）用のオンダイの高電圧バイアス発生器、および前置増幅器９５２用の無音電力レギュレータを含むことができる電力発生器ブロック９５６をさらに含んでよい。いくつかの実施形態では、本明細書に記載される回路３１４または能動回路６１４は、図９の受信器回路９００を含んでよい。
図１０は、いくつかの実施形態による、遅延信号の和を含む出力データの位相アレイアナログ処理の方式１０００の例を概略的に示す。マイクロホンアレイの信号処理方式１０００は、いくつかの実施形態において、遅延和ビーム形成によって行われてよい。位相アレイは焦点が合わされた「ビーム状」感度パターンで構成されてよい。例えば、ローブ方向と共に全方向性（ハイパー）カージオイドなどのマイクロホン音響ビーム極性パターン（指向性）は、電子的に制御可能である。いくつかの実施形態では、それぞれの個々のマイクロホンの受信器回路（例えば、図９の受信器回路９００）は、プログラマブル遅延が音信号に取り入れられる場合がある偏向遅延段ブロック１０１０（例えばフィルタ）内に出力音信号を送り込むことができる。例１０００は、可変コンデンサアレイ（例えば、図３の容量性トランスデューサアセンブリ３００、または図９のＴＳＶ−ＭＥＭＳトランスデューサ９５０）、および、一般的な半導体基板１０２ａ上に配設され、かつ、個別のマイクロホンデバイスの出力データを処理するように構成される増幅器（例えば、図９の増幅器９５２）を含むことができる。
図１１は、いくつかの実施形態による、位相アレイマイクロホンの横形構成１１００の例を概略的に示す。横形構成１１００では、マイクロホンデバイス（例えば、マイクロホンデバイス１１０２、１１０３、１１０４）は、見られるように、入射音波（音波１１０５、１１０６）が一列になったマイクロホンデバイスに鉛直であるような横形パターンで構成可能である。マイクロホンデバイス（例えば、マイクロホンデバイス１１０２、１１０３、１１０４）からの個々の出力は、見られるように、合計されてよい。図１０では、プログラマブル遅延は音信号に組み入れられてよい。いくつかの実施形態では、図１１で後続して、それぞれの個々のマイクロホンデバイス（例えば、マイクロホンデバイス１１０２、１１０３、１１０４）の遅延音信号は、プログラマブル重み付け係数を適用して合計されてよい。記載される信号処理は、マイクロホンアレイのダイ上でデジタル信号処理によって行われてよい。他の実施形態では、それらの形状因子が小さいサイズであるため、複数のマイクロホンアレイは縦形構成で構成されてよい。マイクロホンデバイスは、他の実施形態では他の適したやり方で構成されてよい。
図１２は、いくつかの実施形態による、位相アレイマイクロホンを使用した偏向ビームの例を概略的に示す。偏向ビームパターン１２０２は、非偏向ビームパターン１２０４と共に図示される。非偏向パターン１２０４のピークは０度に中心があり、偏向ビームパターン１２０２は偏向パターン１２０２に対してシフトされる。偏向ビームパターン１２０２は雑音消去をより良くするために雑音源の方へ偏向可能である。いくつかの実施形態では、位相アレイビーム形成回路全ては、位相アレイマイクロホンも含む単一ダイ上に配設されてよい。
図１３は、いくつかの実施形態による、マイクロホンバックプレート３１６およびメンブレン膜３２６のレイアウト１３００の例の概略的な分解透視図を示す。さまざまな実施形態によると、メンブレン膜３２６は、バックプレート３１６上にメンブレン膜３２６を懸架するためにダイ１０２の裏側（第２の側Ｓ２）に接続される複数の拡張構造（「脚部」）を含むことができる。例えば、図示される実施形態に見られるように、メンブレン膜３２６は対応するＲＤＬパッド１３３３と物理的にかつ電気的に結合される５つの脚部を含む。ＲＤＬパッド１３３３は、１または複数のＴＳＶ（例えば、図４の接地ＴＳＶ３２２ｂ）と電気的に、およびいくつかの実施形態では物理的に結合可能である。ＲＤＬパッド１３３３とメンブレン膜３２６の脚部との間の物理的かつ電気的な結合は、本発明の態様を不明瞭にすることを回避するために、垂直方向破線によって表されるが、ビア、または任意の他の適した相互接続構造を使用して達成されてよい。いくつかの実施形態では、ＲＤＬパッド１３３３のそれぞれは、対応する接地ＴＳＶ（例えば、図４の接地ＴＳＶ３２２ｂ）と電気的に結合可能である。
バックプレート３１６は、下にあるチャンバ（例えば、図４のチャンバ３０３）内へ通風孔をもたらすために１または複数の開口部３１６ａを含むことができる。いくつかの実施形態では、ＲＤＬパッド１３３５は、バックプレート３１６と物理的にかつ電気的に結合可能である。ＲＤＬパッド１３３５は、信号ＴＳＶ（例えば、図４の信号ＴＳＶ３２２ａ）といった下にあるＴＳＶと電気的に、およびいくつかの実施形態では物理的に結合可能である。
メンブレン膜３２６は、他の実施形態における他の適した構成において、図示されるより多いか少ない脚部を含むことができる、および／または、バックプレート３１６と相対的に構成されてよい。断面積１３２７は、図１４ａ〜図１４ｏの説明に関連して使用される断面積の一部分の典型とすることができる。
図１４ａ〜図１４ｏは、いくつかの実施形態による、製作のさまざまな段階の間のマイクロホンアセンブリ１４００の概略的な縦断側面図を示す。図１４ａ〜図１４ｏの縦断側面図は、いくつかの実施形態では、図１３の断面積１３２７を含むことができる。
図１４ａを参照すると、ダイ１０２の第１の側Ｓ１での回路（例えば、デバイス層１０２ｂおよび／または相互接続層１０２ｃ）の形成、ダイ１０２の半導体基板１０２ａからのシリコン貫通ビア（ＴＳＶ）３２２の形成、および、ダイ１０２の第２の側Ｓ２でのマイクロホンデバイスのバックプレート３１６の形成後のマイクロホンアセンブリ１４００が図示される。いくつかの実施形態では、ＴＳＶ３２２は、回路の形成後に形成可能であり、バックプレート３１６の形成はＴＳＶの形成後に行われてよい。ダイの第２の側Ｓ２は、ＴＳＶを形成する前に厚さをより薄くしたダイ１０２をもたらすために薄くされるか凹所が作られてよい。この行為は、他の実施形態において他の適した順序で行われてよい。
ダイ１０２は、キャリアウエハ１４４４などの一時的なキャリアアセンブリと、例えば、キャリアウエハ１４４４とダイ１０２との間に一時的な接合を形成するように構成される接着剤１４４７を含む任意の適した技法を使用して結合可能である。キャリアウエハ１４４４は、ダイ１０２の第２の側Ｓ２での製作中にダイ１０２の取り扱いを容易にするために使用されてよい。
ダイ１０２は、相互接続層１０２ｃの回路と結合され、かつ、ダイ１０２と、ダイ１０２と結合される他の構成要素との間で複数の電気信号を特定の経路を通じて送るように構成されるダイレベルの相互接続構造１０６を含むことができる。相互接続層１０２ｃは、デバイス層１０２ｂとダイレベルの相互接続構造１０６との間で複数の電気信号を特定の経路を通じて送るように構成される相互接続構造（例えば、トレンチおよび／またはビア）の複数の層を含むことができる。デバイス層１０２ｂは、トランジスタ、またはマイクロホンデバイスの動作に関連して使用するための回路の他の構成要素などの能動デバイスを含むことができる。
ＴＳＶ３２２は、半導体基板１０２ａを通して形成可能であり、ＴＳＶ３２２の少なくともいくつかは、デバイス層１０２ｂまたは相互接続層１０２ｃと、ダイ１０２の第２の側Ｓ２におけるマイクロホンデバイスの構成要素との間で複数の電気信号を特定の経路を通じて送るために、デバイス層１０２ｂおよび／または相互接続層１０２ｃと電気的に結合されてよい。いくつかの実施形態では、ＴＳＶ３２２の個々のＴＳＶは、見られるように結合される、バリアおよび／またはシード層３６６、絶縁層３６４（例えば酸化物）、および金属充填部分３６２を含むことができる。
１または複数のパッシベーション層は、下にある構成要素を、水、酸素、または他の汚染物質への露出から保護するために形成可能である。いくつかの実施形態では、パッシベーション層３２０ａは、ダイ１０２の第２の側Ｓ２において半導体基板１０２ａ上に形成されてよい。いくつかの実施形態では、パッシベーション層３２０ａは、ダイ１０２の第２の側Ｓ２を通してＴＳＶ３２２を形成する前に堆積させることができる。パッシベーション層３２０ａは、例えば、窒化ケイ素（ＳｉＮ）または炭化ケイ素（ＳｉＣ）を含む多種多様の適した材料のいずれかから構成されてよい。
バックプレート３１６は、パッシベーション層３２０ａおよびＴＳＶ３２２上に形成されてよい。いくつかの実施形態では、バックプレート３１６は、バリアおよび／またはシード層１３１６、ならびに、例えば、バリアおよび／またはシード層１３１６上に配設される銅といった金属１４１６から構成されてよい。バックプレート３１６は、再分配層（ＲＤＬ）を製作するために従来の技法を使用して形成されてよい。いくつかの実施形態では、パッシベーション層３２０ｂは、見られるように、バックプレート３１６およびパッシベーション層３２０ａ上に形成されてよい。パッシベーション層３２０ｂは、パッシベーション層３２０ａについて記載されるのと同様の材料から構成されてよい。
図１４ｂを参照すると、見られるように、第２の側Ｓ２を被覆するための例えばフォトレジストなどの感光材料１４６０を堆積させた後のマイクロホンアセンブリ１４００が図示される。感光材料１４６０は、感光材料１４６０において開口部（例えば、開口部１４６０ａ、１４６０ｂ、１４６０ｃ）を形成するために、例えば、リソグラフィプロセス（例えば、露光／現像）を使用してパターニングされてよい。例えば、１または複数の開口部１４６０ａは、薄膜メンブレンと電気的にかつ物理的に結合されるバックプレート３１６の１または複数の部分上で形成可能であり、１または複数の開口部１４６０ｂ、１４６０ｃは、（通風孔について）パッシベーション層３２０ａ、３２０ｂにおける開口部が所望される領域上で形成されてよい。
図１４ｃを参照すると、見られるように、パッシベーション層３２０ａ、３２０ｂを通して開口部１４６０ａ、１４６０ｂ、１４６０ｃを拡張するためにパターニングされた感光材料１４６０をエッチングした後のマイクロホンアセンブリ１４００が図示される。エッチングプロセスは、バックプレート３１６の下地金属１４１６、または半導体基板１０２ａの半導体材料を露光させることができる。いくつかの実施形態では、エッチングプロセスは、例えば、プラズマエッチングなどのドライエッチングを含むことができる。エッチングプロセスは、他の実施形態において他の適した技法を含むことができる。
図１４ｄを参照すると、感光材料１４６０を除去した後のマイクロホンアセンブリ１４００が図示される。感光材料１４６０は、例えば、任意の適したレジストストリップおよび／または洗浄プロセスを使用して、除去されてよい。
図１４ｅを参照すると、ダイ１０２の第２の側Ｓ２において犠牲材料３２５を堆積させかつパターニングした後のマイクロホンアセンブリ１４００が図示される。犠牲材料３２５は、犠牲材料３２５が犠牲材料３２５上に薄膜メンブレンを形成するために構造的な足場および／または鋳型をもたらすように構成されるように、パターニングされてよい。例えば、いくつかの実施形態では、犠牲材料３２５は、開口部１４６０ａを露出したままで開口部１４６０ｂおよび１４６０ｃを充填するために形成されてよい。いくつかの実施形態では、犠牲材料３２５は、接着剤１４４７を剥離することに関連して使用される処理温度未満の温度で形成されてよい。この温度は、約１７５℃から約２００℃までとすることができる。犠牲材料３２５は、例えば、ポリプロピレン炭酸塩材料、フォトレジスト、および緩衝層材料などを含む任意の適した材料を含むことができる。
図１４ｆを参照すると、見られるように、ダイ１０２の第２の側Ｓ２においてメンブレン膜３２６を堆積させた後のマイクロホンアセンブリ１４００が図示される。メンブレン膜３２６は、例えば、物理蒸着（ＰＶＤ）、化学蒸着（ＣＶＤ）、プラズマ強化ＣＶＤ、および／または、原子層蒸着（ＡＬＤ）を含む任意の適した技法を使用して堆積させる１または複数の層を含むことができる。いくつかの実施形態では、メンブレン膜３２６は、パッシベーション層３２０ｂ、犠牲材料３２５、およびバックプレート３１６の金属１４１６上に配設される接着層と、接着層上に配設されるメンブレン金属層と、メンブレン金属層上に配設されるキャッピング層とを含む（図示されない）層のスタックを含むことができる。一実施形態では、接着層は、窒化チタン（ＴｉＮ）を含み、メンブレン金属層はアルミニウム（Ａｌ）を含み、キャッピング層はＴｉＮを含む。アルミニウムは、使用可能である下流エッチングプロセス（例えばＸｅＦ２）に対して互換性のあるエッチングの選択性を有することができる。メンブレン膜３２６は他の実施形態において他の適した材料を含むことができる。例えば、メンブレン金属層は、他の実施形態において銅または金から構成されてよい。
図１４ｇを参照すると、メンブレン膜３２６上に感光材料１４６４を堆積させかつパターニングした後のマイクロホンアセンブリ１４００が図示される。例えば、感光材料１４６４は、メンブレン膜３２６の除去が所望されるメンブレン膜３２６上に開口部を設けるために露光させかつ現像させることができる。
図１４ｈを参照すると、エッチングによってメンブレン膜３２６の保護されない部分を除去した後のマイクロホンアセンブリ１４００が図示される。エッチングプロセスは、例えば、ウェットまたはドライエッチング技法を含むことができる。メンブレン膜３２６がＴｉＮ／Ａｌ／ＴｉＮのスタックを含む一実施形態では、塩素ベースのドライエッチングプロセスが使用可能である。
図１４ｉを参照すると、感光材料１４６４を除去した後のマイクロホンアセンブリ１４００が図示される。感光材料１４６４は、例えば、任意の適したレジストストリップおよび／または洗浄プロセスを使用して、除去されてよい。
図１４ｊを参照すると、空洞層１４６６を堆積させかつパターニングした後のマイクロホンアセンブリ１４００が図示される。いくつかの実施形態では、空洞層１４６６は、エポキシベースの材料または他の適した材料などのポリマーから構成可能である。ポリマーは、いくつかの実施形態において、厚みがあり、感光性を有し、永久的であってよい。空洞層１４６６の材料は、例えば、スピンオンプロセスなどを含むダイ１０２の第２の側Ｓ２を被覆するために任意の適した技法を使用して堆積させることができる。空洞は、見られるように、空洞層１４６６がバックプレート３１６およびメンブレン膜３２６を部分的に収容するための周辺部を形成するように、バックプレート３１６およびメンブレン膜３２６上で空洞層１４６６に形成されてよい。いくつかの実施形態では、空洞はパターニング（例えば、露光／現像）によって形成されてよい。硬化プロセスは、いくつかの実施形態において、空洞層１４６６の堆積済み材料上で行われてよい。
図１４ｋを参照すると、犠牲材料３２５を除去した後のマイクロホンアセンブリ１４００が図示される。犠牲材料３２５は、例えば、熱分解またはウェット／ドライエッチング技法を含む任意の適した技法を使用して除去されてよい。犠牲材料３２５の除去によって形成される間隙に空気を充填してよい。
図１４ｌ参照すると、半導体基板１０２ａにおいてチャンバ３０３を形成した後のマイクロホンアセンブリ１４００が図示される。さまざまな実施形態によると、チャンバ３０３はパッシベーション層３２０ａ、３２０ｂにおける開口部を通してエッチングプロセスによって形成可能である。例えば、一実施形態では、二フッ化キセノン（ＸｅＦ２）プラズマエッチングは、二酸化ケイ素、窒化ケイ素、窒化チタン、アルミニウム、銅、金、および多くのポリマーを含む多数の材料に対する高い選択性によって、ほぼ室温で気相において半導体基板１０２ａのシリコンを等方的にエッチングするために使用されてよい。チャンバ３０３を形成するための半導体基板１０２ａのエッチングは、パッシベーション層３２０ａ、３２０ｂを通して形成される空気孔（例えば、図４の開口部３１６ａ）を通して行われてよい。他の適したエッチングプロセスおよび／または条件は、他の実施形態において、チャンバ３０３を形成するために使用可能である。いくつかの実施形態では、１または複数のＴＳＶ３２２は、見られるように、チャンバ３０３の領域においてバックプレート３１６用の支持ピラーを設けるように構成可能である。
図１４ｍを参照すると、メンブレン膜３２６およびバックプレート３１６をリッド１４３４で覆ったおよび／または封入した後のマイクロホンアセンブリ１４００が図示される。いくつかの実施形態では、リッド１４３４は、見られるように、接着剤１４３６を有するリッドウエハを含むことができ、該リッドウエハは、リッドウエハと空洞層１４６６との間の接合部を形成するために表面上に配設されることで、リッド１４３４および空洞層１４６６はメンブレン膜３２６およびバックプレート３１６の周りに封入部を形成する。
リッド１４３４は、例えば、シリコン、ステンレス鋼、ガラス強化エポキシもしくはエポキシ複合材などの高分子基材、または、ガラスを含む多種多様の適した材料のいずれかから構成されてよい。接着剤１４３４は、例えば、アンダーフィルおよび／または成形コンパウンド材料を含む多種多様の適した材料のいずれかから構成されてよい。
例えば、接着剤１４３４ａを固めるための熱硬化を含む任意の適した技法を使用して、リッド１４３４と空洞層１４６６との間に接合部が形成されてよい。リッド１４３４および空洞層１４６６によって形成される封入部は、例えば、ウエハ剥離プロセス中といった、後の取り扱いおよび／または処理中に、マイクロホンデバイスの構成要素を機械的損傷から保護することができる。
図１４ｎを参照すると、マイクロホンデバイスが閉じ込められたダイ１０２を一時的なキャリア（例えば、図示される実施形態におけるキャリアウエハ１４４４）から取り外した後のマイクロホンアセンブリ１４００が図示される。さまざまな実施形態によると、キャリアウエハ１４４４は、接着剤１４４７を軟化させるか分解するための熱プロセスを使用して、ダイ１０２から剥離させる。いくつかの実施形態では、剥離プロセスは、図１４ｍのマイクロホンアセンブリ１４００の両側をロボットブレードおよび加工用チャックと熱的に接触させることを含むことができる。かかる実施形態では、閉じ込められたマイクロホンデバイスは、リッド１４３４によってこのような取扱い中に損傷から保護可能である。
リッド１４３４は、ダイ１０２の個片化プロセス中にマイクロホンデバイスの構成要素を保護することもできる。例えば、ダイ１０２は、個片化のためにダイシングフレーム上の接着剤に取り付けられたウエハのマイクロホン側を有するマイラーダイシングフレーム上に装着可能である。リッド１４３４は、個片化されたダイがダイシングフレームから除去され、かつテープアンドリール上に位置付けられる時、マイクロホンデバイスを保護することができる。
図１４ｏ参照すると、マイクロホンアセンブリ１４００用の音口穴をもたらすためにリッド１４３４を通して開口部１４３４ａを形成した後のマイクロホンアセンブリ１４００が図示される。開口部１４３４ａは、例えば、機械的穿孔および／またはレーザ穿孔を含む任意の適した技法を使用して形成されてよい。いくつかの実施形態では、開口部１４３４ａは、マイクロホンアセンブリ１４００の個片化および／または最終パッケージングの後に形成されて、かかる処理中にメンブレン膜３２６への損傷のリスクを低減することができる。
図１５は、いくつかの実施形態による、マイクロホンアセンブリ（例えば、図４、図５、または図１４ｏそれぞれのマイクロホンアセンブリ４００、５００、または１４００）を製作する方法１５００のためのフロー図を概略的に示す。方法１５００は、図１〜図４に関連して説明される実施形態に適合することができ、その逆も同様である。
１５０２では、方法１５００は、第１の側（例えば、図１４ａの第１の側Ｓ１）、第１の側と相対して配設される第２の側（例えば、図１４ａの第２の側Ｓ２）、および、半導体基板の第１の側の相互接続層（例えば、図１４ａの相互接続層１０２ｃ）を有する半導体基板（例えば、図１４ａの半導体基板１０２ａ）を設けることを含むことができる。いくつかの実施形態では、半導体基板は、相互接続層と半導体基板との間で第１の側に配設されるデバイス層（例えば、図１４ａのデバイス層１０２ｂ）をさらに含むことができる。
１５０４では、方法１５００は、半導体基板を通してシリコン貫通ビア（ＴＳＶ）（例えば、図１４ａのＴＳＶ３２２、または図４のＴＳＶ３２２ａ、３２２ｂ、３２２ｃ）を形成することを含むことができる。いくつかの実施形態では、ＴＳＶは、相互接続層および／またはデバイス層を形成した後に半導体基板の第２の側を通して形成可能である。ＴＳＶは、能動デバイスの回路および／または相互接続部が形成される、半導体基板の第１の側と、マイクロホンデバイスの構成要素が形成される半導体基板の第２の側との間で複数の電気信号を特定の経路を通じて送るように構成されてよい。例えば、一実施形態では、ＴＳＶは、デバイス層の能動デバイスとマイクロホンデバイスとの間で電気信号を特定の経路を通じて送るように構成されてよい。
１５０６では、方法１５００は、ＴＳＶと電気的に結合されているマイクロホンデバイス（例えば、図１のマイクロホンデバイス１０４）を、半導体基板の第２の側に形成することを含むことができる。いくつかの実施形態では、マイクロホンデバイスを形成することは、バックプレート（例えば、図４または図１４ｏのバックプレート３１６）を半導体基板の第２の側に形成することを含むことができる。バックプレートは、ＴＳＶと電気的におよび／または物理的に結合されてよい。いくつかの実施形態では、バックプレートを形成することは、金属を含む再分配層をパターンニングすることを含んでよい。
いくつかの実施形態では、マイクロホンデバイスを形成することは、コンデンサを形成するためにバックプレート上にメンブレン膜（例えば、図４または図１４ｏのメンブレン膜３２６）を形成することをさらに含むことができる。いくつかの実施形態では、メンブレンを形成することは、犠牲材料（例えば、図１４ｅの犠牲材料３２５）をバックプレート上に堆積させることと、メンブレン膜の材料を犠牲材料上に堆積させることと、犠牲材料を除去することとを含むことができる。
いくつかの実施形態では、マイクロホンデバイスを形成することは、メンブレン膜に対して隣接したまたは下にある半導体基板においてチャンバ（例えば、図４または図１４ｌのチャンバ３０３）を形成することをさらに含むことができる。チャンバは、図１４ｌに関連して説明される技法に従って形成されてよい。
いくつかの実施形態では、マイクロホンデバイスを形成することは、マイクロホンデバイスの構成要素をリッド（例えば、図４のリッド３３４、または図１４ｍのリッド１４３４）で覆うことを含むことができる。半導体基板は、マイクロホンを形成するプロセス（例えば、図１４ａ〜図１４ｍに関連して記載される行為）の少なくとも一部の間に一時的なキャリア（例えば、図１４ｍのキャリアウエハ１４４４）と結合されてよく、半導体基板は、マイクロホンデバイスをリッドで覆った後に一時的なキャリアから切り離されてよい。
特許請求される主題を理解する際に最も役立つように、さまざまな動作が複数の個別の動作として順番に記載される。しかしながら、説明の順序は、これらの動作が順序に依存することを必要としていることを暗示していると解釈されるべきではない。本開示の実施形態は、要望通りに構成するために任意の適したハードウェアおよび／またはソフトウェアを使用してシステムに組み入れられてよい。
図１６は、いくつかの実施形態による、本明細書に記載されるようなマイクロホンアセンブリ（例えば、図４、図５、または図１４ｏそれぞれのマイクロホンアセンブリ４００、５００、または１４００）を含むことができるシステムの例（例えば、コンピューティングデバイス１６００）を概略的に示す。コンピューティングデバイス１６００の構成要素は、エンクロージャ（例えば筐体１６０８）において収容されてよい。マザーボード１６０２は、プロセッサ１６０４および少なくとも１つの通信チップ１６０６を含むがこれらに限定されないいくつかの構成要素を含むことができる。プロセッサ１６０４は、マザーボード１６０２に物理的にかつ電気的に結合されてよい。いくつかの実装形態では、少なくとも１つの通信チップ１６０６はまた、マザーボード１６０２に物理的にかつ電気的に結合されてよい。さらなる実装形態では、通信チップ１６０６はプロセッサ１６０４の一部であってよい。
その応用に応じて、コンピューティングデバイス１６００は、マザーボード１６０２に物理的かつ電気的に結合されてもよく、または結合されなくてもよい他の構成要素を含んでよい。これらの他の構成要素は、マイクロホンデバイス、揮発性メモリ（例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ））、不揮発性メモリ（例えば、読み取り専用メモリ（ＲＯＭ））、フラッシュメモリ、グラフィックプロセッサ、デジタル信号プロセッサ、クリプトプロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、ビデオコーデック、電力増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、ガイガーカウンタ、加速度計、ジャイロスコープ、スピーカ、カメラ、および大容量記憶デバイス（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）など）を含むことができるがこれらに限定されない。
通信チップ１６０６は、コンピューティングデバイス１６００に対するデータの転送のためのワイヤレス通信を可能にすることができる。「ワイヤレス」という用語およびその派生語は、非個体の媒体を通して変調された電磁放射の使用によってデータを通信できる回路、デバイス、システム、方法、技法、通信チャネルなどを説明するために使用されてよい。この用語は、関連するデバイスが、いくつかの実施形態においてはワイヤを含まない可能性があるものの、いかなるワイヤも含まないということを暗示しない。通信チップ１６０６は、Ｗｉ−Ｆｉ（ＩＥＥＥ８０２．１１ファミリー）、ＩＥＥＥ８０２．１６規格（例えば、ＩＥＥＥ８０２．１６−２００５修正）、任意の修正、更新、および／または改定（例えば、アドバンストＬＴＥプロジェクト、ウルトラモバイルブロードバンド（ＵＭＢ）プロジェクト（「３ＧＰＰ２」とも称する）、など）を伴うロングタームエボリューション（ＬＴＥ）プロジェクトを含む米国電気電子学会（ＩＥＥＥ）規格を含むがこれに限定されない、いくつかのワイヤレス規格またはプロトコルのいずれかを実装してよい。ＩＥＥＥ８０２．１６と互換性があるブロードバンドワイヤレスアクセス（ＢＷＡ）ネットワークは、一般的に、ＷｉＭＡＸ（Ｗｏｒｌｄｗｉｄｅ Ｉｎｔｅｒｏｐｅｒａｂｉｌｉｔｙ ｆｏｒ Ｍｉｃｒｏｗａｖｅ Ａｃｃｅｓｓを表す頭文字）ネットワークと称され、これはＩＥＥＥ８０２．１６規格用の準拠および相互運用性テストを通過した製品用の認証マークである。通信チップ１６０６は、汎ヨーロッパデジタル移動通信システム（ＧＳＭ（登録商標））、汎用パケット無線サービス（ＧＰＲＳ）、ユニバーサル移動通信システム（ＵＭＴＳ）、高速パケットアクセス（ＨＳＰＡ）、発展型ＨＳＰＡ（Ｅ−ＨＳＰＡ）、またはＬＴＥネットワークに従って動作することができる。通信チップ１６０６は、ＧＳＭ（登録商標）進化型高速データ伝送（ＥＤＧＥ）、ＧＳＭ（登録商標）のＥＤＧＥ無線アクセスネットワーク（ＧＥＲＡＮ）、ユニバーサルテレストリアル無線アクセスネットワーク（ＵＴＲＡＮ）、または発展型ＵＴＲＡＮ（Ｅ−ＵＴＲＡＮ）に従って動作することができる。通信チップ１６０６は、符号分割多元接続（ＣＤＭＡ）、時分割多元接続（ＴＤＭＡ）、デジタルエンハンストコードレステレコミュニケーション（ＤＥＣＴ）、エボリューションデータ最適化（ＥＶ−ＤＯ）、これらの派生物、ならびに３Ｇ、４Ｇ、５Ｇ、および以降に指定された任意の他のワイヤレスプロトコルに従って動作することができる。通信チップ１６０６は、他の実施形態において、他のワイヤレスプロトコルに従って動作可能である。
コンピューティングデバイス１６００は、複数の通信チップ１６０６を含むことができる。例えば、第１の通信チップ１６０６は、Ｗｉ−Ｆｉおよびブルートゥース（登録商標）などの短距離のワイヤレス通信専用であってよく、第２の通信チップ１６０６は、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、ＥＶ−ＤＯ、およびその他といった長距離のワイヤレス通信専用であってよい。
コンピューティングデバイス１６００のプロセッサ１６０４は、本明細書に記載されるようなマイクロホンアセンブリ（例えば、図４、図５、および図１４ｏそれぞれのマイクロホンアセンブリ４００、５００、または１４００）を含むことができる。例えば、図１〜図２のダイ１０２は、マザーボード１６０２などの回路基板上に装着されるパッケージ基板（例えばパッケージ基板１２１）において装着可能である。「プロセッサ」という用語は、レジスタおよび／またはメモリからの電子データを処理して、その電子データを、レジスタおよび／またはメモリに記憶可能である他の電子データに変換する任意のデバイスまたはデバイスの一部分に言及する場合がある。
通信チップ１６０６も、本明細書に記載されるようなマイクロホンアセンブリ（例えば、図４、図５、および図１４ｏそれぞれのマイクロホンアセンブリ４００、５００、または１４００）を含むことができる。さらなる実装形態において、コンピューティングデバイス１６００内に収容される別の構成要素（例えば、ＳｏＣ、ＡＳＩＣ、メモリデバイス、または他の集積回路デバイス）は、本明細書に記載されるようなマイクロホンアセンブリ（例えば、図４、図５、および図１４ｏそれぞれのマイクロホンアセンブリ４００、５００、または１４００）を含んでよい。
さまざまな実装形態において、コンピューティングデバイス１６００は、モバイルコンピューティングデバイス、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、携帯情報端末（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテイメント制御ユニット、デジタルカメラ、ポータブル音楽プレイヤ、またはデジタルビデオレコーダであってよい。さらなる実装形態において、コンピューティングデバイス１６００は、データを処理する任意の他の電子デバイスであってよい。 実施例
さまざまな実施形態によると、本開示は装置について記載している。装置の実施例１は、第１の側、および第１の側と相対して配設される第２の側を有する半導体基板と、半導体基板の第１の側に形成される相互接続層と、半導体基板を通して形成され、かつ半導体基板の第１の側と半導体基板の第２の側との間で複数の電気信号を特定の経路を通じて送るように構成されるシリコン貫通ビア（ＴＳＶ）と、半導体基板の第２の側に形成され、かつＴＳＶと電気的に結合されるマイクロホンデバイスとを含むことができる。実施例２は、半導体基板の第１の側に形成されるデバイス層をさらに備え、ＴＳＶはデバイス層の能動デバイスとマイクロホンデバイスとの間で複数の電気信号を特定の経路を通じて送るように構成される、実施例１の装置を含むことができる。実施例３は実施例２の装置を含むことができ、この装置において、ＴＳＶは複数のシリコン貫通ビア（ＴＳＶ）の第１のＴＳＶであり、複数のＴＳＶの第２のＴＳＶは、マイクロホンデバイスを構造的に支持するように構成され、デバイス層とマイクロホンデバイスとの間で複数の電気信号を特定の経路を通じて送るように構成されない。実施例４は実施例１の装置を含むことができ、この装置において、マイクロホンデバイスは、半導体基板の第２の側に配設され、かつＴＳＶと結合されるバックプレートと、コンデンサを形成するためにバックプレートと結合されるメンブレン膜とを備える。実施例５は実施例４の装置を含むことができ、この装置において、マイクロホンデバイスは、メンブレン膜に隣接した半導体基板において形成されるチャンバをさらに備える。実施例６は、マイクロホンデバイスを覆うように構成されるリッドをさらに備える実施例４の装置を含むことができる。実施例７は、半導体基板の第２の側に配設されるパッシベーション層であって、バックプレートの少なくとも一部分と半導体基板との間に配設されるパッシベーション層と、パッシベーション層上に配設され、かつ空洞が形成されている空洞層であって、メンブレン膜は空洞に配設され、リッドは空洞層と結合される空洞層とをさらに備える、実施例６の装置を含むことができる。実施例８は実施例６の装置を含むことができ、この装置において、リッドは音口穴を含む。実施例９は実施例６の装置を含むことができ、音口穴を含むフリップチップ基板をさらに備え、半導体基板はフリップチップ構成におけるフリップチップ基板と結合されるダイの一部であり、リッドは空洞を形成するためにフリップチップ基板と結合され、ダイは空洞内に配設され、音口穴は空洞への音の通路（ａｃｃｅｓｓ）を提供する。実施例１０は実施例１〜５のいずれかの装置を含むことができ、この装置において、半導体基板は第１のダイの一部であり、第１のダイは第２のダイと結合され、第２のダイはマイクロホンデバイスの受信機回路またはセンサ回路を含む。実施例１１は実施例１〜５のいずれかの装置を含むことができ、この装置において、マイクロホンデバイスは、半導体基板の第２の側に形成される複数のマイクロホンデバイスのうちの１つである。
さまざまな実施形態によると、本開示は方法について記載している。方法の実施例１２は、第１の側、および第１の側と相対して配設される第２の側を有する半導体基板、および、半導体基板の第１の側における相互接続層を設けることと、半導体基板を通してシリコン貫通ビア（ＴＳＶ）を形成することであって、ＴＳＶは、半導体基板の第１の側と半導体基板の第２の側との間で複数の電気信号を特定の経路を通じて送るように構成される、形成することと、ＴＳＶと電気的に結合されているマイクロホンデバイスを、半導体基板の第２の側に形成することとを含むことができる。実施例１３は実施例１２の方法を含むことができ、この方法において、半導体基板を設けることは、デバイス層が半導体基板の第１の側に形成されている半導体基板を設けることをさらに含み、ＴＳＶはデバイス層の能動デバイスとマイクロホンンデバイスとの間で複数の電気信号を特定の経路を通じて送るように構成される。実施例１４は実施例１２の方法を含むことができ、この方法において、マイクロホンデバイスを形成することは、ＴＳＶと結合されているバックプレートを半導体基板の第２の側に形成することと、コンデンサを形成するためにバックプレート上にメンブレン膜を形成することとを含む。実施例１５は実施例１４の方法を含むことができ、この方法において、メンブレン膜を形成することは、犠牲材料をバックプレート上に堆積させることと、メンブレン膜の材料を犠牲材料上に堆積させることと、犠牲材料を除去することとを含む。実施例１６は、メンブレン膜に隣接した半導体基板においてチャンバを形成することをさらに含む、実施例１４の方法を含むことができる。実施例１７は、マイクロホンデバイスをリッドで覆うことをさらに含む、実施例１２の方法を含むことができる。実施例１８は実施例１７の方法を含むことができ、この方法において、半導体基板はマイクロホンデバイスを形成するプロセスの少なくとも一部の間に一時的なキャリアと結合され、半導体基板は、マイクロホンデバイスをリッドで覆った後に一時的なキャリアから切り離される。
さまざまな実施形態によると、本開示はシステム（例えばコンピューティングデバイス）について記載している。システムの実施例１９は、回路基板と、回路基板と電気的に結合されるダイであって、第１の側、および第１の側と相対して配設される第２の側を有する半導体材料、半導体基板の第１の側に形成される相互接続層、半導体基板を通して形成され、かつ半導体基板の第１の側と半導体基板の第２の側との間で複数の電気信号を特定の経路を通じて送るように構成されるシリコン貫通ビア（ＴＳＶ）、および、半導体基板の第２の側に形成され、かつＴＳＶと電気的に結合されるマイクロホンデバイスを含むダイとを含むことができる。実施例２０は実施例１９のコンピューティングデバイスを含むことができ、このコンピューティングデバイスにおいて、ダイはパッケージ基板と結合され、パッケージ基板は回路基板と結合される。実施例２１は実施例１９のコンピューティングデバイスを含むことができ、このコンピューティングデバイスは、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、ビデオコーデック、電力増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、ガイガーカウンタ、加速度計、ジャイロスコープ、スピーカ、およびカメラのうちの１または複数を含むモバイルコンピューティングデバイスである。
さまざまな実施形態は、（例えば、「および」は「および／または」であってよい）接続的な形の（および）上に記載される実施形態の代替（または）実施形態を含む上記の実施形態の任意の適した組み合わせを含むことができる。さらに、いくつかの実施形態は、実行されると、上記の実施形態のいずれかの行為をもたらす、命令が記憶されている１または複数の製品（例えば、非一時的なコンピュータ可読媒体）を含むことができる。その上、いくつかの実施形態は、上記の実施形態のさまざまな動作を行うための任意の適した手段を有する装置またはシステムを含むことができる。
要約書に記載されるものを含めて、示された実装形態の上記説明は、網羅的であることを意図するものでもなければ、本開示の実施形態を開示された厳密な形態に限定することを意図するものでもない。具体的な実装形態および実施例が例示の目的で本明細書に記載されているが、当業者が認識するように、さまざまな等価の修正が本開示の範囲内で可能である。
これらの修正は、上記の詳細な説明を考慮して、本開示の実施形態に対して行われ得る。以下の特許請求の範囲において使用される用語は、本開示のさまざまな実施形態を、明細書および特許請求の範囲において開示される具体的な実装形態に限定するものと解釈されるべきではない。むしろ、その範囲は、もっぱら以下の特許請求の範囲によって判断されるべきであり、特許請求の範囲は、請求項解釈の確立された原則に従って解釈されるべきである。
［項目１］
第１の側、および上記第１の側と相対して配設される第２の側を有する半導体基板と、
上記半導体基板の上記第１の側に形成される相互接続層と、
上記半導体基板を通して形成され、かつ上記半導体基板の上記第１の側と上記半導体基板の上記第２の側との間で複数の電気信号を特定の経路を通じて送るシリコン貫通ビア（ＴＳＶ）と、
上記半導体基板の上記第２の側に形成され、かつ上記ＴＳＶと電気的に結合されるマイクロホンデバイスと、を備える、装置。
［項目２］
上記半導体基板の上記第１の側に形成されるデバイス層をさらに備え、上記ＴＳＶは上記デバイス層の能動デバイスと上記マイクロホンデバイスとの間で複数の電気信号を特定の経路を通じて送る、項目１に記載の装置。
［項目３］
上記ＴＳＶは複数のシリコン貫通ビア（ＴＳＶ）の第１のＴＳＶであり、
上記複数のＴＳＶの第２のＴＳＶは、上記マイクロホンデバイスを構造的に支持し、上記デバイス層と上記マイクロホンデバイスとの間で複数の電気信号を特定の経路を通じて送らない、項目２に記載の装置。
［項目４］
上記マイクロホンデバイスは、
上記半導体基板の上記第２の側に配設され、かつ上記ＴＳＶと結合されるバックプレートと、
コンデンサを形成するために上記バックプレートと結合されるメンブレン膜と
を有する、項目１から３のいずれか一項に記載の装置。
［項目５］
上記マイクロホンデバイスは、
上記メンブレン膜に隣接した上記半導体基板において形成されるチャンバをさらに備える、項目４に記載の装置。
［項目６］
上記マイクロホンデバイスを覆うリッドをさらに備える、項目４または５に記載の装置。
［項目７］
上記半導体基板の上記第２の側に配設されるパッシベーション層であって、上記バックプレートの少なくとも一部分と上記半導体基板との間に配設されるパッシベーション層と、
上記パッシベーション層上に配設され、かつ空洞が形成されている空洞層であって、上記メンブレン膜は上記空洞に配設され、上記リッドは上記空洞層と結合される、空洞層と
をさらに備える、項目６に記載の装置。
［項目８］
上記リッドは音口穴を含む、項目６または７に記載の装置。
［項目９］
音口穴を含むフリップチップ基板をさらに備え、
上記半導体基板はフリップチップ構成における上記フリップチップ基板と結合されるダイの一部であり、
上記リッドは空洞を形成するために上記フリップチップ基板と結合され、
上記ダイは上記空洞内に配設され、
上記音口穴は上記空洞への音の通路を提供する、項目６から８のいずれか一項に記載の装置。
［項目１０］
上記半導体基板は第１のダイの一部であり、
上記第１のダイは第２のダイと結合され、
上記第２のダイは上記マイクロホンデバイスの受信機回路またはセンサ回路を含む、項目１〜５のうちいずれか一項に記載の装置。
［項目１１］
上記マイクロホンデバイスは、上記半導体基板の上記第２の側に形成される複数のマイクロホンデバイスのうちの１つである、項目１〜５のうちいずれか一項に記載の装置。
［項目１２］
第１の側、および上記第１の側と相対して配設される第２の側を有する半導体基板、および、上記半導体基板の上記第１の側における相互接続層を設けることと、
上記半導体基板を通してシリコン貫通ビア（ＴＳＶ）を形成することであって、上記ＴＳＶは、上記半導体基板の上記第１の側と上記半導体基板の上記第２の側との間で電気信号を特定の経路を通じて送る、形成することと、
上記ＴＳＶと電気的に結合されているマイクロホンデバイスを、上記半導体基板の上記第２の側に形成することと、を含む、方法。
［項目１３］
半導体基板を設けることは、デバイス層が上記半導体基板の上記第１の側に形成されている半導体基板を設けることをさらに含み、上記ＴＳＶは上記デバイス層の能動デバイスと上記マイクロホンデバイスとの間で複数の電気信号を特定の経路を通じて送る、項目１２に記載の方法。
［項目１４］
上記マイクロホンデバイスを形成することは、
上記ＴＳＶと結合されているバックプレートを上記半導体基板の上記第２の側に形成することと、
コンデンサを形成するために上記バックプレート上にメンブレン膜を形成することと
を含む、項目１２または１３に記載の方法。
［項目１５］
上記メンブレン膜を形成することは、
犠牲材料を上記バックプレート上に堆積させることと、
上記メンブレン膜の材料を上記犠牲材料上に堆積させることと、
上記犠牲材料を除去することと
を含む、項目１４に記載の方法。
［項目１６］
上記メンブレン膜に隣接した上記半導体基板においてチャンバを形成することをさらに含む、項目１４または１５に記載の方法。
［項目１７］
上記マイクロホンデバイスをリッドで覆うことをさらに含む、項目１２から１６のいずれか一項に記載の方法。
［項目１８］
上記半導体基板は上記マイクロホンデバイスを形成するプロセスの少なくとも一部の間に一時的なキャリアと結合され、
上記半導体基板は、上記マイクロホンデバイスを上記リッドで覆った後に上記一時的なキャリアから切り離される、項目１７に記載の方法。
［項目１９］
回路基板と、
上記回路基板と電気的に結合されるダイと
を備え、
上記ダイは、
第１の側、および上記第１の側と相対して配設される第２の側を有する半導体基板と、
上記半導体基板の上記第１の側に形成される相互接続層と、
上記半導体基板を通して形成され、かつ上記半導体基板の上記第１の側と上記半導体基板の上記第２の側との間で複数の電気信号を特定の経路を通じて送るシリコン貫通ビア（ＴＳＶ）と、
上記半導体基板の上記第２の側に形成され、かつ上記ＴＳＶと電気的に結合されるマイクロホンデバイスを有する、コンピューティングデバイス。
［項目２０］
上記ダイはパッケージ基板と結合され、
上記パッケージ基板は上記回路基板と結合される、項目１９に記載のコンピューティングデバイス。
［項目２１］
上記コンピューティングデバイスは、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、ビデオコーデック、電力増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、ガイガーカウンタ、加速度計、ジャイロスコープ、スピーカ、およびカメラのうちの１または複数を含むモバイルコンピューティングデバイスである、項目１９または２０に記載のコンピューティングデバイス。

Claims (25)

  1. 第１の側、および前記第１の側と相対して配設される第２の側を有する半導体基板と、
    前記半導体基板の前記第１の側に形成される相互接続層と、
    前記半導体基板を通して形成され、かつ前記半導体基板の前記第１の側と前記半導体基板の前記第２の側との間で複数の電気信号を特定の経路を通じて送るシリコン貫通ビア（ＴＳＶ）と、
    前記半導体基板の前記第２の側に形成され、かつ前記ＴＳＶと電気的に結合されるマイクロホンデバイスと、を備え、
    前記マイクロホンデバイスは、前記半導体基板の前記第２の側に配設され、かつ前記ＴＳＶと結合されるバックプレートと、コンデンサを形成するために前記バックプレートと結合されるメンブレン膜とを有し、前記バックプレートと前記メンブレン膜との間には空隙が形成されており、
    前記マイクロホンデバイスは、前記半導体基板の内部において前記半導体基板の前記第２の側に形成されるチャンバをさらに備え、
    前記バックプレートは、前記メンブレン膜と前記チャンバとの間に設けられる、
    装置。
  2. 前記半導体基板の前記第１の側に形成されるデバイス層をさらに備え、前記ＴＳＶは前記デバイス層の能動デバイスと前記マイクロホンデバイスとの間で複数の電気信号を特定の経路を通じて送る、請求項１に記載の装置。
  3. 前記ＴＳＶは複数のシリコン貫通ビア（ＴＳＶ）の第１のＴＳＶであり、
    前記複数のＴＳＶの第２のＴＳＶは、前記マイクロホンデバイスを構造的に支持し、前記デバイス層と前記マイクロホンデバイスとの間で複数の電気信号を特定の経路を通じて送らない、請求項２に記載の装置。
  4. 前記第２のＴＳＶは、少なくとも一部が前記チャンバ内を延伸する、請求項３に記載の装置。
  5. 前記マイクロホンデバイスを覆うリッドをさらに備える、請求項１から４のいずれか一項に記載の装置。
  6. 前記半導体基板の前記第２の側に配設されるパッシベーション層であって、前記バックプレートの少なくとも一部分と前記半導体基板との間に配設されるパッシベーション層と、
    前記パッシベーション層上に配設され、かつ空洞が形成されている空洞層であって、前記メンブレン膜は前記空洞に配設され、前記リッドは前記空洞層と結合される、空洞層と
    をさらに備える、請求項５に記載の装置。
  7. 前記リッドは音口穴を含む、請求項５または６に記載の装置。
  8. 音口穴を含むフリップチップ基板をさらに備え、
    前記半導体基板はフリップチップ構成における前記フリップチップ基板と結合されるダイの一部であり、
    前記リッドは空洞を形成するために前記フリップチップ基板と結合され、
    前記ダイは前記空洞内に配設され、
    前記音口穴は前記空洞への音の通路を提供する、請求項５から７のいずれか一項に記載の装置。
  9. 前記半導体基板は第１のダイの一部であり、
    前記第１のダイは第２のダイと結合され、
    前記第２のダイは前記マイクロホンデバイスの受信機回路またはセンサ回路を含む、請求項１〜８のうちいずれか一項に記載の装置。
  10. 前記マイクロホンデバイスは、前記半導体基板の前記第２の側に形成される複数のマイクロホンデバイスのうちの１つである、請求項１〜９のうちいずれか一項に記載の装置。
  11. 前記バックプレートは、前記バックプレートを通して形成された１または複数の開口部を有し、前記メンブレン膜は、前記メンブレン膜を通して形成された１または複数の開口部を有し、前記チャンバは、前記バックプレートの前記１または複数の開口部、前記バックプレートと前記メンブレン膜との間の前記空隙、および前記メンブレン膜の前記１または複数の開口部を通して、外部空間と連通する、請求項１から１０のいずれか一項に記載の装置。
  12. 第１の側、および前記第１の側と相対して配設される第２の側を有する半導体基板、および、前記半導体基板の前記第１の側における相互接続層を設けることと、
    前記半導体基板を通してシリコン貫通ビア（ＴＳＶ）を形成することであって、前記ＴＳＶは、前記半導体基板の前記第１の側と前記半導体基板の前記第２の側との間で電気信号を特定の経路を通じて送る、形成することと、
    前記ＴＳＶと電気的に結合されているマイクロホンデバイスを、前記半導体基板の前記第２の側に形成することと、を含み、
    前記マイクロホンデバイスを形成することは、前記ＴＳＶと結合されているバックプレートを前記半導体基板の前記第２の側に形成することと、コンデンサを形成するために前記バックプレート上にメンブレン膜を形成することとを含み、
    前記メンブレン膜を形成することは、犠牲材料を前記バックプレート上に堆積させることと、前記メンブレン膜の材料を前記犠牲材料上に堆積させることと、前記犠牲材料を除去して前記バックプレートと前記メンブレン膜との間に空隙を形成することとを含み、
    前記半導体基板の内部において前記半導体基板の前記第２の側にチャンバを形成することをさらに含み、
    前記バックプレートは、前記メンブレン膜と前記チャンバとの間に設けられる、
    方法。
  13. 半導体基板を設けることは、デバイス層が前記半導体基板の前記第１の側に形成されている半導体基板を設けることをさらに含み、前記ＴＳＶは前記デバイス層の能動デバイスと前記マイクロホンデバイスとの間で複数の電気信号を特定の経路を通じて送る、請求項１２に記載の方法。
  14. 前記ＴＳＶは複数のシリコン貫通ビア（ＴＳＶ）の第１のＴＳＶであり、
    前記複数のＴＳＶの第２のＴＳＶは、前記マイクロホンデバイスを構造的に支持し、前記デバイス層と前記マイクロホンデバイスとの間で複数の電気信号を特定の経路を通じて送らない、請求項１３に記載の方法。
  15. 前記第２のＴＳＶは、少なくとも一部が前記チャンバ内を延伸する、請求項１４に記載の方法。
  16. 前記マイクロホンデバイスをリッドで覆うことをさらに含む、請求項１２から１５のいずれか一項に記載の方法。
  17. 前記半導体基板は前記マイクロホンデバイスを形成するプロセスの少なくとも一部の間に一時的なキャリアと結合され、
    前記半導体基板は、前記マイクロホンデバイスを前記リッドで覆った後に前記一時的なキャリアから切り離される、請求項１６に記載の方法。
  18. 前記バックプレートは、前記バックプレートを通して形成された１または複数の開口部を有し、前記メンブレン膜は、前記メンブレン膜を通して形成された１または複数の開口部を有し、前記チャンバは、前記バックプレートの前記１または複数の開口部、前記バックプレートと前記メンブレン膜との間の前記空隙、および前記メンブレン膜の前記１または複数の開口部を通して、外部空間と連通する、請求項１２から１７のいずれか一項に記載の方法。
  19. 回路基板と、
    前記回路基板と電気的に結合されるダイと
    を備え、
    前記ダイは、
    第１の側、および前記第１の側と相対して配設される第２の側を有する半導体基板と、
    前記半導体基板の前記第１の側に形成される相互接続層と、
    前記半導体基板を通して形成され、かつ前記半導体基板の前記第１の側と前記半導体基板の前記第２の側との間で複数の電気信号を特定の経路を通じて送るシリコン貫通ビア（ＴＳＶ）と、
    前記半導体基板の前記第２の側に形成され、かつ前記ＴＳＶと電気的に結合されるマイクロホンデバイスを有し、
    前記マイクロホンデバイスは、前記半導体基板の前記第２の側に配設され、かつ前記ＴＳＶと結合されるバックプレートと、コンデンサを形成するために前記バックプレートと結合されるメンブレン膜とを有し、前記バックプレートと前記メンブレン膜との間には空隙が形成されており、
    前記マイクロホンデバイスは、前記半導体基板の内部において前記半導体基板の前記第２の側に形成されるチャンバをさらに備え、
    前記バックプレートは、前記メンブレン膜と前記チャンバとの間に設けられる、
    コンピューティングデバイス。
  20. 前記半導体基板の前記第１の側に形成されるデバイス層をさらに備え、前記ＴＳＶは前記デバイス層の能動デバイスと前記マイクロホンデバイスとの間で複数の電気信号を特定の経路を通じて送る、請求項１９に記載のコンピューティングデバイス。
  21. 前記ＴＳＶは複数のシリコン貫通ビア（ＴＳＶ）の第１のＴＳＶであり、
    前記複数のＴＳＶの第２のＴＳＶは、前記マイクロホンデバイスを構造的に支持し、前記デバイス層と前記マイクロホンデバイスとの間で複数の電気信号を特定の経路を通じて送らない、請求項２０に記載のコンピューティングデバイス。
  22. 前記第２のＴＳＶは、少なくとも一部が前記チャンバ内を延伸する、請求項２１に記載のコンピューティングデバイス。
  23. 前記ダイはパッケージ基板と結合され、
    前記パッケージ基板は前記回路基板と結合される、請求項１９から２２のいずれか一項に記載のコンピューティングデバイス。
  24. 前記コンピューティングデバイスは、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、ビデオコーデック、電力増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、ガイガーカウンタ、加速度計、ジャイロスコープ、スピーカ、およびカメラのうちの１または複数を含むモバイルコンピューティングデバイスである、請求項１９から２３のいずれか一項に記載のコンピューティングデバイス。
  25. 前記バックプレートは、前記バックプレートを通して形成された１または複数の開口部を有し、前記メンブレン膜は、前記メンブレン膜を通して形成された１または複数の開口部を有し、前記チャンバは、前記バックプレートの前記１または複数の開口部、前記バックプレートと前記メンブレン膜との間の前記空隙、および前記メンブレン膜の前記１または複数の開口部を通して、外部空間と連通する、請求項１９から２４のいずれか一項に記載のコンピューティングデバイス。
JP2017505471A 2014-09-17 2014-09-17 シリコン貫通ビア（ｔｓｖ）を使用したマイクロホンデバイスが一体化されているダイ Active JP6657545B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/056133 WO2016043738A1 (en) 2014-09-17 2014-09-17 DIE WITH INTEGRATED MICROPHONE DEVICE USING THROUGH-SILICON VIAS (TSVs)

Publications (2)

Publication Number Publication Date
JP2017535981A JP2017535981A (ja) 2017-11-30
JP6657545B2 true JP6657545B2 (ja) 2020-03-04

Family

ID=55533622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017505471A Active JP6657545B2 (ja) 2014-09-17 2014-09-17 シリコン貫通ビア（ｔｓｖ）を使用したマイクロホンデバイスが一体化されているダイ

Country Status (7)

Country Link
US (1) US10455308B2 (ja)
EP (1) EP3195358A4 (ja)
JP (1) JP6657545B2 (ja)
KR (1) KR20170059969A (ja)
CN (1) CN106716636B (ja)
TW (1) TW201630153A (ja)
WO (1) WO2016043738A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016022125A1 (en) 2014-08-07 2016-02-11 Intel Corporation Method and apparatus for forming backside die planar devices and saw filter
US10200794B2 (en) * 2014-12-31 2019-02-05 Invensense, Inc. Ultrasonic operation of a digital microphone
US9868628B2 (en) * 2016-03-10 2018-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for CMOS-MEMS thin film encapsulation
GB2557717A (en) * 2016-10-12 2018-06-27 Cirrus Logic Int Semiconductor Ltd Transducer packaging
US10170432B2 (en) 2017-04-20 2019-01-01 Nanya Technology Corporation Semiconductor structure
US10988376B2 (en) * 2017-12-13 2021-04-27 Vanguard International Semiconductor Singapore Pte. Ltd. Monolithic integration of piezoelectric micromachined ultrasonic transducers and CMOS and method for producing the same
US10957626B2 (en) * 2017-12-19 2021-03-23 Thermo Electron Scientific Instruments Llc Sensor device with carbon nanotube sensor positioned on first and second substrates
US10446200B2 (en) * 2018-03-19 2019-10-15 Micron Technology, Inc. Memory device with configurable input/output interface
CN112334867A (zh) 2018-05-24 2021-02-05 纽约州立大学研究基金会 电容传感器
US10432158B1 (en) 2018-08-01 2019-10-01 Micron Technology, Inc. Apparatuses and methods for a chopper instrumentation amplifier
US11018098B2 (en) * 2018-08-31 2021-05-25 Micron Technology, Inc. Fabricated two-sided millimeter wave antenna using through-silicon-vias
US10797033B2 (en) * 2018-09-04 2020-10-06 Micron Technology, Inc. Apparatuses and methods for high sensitivity TSV resistance measurement circuit
US11255902B2 (en) 2018-09-21 2022-02-22 Micron Technology, Inc. Apparatuses for selective TSV block testing
FR3090208B1 (fr) * 2018-12-18 2021-01-15 Commissariat Energie Atomique Microsysteme electromecanique comprenant un element actif pourvu d’une couche cœur structuree
DE102019200754A1 (de) * 2019-01-22 2020-07-23 Atlas Elektronik Gmbh Piezokeramisches Hydrophon mit metallischer Beschichtung
FR3097052B1 (fr) 2019-06-07 2021-07-02 Commissariat Energie Atomique Procédé de fabrication d’une pluralité de résonateurs
CN110708623B (zh) * 2019-09-18 2020-12-18 潍坊歌尔微电子有限公司 一种麦克风校准方法以及麦克风封装结构
US11524890B2 (en) * 2019-10-31 2022-12-13 Advanced Semiconductor Engineering, Inc. Semiconductor device packages and methods of manufacturing the same
US11410949B2 (en) 2020-07-27 2022-08-09 Micron Technology, Inc. Memory devices with backside bond pads under a memory array
DE102020214925A1 (de) * 2020-11-27 2022-06-02 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Polysilizium-SOI-Substrats mit einer Kavität
CN116490786A (zh) * 2021-01-29 2023-07-25 维耶尔公司 电子束检测

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522762B1 (en) * 1999-09-07 2003-02-18 Microtronic A/S Silicon-based sensor system
PL209935B1 (pl) * 1999-09-06 2011-11-30 Sonionmems As Układ czujnika na bazie krzemu do mikrofonu
CN1331220C (zh) * 2002-04-11 2007-08-08 皇家飞利浦电子股份有限公司 制造电子器件的方法和电子器件
US7183215B2 (en) * 2004-07-21 2007-02-27 Hewlett-Packard Development Company, L.P. Etching with electrostatically attracted ions
JP2006211468A (ja) 2005-01-31 2006-08-10 Sanyo Electric Co Ltd 半導体センサ
US20070158826A1 (en) * 2005-12-27 2007-07-12 Yamaha Corporation Semiconductor device
JP2009081624A (ja) * 2007-09-26 2009-04-16 Rohm Co Ltd 半導体センサ装置
JP4705964B2 (ja) * 2008-02-21 2011-06-22 株式会社日立製作所 半導体装置
US8087153B2 (en) * 2008-06-24 2012-01-03 Canon Kabushiki Kaisha Manufacturing method of an electromechanical transducer
KR101088400B1 (ko) * 2009-10-19 2011-12-01 주식회사 비에스이 부가적인 백 챔버를 갖는 실리콘 콘덴서 마이크로폰 및 그의 제조방법
DE102010006132B4 (de) * 2010-01-29 2013-05-08 Epcos Ag Miniaturisiertes elektrisches Bauelement mit einem Stapel aus einem MEMS und einem ASIC
US8237272B2 (en) 2010-02-16 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive pillar structure for semiconductor substrate and method of manufacture
JP4947168B2 (ja) * 2010-02-24 2012-06-06 オムロン株式会社 音響センサ
US8587078B2 (en) * 2010-04-06 2013-11-19 United Microelectronics Corp. Integrated circuit and fabricating method thereof
JP2012019322A (ja) * 2010-07-07 2012-01-26 Yamaha Corp コンデンサマイクロホン
US8321994B2 (en) * 2010-07-27 2012-12-04 Simtec, Co. Furniture slide
US9024977B2 (en) * 2010-08-02 2015-05-05 International Business Machines Corporation Resizing objects in regions of virtual universes
US9407997B2 (en) * 2010-10-12 2016-08-02 Invensense, Inc. Microphone package with embedded ASIC
JP4893860B1 (ja) * 2011-02-21 2012-03-07 オムロン株式会社 マイクロフォン
US8447057B2 (en) * 2011-03-18 2013-05-21 Analog Devices, Inc. Packages and methods for packaging MEMS microphone devices
TWI484835B (zh) * 2011-04-12 2015-05-11 Pixart Imaging Inc 微機電系統麥克風裝置及其製作方法
JP5758539B2 (ja) * 2012-02-27 2015-08-05 株式会社フジクラ 圧力センサモジュール及び蓋体
DE102012210052B4 (de) * 2012-06-14 2023-12-14 Robert Bosch Gmbh Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
US9029963B2 (en) * 2012-09-25 2015-05-12 Sand 9, Inc. MEMS microphone

Also Published As

Publication number Publication date
TW201630153A (zh) 2016-08-16
EP3195358A4 (en) 2018-04-25
US10455308B2 (en) 2019-10-22
CN106716636A (zh) 2017-05-24
WO2016043738A1 (en) 2016-03-24
CN106716636B (zh) 2021-05-28
US20170245035A1 (en) 2017-08-24
JP2017535981A (ja) 2017-11-30
EP3195358A1 (en) 2017-07-26
KR20170059969A (ko) 2017-05-31

Similar Documents

Publication Publication Date Title
JP6657545B2 (ja) シリコン貫通ビア（ｔｓｖ）を使用したマイクロホンデバイスが一体化されているダイ
TWI585944B (zh) 在特殊應用積體電路（ａｓｉｃ）上之微機電系統（ｍｅｍｓ）
US20230023328A1 (en) Integrated circuit package having wirebonded multi-die stack
KR101863462B1 (ko) 범프리스 빌드업 층을 위한 범프리스 다이 패키지 인터페이스
US9550670B2 (en) Stress buffer layer for integrated microelectromechanical systems (MEMS)
JP6279754B2 (ja) パッケージングされたダイ用のセラミック上アンテナ
JP6307154B2 (ja) 露出センサアレイを伴うセンサパッケージ及びその製造方法
JP2017535054A (ja) 裏面受動構成要素を有する集積回路ダイ、およびそれに関連する方法
TWI614847B (zh) 可縮放之封裝體架構與相關聯技術及組態
TW201705401A (zh) 多層封裝技術
US10306372B2 (en) Fully wafer-level-packaged MEMS microphone and method for manufacturing the same
TWI532388B (zh) Microelectromechanical Microphone Packaging

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190814

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200117

R150 Certificate of patent or registration of utility model

Ref document number: 6657545

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250