TWI584441B - 內連線結構及其形成方法 - Google Patents

內連線結構及其形成方法 Download PDF

Info

Publication number
TWI584441B
TWI584441B TW102106765A TW102106765A TWI584441B TW I584441 B TWI584441 B TW I584441B TW 102106765 A TW102106765 A TW 102106765A TW 102106765 A TW102106765 A TW 102106765A TW I584441 B TWI584441 B TW I584441B
Authority
TW
Taiwan
Prior art keywords
layer
dielectric layer
conductor
diffusion
forming
Prior art date
Application number
TW102106765A
Other languages
English (en)
Other versions
TW201434125A (zh
Inventor
薛家倩
洪永泰
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Priority to TW102106765A priority Critical patent/TWI584441B/zh
Publication of TW201434125A publication Critical patent/TW201434125A/zh
Application granted granted Critical
Publication of TWI584441B publication Critical patent/TWI584441B/zh

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

內連線結構及其形成方法
本發明的一實施例是有關於一種半導體結構及其形成方法的,且特別是有關於一種內連線結構及其形成方法。
隨著半導體元件持續微型化,而半導體元件效能的需求持續增加,兩層以上的金屬導線設計,已成為超大型積體電路技術所必須採用的方法。此外,目前逐漸多以銅來取代鋁作為內連線,以降低金屬導線之電阻值。
在銅導線方面,由於銅在氧化矽層、氮化矽層或氮氧化矽層等介電層中呈現較高的擴散係數,其會在導線之間的介電層進行擴散,而使得相鄰的導線產生橋接,進而降低元件的元件效能及可靠度。此外,隨著半導體元件持續微型化,銅在介電層中的擴散現象會使得元件效能及可靠度更趨惡化。
本發明的一實施例提供一種內連線結構,其可以避免導體材料擴散的問題。
本發明的另一實施例提供一種內連線結構,其可以提升元件效能及可靠度。
本發明的另一實施例提供一種內連線結構的形成方法,其可抑制導體之間產生橋接。
本發明的一實施例提出一種內連線結構,其包括基底、第一介電層、擴散層及導體層。第一介電層配置於基底上且具有至少一開口。擴散層配置於第一介電層的表面中。導體層配置於開口中。
在本發明的一實施例中,上述的擴散層例如是富電子層。
在本發明的一實施例中,上述的富電子層例如是摻雜磷層、摻雜硫層或其組合。
在本發明的一實施例中,上述的擴散層例如是N型摻雜層。
在本發明的一實施例中,上述的N型摻雜層例如是摻雜磷層、摻雜硫層或其組合。
在本發明的一實施例中,上述的表面包括頂表面及側表面。
在本發明的一實施例中,上述的擴散層配置於第一介電層的頂表面中,且內連線結構更包括阻障層,其配置於導體層與第一介電層之間。
在本發明的一實施例中,上述的擴散層更配置於第一介電層的側表面中,且內連線結構更包括阻障層,其配置於導體層與擴散層之間。
在本發明的一實施例中,上述的內連線結構更包括第二介電層,其配置於第一介電層及導體層上。
本發明的另一實施例提出一種內連線結構,其包括基底、第一介電層、富電子層(electron-rich layer)及導體層。 第一介電層配置於基底上且具有至少一開口。富電子層位於第一介電層的表面中。導體層配置於開口中。
本發明的另一實施例提出一種內連線結構的形成方法,此方法包括下列步驟。於基底上形成第一介電層。於第一介電層中形成至少一開口。於第一介電層的表面中形成擴散層。於開口中形成導體層。
在本發明的另一實施例中,上述的表面包括頂表面及側表面。
在本發明的另一實施例中,在第一介電層中形成開口之前,於第一介電層的頂表面中形成擴散層。
在本發明的另一實施例中,上述的內連線結構的形成方法更包括於開口的側壁及底部形成阻障層。
在本發明的另一實施例中,在第一介電層中形成開口之後,於第一介電層的頂表面及側表面中形成擴散層。
在本發明的另一實施例中,上述的內連線結構的形成方法更包括於開口的側壁及底部形成阻障層。
在本發明的另一實施例中,擴散層的形成方法例如是離子植入法或擴散法。
在本發明的另一實施例中,上述的擴散層例如是富電子層。
在本發明的另一實施例中,上述的內連線結構的形成方法更包括於第一介電層及導體層上形成第二介電層。
基於上述,本發明的實施例所提出之內連線結構及其形成方法可藉由在形成導體層之前,於第一介電層的表面 中形成富含電子的擴散層來有效抑制源自導體層的導體材料擴散至第一介電層中,所以可避免相鄰的導體層產生橋接,且進而提升元件的元件效能及可靠度。
為讓本發明的實施例的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1F為本發明之第一實施例的內連線結構的形成流程剖面圖。
首先,請參照圖1A,於基底100上形成介電層102。基底100例如是矽基底。介電層102的材料例如是氧化矽,而介電層102的形成方法例如是化學氣相沈積法。
然後,請參照圖1B,於介電層102的表面103中形成擴散層104。在本實施例中,表面103例如是介電層102的頂表面。擴散層104例如是富電子層,而擴散層104的形成方法例如是利用離子植入法將如磷或硫等的N型摻質植入介電層102的表面中。然而,擴散層104的形成方法並不限於此。在其他實施例中,擴散層104的形成方法包括擴散法。在本實施例中,擴散層104例如是N型摻雜層。另外,由於本實施例所使用的N型摻質富含電子,故可抑制在後續製程所形成的導體層中的導體材料進行電化學反應,藉此避免發生導體材料擴散的問題。
接著,請參照圖1C,於基底100上形成圖案化罩幕層106。圖案化罩幕層106例如是圖案化硬罩幕層。圖案 化硬罩幕層的材料例如是氮化鈦。圖案化罩幕層106的形成方法例如是先利用化學氣相沈積法在基底100上形成硬罩幕層(未繪示),再對硬罩幕層進行圖案化製程而形成。然而,圖案化罩幕層106的形成方法並不限於此。在其他實施例中,圖案化罩幕層106亦可為圖案化光阻層,此時圖案化罩幕層106的形成方法例如是進行微影製程而形成。
之後,請參照圖1D,以圖案化罩幕層106為罩幕,移除部分擴散層104及部分介電層102,以於介電層102中形成至少一開口108。開口108例如是暴露出部分基底100。部分擴散層104及部分介電層102的移除方法例如是乾式蝕刻法。
接著,移除圖案化罩幕層106。圖案化罩幕層106的移除方法例如是乾式蝕刻法。
繼之,請參照圖1E,可選擇性地於開口108的側壁及底部形成阻障層110,材料例如是氮化鈦。接著,於開口108中形成導體層112,材料例如是金屬,如銅等。阻障層110與導體層112的形成方法可包括以下步驟。首先,於基底100上共形地形成阻障材料層(未繪示),其形成方法例如是化學氣相沈積法。然後,於阻障材料層上形成導體材料層(未繪示),其形成方法例如是電化學電鍍(ECP)法。接著,移除開口108外的阻障材料層及導體材料層,以於開口108中形成阻障層110及導體層112。開口108外的阻障材料層及導體材料層的移除方法例如是化學機械 研磨法。然而,阻障層110與導體層112的形成方法並不限於此。
在其他實施例中,阻障層110與導體層112的形成方法可包括下列步驟。首先,於基底100上共形地形成阻障材料層(未繪示)後,先進行化學機械研磨法以移除開口108外的阻障材料層,而形成阻障層110。然後,在阻障層110上形成填滿開口108的導體材料層(未繪示)後,再次利用化學機械研磨法移除開口108外的導體材料層,而形成導體層112。
接著,請參照圖1F,於介電層102及導體層112上可更包括形成介電層114。介電層114的材料例如是磷矽玻璃(PSG)、藉由低壓化學氣相沈積法所製造的氮化矽或含硫矽玻璃等。介電層114的形成方法例如是化學氣相沈積法、離子植入法或擴散法。於此,介電層114亦可進一步防止導體層112中的導體材料擴散至介電層102,因此可避免兩個導體之間產生橋接,進而提升元件效能及可靠度。
如上所述,由於擴散層104富含電子,故可抑制導體層112中的導體材料進行電化學反應,藉此可避免導體材料擴散至介電層102,進而避免兩個導體之間(例如相鄰的導體層112之間)產生橋接。
另外一提的是,在本實施例中,在於開口108中形成導體層112之前,介電層102的表面中已形成可抑制導體材料擴散的擴散層104,所以可避免在形成導體層112時 介電層102的表面裸露,進而可減少源自導體材料的離子因水汽而移動並擴散至介電層102,藉此能避免在兩個導體之間產生橋接。此外,當在開口108的側壁上形成有阻障層110時,可更進一步地避免源自導體層112的導體材料擴散進入介電層102。
基於第一實施例可知,藉由在形成導體層112之前,於介電層102的表面中形成富含電子的擴散層104,可避免導體材料擴散的問題,進而提升元件效能及可靠度。
圖2A至圖2F為本發明之第二實施例的內連線結構的形成流程剖面圖。另外,第二實施例和第一實施例中相同的元件將以相同的標號表示,於此不另行說明。
首先,請參照圖2A,於基底100上形成介電層102。基底100例如是矽基底。介電層102的材料例如是氧化矽,而介電層102的形成方法例如是化學氣相沈積法。
然後,請參照圖2B,於基底100上形成圖案化罩幕層204。圖案化罩幕層204例如是圖案化硬罩幕層。圖案化硬罩幕層的材料例如是氮化鈦。圖案化罩幕層204的形成方法例如是先利用化學氣相沈積法在基底100上形成硬罩幕層(未繪示),再對硬罩幕層進行圖案化製程而形成。然而,圖案化罩幕層204的形成方法並不限於此。在其他實施例中,圖案化罩幕層204亦可為圖案化光阻層,此時圖案化罩幕層204的形成方法例如是進行微影製程而形成。
接著,請參照圖2C,以圖案化罩幕層204為罩幕, 移除部分介電層102,以於介電層102中形成至少一開口108。開口108例如是暴露出部分基底100。部分介電層102的移除方法例如是乾式蝕刻法。
接著,移除圖案化罩幕層204。圖案化罩幕層204的移除方法例如是乾式蝕刻法。
之後,請參照圖2D,於介電層102的表面203中形成擴散層206,其中表面203包括頂表面203a及側表面203b。也就是說,在本實施例中,擴散層206形成在頂表面203a及側表面203b中。擴散層206例如是富電子層,而擴散層206的形成方法例如是利用進行離子植入法將如磷或硫等的N型摻質植入介電層102的表面中。然而,擴散層206的形成方法並不限於此。在其他實施例中,擴散層206的形成方法例如是先提供一N型摻質材料層於介電層102上,提供N型摻質擴散的能量,以使N型摻質擴散(diffuse)至介電層102內部的擴散法,或是在利用化學氣相沈積法成長介電層102時,通入可形成N型摻質的氣體來形成擴散層206。在本實施例中,擴散層206例如是N型摻雜層。另外,由於本實施例所使用的N型摻質富含電子,故可抑制在後續製程所形成的導體層中的導體材料進行電化學反應,藉此避免發生導體材料擴散的問題。
繼之,請參照圖2E,於開口108中形成導體層212。導體層212的材料例如是金屬,如銅等。導體層212的形成方法可包括以下步驟。首先,於基底100上形成導體材料層(未繪示),其形成方法例如是電化學電鍍法。接著, 移除開口108外的導體材料層,以於開口108中形成導體層212。開口108外的導體材料層的移除方法例如是化學機械研磨法。此外,在本實施例中,雖然開口108的側壁及底部未形成有阻障層,但本發明的實施例並不限於此。在其他實施例中,可根據實際上的需求,於開口108的側壁及底部選擇性地形成阻障層。
接著,請參照圖2F,於介電層102及導體層212上可更包括形成介電層214。介電層214的材料例如是含磷或硫之矽玻璃、藉由低壓化學氣相沈積法所製造的氮化矽、藉由離子植入或擴散法所製造的含磷或硫之矽玻璃等。介電層214的形成方法例如是化學氣相沈積法、離子植入法或擴散法。於此,介電層214亦可進一步防止導體層212中的導體材料擴散至介電層102,因此可避免兩個導體之間產生橋接,進而提升元件效能及可靠度。
如上所述,由於擴散層206富含電子,故可抑制導體層212中的導體材料進行電化學反應,藉此可避免導體材料擴散至介電層102,進而避免兩個導體之間(例如相鄰的導體層212之間)產生橋接。
另外一提的是,在本實施例中,在於開口108中形成導體層212之前,介電層102的表面中已形成可抑制導體材料擴散的擴散層206,所以可避免在形成導體層212時介電層102的表面裸露,進而可減少源自導體材料的離子因水汽而移動並擴散至介電層102,藉此能避免兩個導體之間產生橋接。
基於第二實施例可知,藉由在形成導體層212之前,於介電層102的表面中形成富含電子的擴散層206,可避免導體材料擴散的問題,進而提升元件效能及可靠度。
圖3為本發明之第三實施例的內連線結構的剖面圖。另外,第三實施例和第二實施例中相同的元件將以相同的標號表示,於此不另行說明。
請參照圖3,在進行圖2D所述的步驟之後,可選擇性地於開口108的側壁及底部形成阻障層310,材料例如是氮化鈦。接著,於開口108中形成導體層312,材料例如是金屬,如銅等。阻障層310與導體層312的形成方法可包括以下步驟。首先,於基底100上共形地形成阻障材料層(未繪示),其形成方法例如是化學氣相沈積法。然後,於阻障材料層上形成導體材料層(未繪示),其形成方法例如是電化學電鍍法。接著,移除開口108外的阻障材料層及導體材料層,以於開口108中形成阻障層310及導體層312。開口108外的阻障材料層及導體材料層的移除方法例如是化學機械研磨法。然而,阻障層310與導體層312的形成方法並不限於此。
在其他實施例中,阻障層310與導體層312的形成方法可包括下列步驟。首先,於基底100上共形地形成阻障材料層(未繪示)後,先進行化學機械研磨法以移除開口108外的阻障材料層,而形成阻障層310。然後,在阻障層310上形成填滿開口108的導體材料層(未繪示)後,再次利用化學機械研磨法移除開口108外的導體材料層,而 形成導體層312。
接著,於介電層102及導體層312上可更包括形成介電層314。介電層314的材料例如是磷矽玻璃(PSG)、藉由低壓化學氣相沈積法所製造的氮化矽或含硫矽玻璃等。介電層314的形成方法例如是化學氣相沈積法、離子植入法或擴散法。於此,介電層314亦可進一步防止導體層312中的導體材料擴散至介電層102,因此可避免兩個導體之間產生橋接,進而提升元件效能及可靠度。
在本實施例中,由於擴散層206富含電子,故可抑制導體層212中的導體材料進行電化學反應,藉此可避免導體材料擴散至介電層102,進而避免兩個導體之間(例如相鄰的導體層212之間)產生橋接。
另外一提的是,在於開口108中形成導體層312之前,介電層102的表面中已形成可抑制導體材料擴散的擴散層206,所以可避免在形成導體層312時介電層102的表面裸露,進而可減少源自導體材料的離子因水汽而移動並擴散至介電層102,藉此能避免在兩個導體之間產生橋接。此外,當在開口108的側壁上形成有阻障層310時,可更進一步地避免源自導體層312的導體材料擴散進入介電層102。
基於第三實施例可知,藉由在形成導體層312之前,於介電層102的表面中形成富含電子的擴散層206,可避免導體材料擴散的問題,進而提升元件效能及可靠度。
此外,藉由上述實施例可完成本發明的實施例所提出 的內連線結構10、內連線結構20及內連線結構30。
接著,在下文中,將參照圖1F、圖2F及圖3對本發明的實施例提出的內連線結構10、內連線結構20及內連線結構30的結構進行說明。
首先,請再次參照圖1F,內連線結構10包括基底100、介電層102、擴散層104以及導體層112。介電層102配置於基底100上,且具有至少一開口108。擴散層104配置於介電層102的表面103(頂表面)中。擴散層104例如是富電子層。在本實施例中,擴散層104例如是N型摻雜層。導體層112配置於開口108中。此外,內連線結構10可更包括阻障層110。阻障層110配置於導體層112與介電層102之間。另外,內連線結構10可更包括介電層114。介電層114配置在介電層102及導體層112上。此外,內連線結構10中各構件的材料、形成方法與功效已於上述實施例中進行詳盡地說明,故於此不再贅述。
接著,請同時參照圖1F及圖2F,圖2F的內連線結構20與圖1F的內連線結構10的差異在於:圖2F的內連線結構20不具有阻障層,且擴散層206除了位於介電層102的頂表面203a中之外,擴散層206更位於鄰近於開口108的介電層102的側表面203b中。此外,內連線結構20中各構件的材料、形成方法與功效已於上述實施例中進行詳盡地說明,故於此不再贅述。
然後,請同時參照圖2F及圖3,圖3的內連線結30與圖2F的內連線結構20的差異在於:圖3的內連線結構 30具有阻障層310。此外,內連線結構30中各構件的材料、形成方法與功效已於上述實施例中進行詳盡地說明,故於此不再贅述。
綜上所述,上述實施例所提出的內連線結構10、20及其形成方法可藉由在形成導體層112、212之前,於介電層102的表面中形成富含電子的擴散層104、206來有效抑制源自導體層112、212的導體材料擴散導體層112、212中金屬的擴散至介電層102,因此可避免相鄰的導體產生橋接,且進而提升元件效能及可靠度。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、20、30‧‧‧內連線結構
100‧‧‧基底
102、114、214、314‧‧‧介電層
103、203‧‧‧表面
203a‧‧‧頂表面
203b‧‧‧側表面
104、206‧‧‧擴散層
106、204‧‧‧圖案化罩幕層
108‧‧‧開口
110、310‧‧‧阻障層
112、212、312‧‧‧導體層
圖1A至圖1F為本發明之第一實施例的內連線結構的形成流程剖面圖。
圖2A至圖2F為本發明之第二實施例的內連線結構的形成流程剖面圖。
圖3為本發明之第三實施例的內連線結構的剖面圖。
10‧‧‧內連線結構
100‧‧‧基底
102、114‧‧‧介電層
104‧‧‧擴散層
108‧‧‧開口
110‧‧‧阻障層
112‧‧‧導體層

Claims (12)

  1. 一種內連線結構,包括:一基底;一第一介電層,配置於該基底上且具有至少一開口;一擴散層,配置於該第一介電層的一頂表面中及一側表面中,且該擴散層為介電層,其中該擴散層包括一富電子層,且該富電子層包括摻雜磷層、摻雜硫層或其組合;以及一導體層,配置於該至少一開口中。
  2. 如申請專利範圍第1項所述的內連線結構,其中該擴散層包括一N型摻雜層。
  3. 如申請專利範圍第2項所述的內連線結構,其中該N型摻雜層包括摻雜磷層、摻雜硫層或其組合。
  4. 如申請專利範圍第1項所述的內連線結構,更包括一阻障層,配置於該導體層與該第一介電層之間。
  5. 如申請專利範圍第1項所述的內連線結構,更包括一阻障層,配置於該導體層與該擴散層之間。
  6. 如申請專利範圍第1項所述的內連線結構,更包括一第二介電層,配置於該第一介電層及該導體層上。
  7. 一種內連線結構,包括:一基底;一第一介電層,配置於該基底上且具有至少一開口;一富電子層,位於該第一介電層的一頂表面中及一側表面中,且該富電子層為介電層,其中該富電子層包括摻 雜磷層、摻雜硫層或其組合;以及一導體層,配置於該至少一開口中。
  8. 一種內連線結構的形成方法,包括:於一基底上形成一第一介電層;於該第一介電層中形成至少一開口;在該第一介電層中形成該至少一開口之後,於該第一介電層的一頂表面中及一側表面中形成一擴散層,且該擴散層為介電層,其中該擴散層包括一富電子層,且該富電子層包括摻雜磷層、摻雜硫層或其組合;以及於該至少一開口中形成一導體層。
  9. 如申請專利範圍第8項所述的內連線結構的形成方法,更包括於該至少一開口的側壁及底部形成一阻障層。
  10. 如申請專利範圍第8項所述的內連線結構的形成方法,其中該擴散層的形成方法包括離子植入法或擴散法。
  11. 如申請專利範圍第8項所述的內連線結構的形成方法,其中該擴散層包括富電子層。
  12. 如申請專利範圍第8項所述的內連線結構的形成方法,更包括於該第一介電層及該導體層上形成一第二介電層。
TW102106765A 2013-02-26 2013-02-26 內連線結構及其形成方法 TWI584441B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102106765A TWI584441B (zh) 2013-02-26 2013-02-26 內連線結構及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102106765A TWI584441B (zh) 2013-02-26 2013-02-26 內連線結構及其形成方法

Publications (2)

Publication Number Publication Date
TW201434125A TW201434125A (zh) 2014-09-01
TWI584441B true TWI584441B (zh) 2017-05-21

Family

ID=51943014

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102106765A TWI584441B (zh) 2013-02-26 2013-02-26 內連線結構及其形成方法

Country Status (1)

Country Link
TW (1) TWI584441B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW434797B (en) * 2000-02-24 2001-05-16 United Microelectronics Corp Formation method of dielectric layer to avoid absorbing moisture
US6784095B1 (en) * 2001-02-14 2004-08-31 Advanced Micro Devices, Inc. Phosphine treatment of low dielectric constant materials in semiconductor device manufacturing
US20070190784A1 (en) * 2003-04-15 2007-08-16 Lsi Corporation Dielectric barrier layer for increasing electromigration lifetimes in copper interconnect structures
CN100447978C (zh) * 2001-11-26 2008-12-31 先进微装置公司 在铜晶种沉积后的植入方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW434797B (en) * 2000-02-24 2001-05-16 United Microelectronics Corp Formation method of dielectric layer to avoid absorbing moisture
US6784095B1 (en) * 2001-02-14 2004-08-31 Advanced Micro Devices, Inc. Phosphine treatment of low dielectric constant materials in semiconductor device manufacturing
CN100447978C (zh) * 2001-11-26 2008-12-31 先进微装置公司 在铜晶种沉积后的植入方法
US20070190784A1 (en) * 2003-04-15 2007-08-16 Lsi Corporation Dielectric barrier layer for increasing electromigration lifetimes in copper interconnect structures

Also Published As

Publication number Publication date
TW201434125A (zh) 2014-09-01

Similar Documents

Publication Publication Date Title
TWI512988B (zh) 鰭式場效電晶體
TWI402938B (zh) 具有多個互連體之電子結構以及形成具有多個互連體之電子結構的方法
US8174064B2 (en) Semiconductor device and method for forming the same
KR102567527B1 (ko) 반도체 소자 및 그 제조 방법.
KR102212747B1 (ko) 보이드를 포함하는 깊은 트렌치 커패시터 및 이의 제조 방법
TWI505359B (zh) 半導體元件及其製造方法
TW202008433A (zh) 半導體裝置的形成方法
TWI543318B (zh) 一種內連線結構及其製備方法
TW202117855A (zh) 半導體裝置的形成方法
JP2006245578A (ja) 半導体装置の製造方法
TW201913884A (zh) 用於半導體製造之方法
CN109216193B (zh) 半导体器件及其制备方法
JP2007059632A (ja) 半導体素子及びその製造方法
TWI584441B (zh) 內連線結構及其形成方法
TWI490980B (zh) 導電接觸物之製造方法
KR102051961B1 (ko) 메모리 장치 및 이의 제조 방법
TWI471976B (zh) 半導體製程
TW201639032A (zh) 選擇性移除密封劑
US7199013B2 (en) Semiconductor device and method for fabricating the same
JP4668530B2 (ja) 半導体装置の製造方法
JP4348355B2 (ja) 半導体装置の製造方法
CN107492517B (zh) 互连结构及形成方法
KR101024754B1 (ko) 반도체 소자 및 그 형성 방법
CN118629951A (zh) 半导体结构的制备方法及半导体结构
TWI584433B (zh) 半導體結構及其製作方法