TWI579764B - Shared switched capacitor true random number generator and its method of generating true random number - Google Patents

Description

共享式開關電容真隨機數產生器及其產生真隨機數的方法

本發明關於真隨機數產生器領域，尤其關於共享式開關電容(switch-capacitor，SC)真隨機數產生器(true random number generator，TRNG)及其操作方法。

真隨機數產生器是信息安全系統中的重要組成部分，在數據加密、數位簽名、身份鑒定等應用中被廣泛採用。真隨機數產生器的隨機性、可靠性、速度等都是重要的考慮因素。

已知真隨機數產生器(TRNG)有多種產生原理，例如：熱雜訊放大方式、帶雜訊的低頻時鐘採樣高頻標準時鐘方式、基於離散一維非線性方程式的混沌原理等。這些產生原理各有各的優點，通常會依據不同的應用需求來選定。其中，使用開關電容實現的基於混沌原理的真隨機產生器較其他原理，電路實現更容易、準確，產生的隨機數隨機性最好。

在基於混沌原理的真隨機數產生器中，通常使用離散一維非線性方程式，如下式(1-1)所示。該方程式產生的離散時間迭代結果表現出了混沌的特性，其長期狀態具有不可預測，對初值敏感等特性，能夠作為真隨機數產生的 原理，也是產生真隨機數的理想原理之一。對應的函數如圖1所示。

能夠實現式(1-1)所示的方程式的開關電容電路需要由運算放大器及電容構成的負反饋電路完成乘2及加減法運算，其中首先通過電容完成對輸入訊號的採樣，然後由電容及運算放大器完成加減法及乘2運算操作，即隨機數生成操作包括採樣操作及運算操作。在採樣階段運算放大器處於空閒的未使用狀態。

圖2示出了基於流水線ADC的真隨機數產生器，該真隨機數產生器通過級聯8個流水線ADC轉換級構成環路。但圖2的真隨機數產生器的缺點在於電路規模較大、複雜度較高，致使真隨機數產生器的晶片占有面積較大、功耗較大。

因此，在真隨機數產生領域中，如何能夠降低晶片的功耗以及減少真隨機數產生器中的電路元件的數量以減小晶片面積成為重點研究的方向。

本發明的發明人進行了積極的研究並提出本發明以解決現有技術存在的問題。

根據本發明的一個方面，提供了一種共享式開關電容真隨機數產生器，其包括第一真隨機數產生單元及第二直 隨機數產生單元，第一真隨機數產生單元及第二真隨機數產生單元以首尾連接的方式串聯在一起形成環路，第一真隨機數產生單元及第二真隨機數產生單元具有共享的運算放大器，並且第一真隨機數產生單元及第二真隨機數產生單元分別在第一時鐘控制訊號及第二時鐘控制訊號的控制下交替完成隨機數生成操作。

較佳地，第一真隨機數產生單元及第二真隨機數產生單元還共享第一開關組、基準電壓產生電路以及用於產生第一時鐘控制訊號及第二時鐘控制訊號的開關時序控制電路，第一開關組中的開關受第一時鐘控制訊號及第二時鐘控制訊號的控制而閉合或斷開，並且第一真隨機數產生單元及第二真隨機數產生單元中的每一個還包括：量化電平選擇電路，用於在開關時序控制電路生成的第一時鐘控制訊號或第二時鐘控制訊號的控制下根據來自運算放大器的輸出及由基準電壓產生電路生成的參考電壓來生成隨機數；第二開關組，第二開關組中的開關在開關時序控制電路生成的第一時鐘控制訊號及第二時鐘控制訊號的控制下而閉合或斷開；以及第一電容及第二電容，用於在第一開關組及第二開關組中的開關在第一時鐘控制訊號及第二時鐘控制訊號的控制下斷開或閉合的情況下，與量化電平選擇電路及運算放大器一起完成所在真隨機數產生單元的採樣或隨機數生成操作。

在一個實施例中，第一電容及第二電容相同且相匹配，或者較佳地，跟第一真隨機數產生單元及第二真隨機 數產生單元中的第一電容及第二電容均相同且相匹配。

此外，量化電平選擇電路還包括：檢測校正電路，用於確定運算放大器的輸出是否超過預定閥值，並在超過閥值的情況下對運算放大器的輸出進行校正；具有鎖存功能的比較器，用於將運算放大器的輸出與參考電壓進行比較，並在第一時鐘控制訊號或第二時鐘控制訊號的控制下輸出邏輯訊號；多路選擇器，用於根據邏輯訊號選擇輸出基準電壓產生電路產生的一個參考電壓；以及後處理器，對邏輯訊號進行後處理以生成隨機數。

具體地，在第一時鐘控制訊號及第二時鐘控制訊號的控制下：在一個時鐘周期的前半周期內，第一開關組中的第一開關集合、第一真隨機數產生單元的第二開關組中的第一開關集合及第二真隨機數產生單元的第二開關組中的第二開關集合閉合且第一開關組中的第二開關集合、第一真隨機數產生單元的第二開關組中的第二開關集合及第二真隨機數產生單元的第二開關組中的第一開關集合斷開，使得：運算放大器的反相輸入端通過第一開關組連接第二真隨機數產生單元的第一電容及第二電容的一端且運算放大器的第二輸出連接第一真隨機數產生單元的量化電平選擇電路的輸入且通過第二真隨機數產生單元的第二開關組連接第二真隨機數產生單元的第二電容的另一端，第二真隨機數產生單元的第一電容的另一端通過第二真隨機數產生單元的第二開關組連接第二真隨機數產生單元的量化電平選擇電路的輸出，第一真隨機數產生單元的第一電容及 第二電容的一端通過第一開關組連接基準電壓產生電路生成的參考電壓且另一端通過第一真隨機數產生單元的第二開關組連接運算放大器的第二輸出，從而第一真隨機數產生單元完成採樣操作且第二真隨機數產生單元完成隨機數生成操作；以及在一個時鐘周期的後半周期內，第一開關組中的第二開關集合、第一真隨機數產生單元的第二開關組中的第二開關集合及第二真隨機數產生單元的第二開關組中的第一開關集合閉合且第一開關組中的第一開關集合、第一真隨機數產生單元的第二開關組中的第一開關集合及第二真隨機數產生單元的第二開關組中的第二開關集合斷開，使得：運算放大器的同相輸入端通過第一開關組連接第一真隨機數產生單元的第一電容及第二電容的一端，運算放大器的第一輸出連接第二真隨機數產生單元的量化電平選擇電路的輸入且通過第一真隨機數產生單元的第二開關組連接第一真隨機數產生單元的第一電容的另一端，第一真隨機數產生單元的第二電容的另一端通過第一真隨機數產生單元的第二開關組連接第一真隨機數產生單元的量化電平選擇電路的輸出，第二真隨機數產生單元的第一電容及第二電容的一端通過第一開關組連接基準電壓產生電路生成的參考電壓且另一端通過第二真隨機數產生單元的第二開關組連接運算放大器的第一輸出，從而第二真隨機數產生單元完成採樣操作且第一真隨機數產生單元完成隨機數生成操作。

較佳地，在一個時鐘周期內，第一時鐘控制訊號及第 二時鐘控制訊號的占空比小於50%且第一時鐘控制訊號及第二時鐘控制訊號相互不交疊以具有死區時間。

根據本發明的另一方面，提供了一種操作共享式開關電容真隨機數產生器的方法，其中開關電容真隨機數產生器包括第一真隨機數產生單元及第二真隨機數產生單元，該方法包括：將第一真隨機數產生單元及第二真隨機數產生單元以首尾連接的方式串聯在一起形成環路，第一真隨機數產生單元及第二真隨機數產生單元具有共享的運算放大器；以及利用第一時鐘控制訊號及第二時鐘控制訊號分別控制第一真隨機數產生單元及第二真隨機數產生單元來交替完成隨機數生成操作。

較佳地，第一真隨機數產生單元及第二真隨機數產生單元還共享第一開關組、基準電壓產生電路以及及用於產生第一時鐘控制訊號及第二時鐘控制訊號的開關時序控制電路，第一開關組中的開關受第一時鐘控制訊號及第二時鐘控制訊號的控制而閉合或斷開，並且在第一真隨機數產生單元及第二真隨機數產生單元中的每一個中：利用量化電平選擇電路，在第一時鐘控制訊號或第二時鐘控制訊號的控制下根據來自運算放大器的輸出及由基準電壓產生電路生成的參考電壓生成隨機數；利用第一時鐘控制訊號及第二時鐘控制訊號閉合或斷開第二開關組中的開關；以及在第一開關組及第二開關組中的開關在第一時鐘控制訊號及第二時鐘控制訊號的控制下斷開或閉合的情況下，利用第一電容及第二電容與量化電平選擇電路及運算放大器一 起完成該真隨機數產生單元的採樣或隨機數生成操作。

較佳地，第一電容及第二電容相同且相匹配，或者更佳地，第一真隨機數產生單元及第二真隨機數產生單元中的第一電容及第二電容均相同且相匹配。

此外，在量化電平選擇電路中：利用檢測校正電路確定運算放大器的輸出是否超過預定閥值，並在超過閥值的情況下對運算放大器的輸出進行校正；利用具有鎖存功能的比較器將運算放大器的輸出與參考電壓進行比較，並在第一時鐘控制訊號或第二時鐘控制訊號的控制下輸出邏輯訊號；利用多路選擇器根據邏輯訊號選擇輸出基準電壓產生電路產生的一個參考電壓；以及利用後處理器對邏輯訊號進行後處理以生成隨機數。

具體地，在第一時鐘控制訊號及第二時鐘控制訊號的控制下：在一個時鐘周期的前半周期內，第一開關組中的第一開關集合、第一真隨機數產生單元的第二開關組中的第一開關集合及第二真隨機數產生單元的第二開關組中的第二開關集合閉合且第一開關組中的第二開關集合、第一真隨機數產生單元的第二開關組中的第二開關集合及第二真隨機數產生單元的第二開關組中的第一開關集合斷開，使得：運算放大器的反相輸入端通過第一開關組連接第二真隨機數產生單元的第一電容及第二電容的一端且運算放大器的第二輸出連接第一真隨機數產生單元的量化電平選擇電路的輸入且通過第二真隨機數產生單元的第二開關組連接第二真隨機數產生單元的第二電容的另一端，第二真 隨機數產生單元的第一電容的另一端通過第二真隨機數產生單元的第二開關組連接第二真隨機數產生單元的量化電平選擇電路的輸出，第一真隨機數產生單元的第一電容及第二電容的一端通過第一開關組連接基準電壓產生電路生成的參考電壓且另一端通過第一真隨機數產生單元的第二開關組連接運算放大器的第二輸出，從而第一真隨機數產生單元完成採樣操作且第二真隨機數產生單元完成隨機數生成操作；以及在一個時鐘周期的後半周期內，第一開關組中的第二開關集合、第一真隨機數產生單元的第二開關組中的第二開關集合及第二真隨機數產生單元的第二開關組中的第一開關集合閉合且第一開關組中的第一開關集合、第一真隨機數產生單元的第二開關組中的第一開關集合及第二真隨機數產生單元的第二開關組中的第二開關集合斷開，使得：運算放大器的同相輸入端通過第一開關組連接第一真隨機數產生單元的第一電容及第二電容的一端且運算放大器的第一輸出連接第二真隨機數產生單元的量化電平選擇電路的輸入且通過第一真隨機數產生單元的第二開關組連接第一真隨機數產生單元的第一電容的另一端，第一真隨機數產生單元的第二電容的另一端通過第一真隨機數產生單元的第二開關組連接第一真隨機數產生單元的量化電平選擇電路的輸出，第二真隨機數產生單元的第一電容及第二電容的一端通過第一開關組連接基準電壓產生電路生成的參考電壓且另一端通過第二真隨機數產生單元的第二開關組連接運算放大器的第一輸出，從而第二 真隨機數產生單元完成採樣操作且第一真隨機數產生單元完成隨機數生成操作。

較佳地，在一個時鐘周期內，第一時鐘控制訊號及第二時鐘控制訊號的占空比小於50%且第一時鐘控制訊號及第二時鐘控制訊號相互不交疊以具有死區時間。

在本發明的技術方案中，通過共享運算放大器，可以減少真隨機數產生器中的電路元件以減小晶片面積，並且通過交替控制真隨機數產生單元，可以實現功耗的降低。

1~8‧‧‧轉換級

100‧‧‧共享運算放大器

110‧‧‧共享開關時序控制電路

120‧‧‧量化電平選擇電路/量化電平選擇電路A/量化電平選擇電路B

121‧‧‧檢測校正電路

122‧‧‧帶鎖存功能的比較器

123‧‧‧多路選擇器

124‧‧‧數位後處理器

130‧‧‧電容組

140‧‧‧開關組

150‧‧‧開關組

160‧‧‧共享基準電壓產生電路

S1~S14‧‧‧開關

C1~C4‧‧‧電容

D1、D2‧‧‧輸入邏輯訊號

Vin‧‧‧輸入訊號

Vout‧‧‧輸出

Vref‧‧‧參考電壓

Vr1~Vr4‧‧‧參考電壓

RNG1‧‧‧隨機數輸出

RNG2‧‧‧隨機數輸出

圖1是隨機數生成原理的示意圖；圖2是一種現有的基於流水線型ADC真隨機數產生器的示意圖；圖3是根據本發明實施例的共享式開關電容真隨機數產生器的示意圖；圖4是根據本發明實施的開關時序控制電路輸出的控制訊號時序示意圖；圖5是根據本發明實施例的量化電平選擇電路的框圖；圖6是根據本發明實施例的在一個周期的第一狀態下的電路連接示意圖；圖7是根據本發明實施例的在一個周期的第二狀態下的電路連接示意圖；圖8是根據本發明實施例的共享運算放大器的一種電路結構的示意圖； 圖9是根據本發明實施例的共享式開關電容真隨機數產生器的全差分結構實現方式的示意圖；以及圖10是根據本發明實施例的共享式開關電容真隨機數產生器的操作方法的流程圖。

為了更清楚地說明本發明實施例及技術方案，下面將結合附圖及實施例對本發明的技術方案進行更詳細的說明，顯然，所描述的實施例是本發明的一部分實施例，而不是全部實施例。基於本發明的實施例，所屬技術領域中具有通常知識者在不脫離本發明精神的前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。

根據本發明的實施例，提供了一種共享式開關電容真隨機數產生器，其包括第一真隨機數產生單元及第二真隨機數產生單元，第一及第二真隨機數產生單元以首尾連接的方式串聯在一起形成環路，第一及第二真隨機數產生單元具有共享的運算放大器，並且第一真隨機數產生單元及第二真隨機數產生單元分別在第一時鐘控制訊號及第二時鐘控制訊號的控制下交替完成隨機數生成操作。通過共享運算放大器並交替控制真隨機數生成單元，可以減少所使用的元件的數量來減小晶片面積、降低功耗。

以下參照附圖詳細描述本發明的共享式開關電容真隨機數產生器的具體實現方式。

圖3是根據本發明實施例的共享式開關電容真隨機數產生器的示意圖。如圖所示，開關電容真隨機數產生器包 括：共享運算放大器100、共享開關時序控制電路110、量化電平選擇電路120、電容組130、開關組140、開關組150及共享基準電壓產生電路160。其中包括了兩個能夠完成式(1-1)運算功能的TRNG單元(以下稱為TRNG單元A及TRNG單元B)，其中TRNG單元A由共享運算放大器100、共享開關時序控制電路110、共享基準電壓產生電路160、量化電平選擇電路A、開關組150以及圖3中上半部分中的開關組140(S1-S4)及電容組130(C1及C2)組成，TRNG單元B由共享運算放大器100、共享開關時序控制電路110、共享基準電壓產生電路160、量化電平選擇電路B、開關組150以及圖3中下半部分中的開關組140(S5-S8)及電容組130(C3及C4)組成。其中TRNG單元A及TRNG單元B分時共享複用的組件包括共享運算放大器100、共享開關時序控制電路110、開關組150及共享基準電壓產生電路160。但所屬技術領域中具有通常知識者應該明白，TRNG單元A及TRNG單元B也可以不共享開關時序控制電路、開關組及基準電壓產生電路而是各自具有對應的電路。

其中，開關組150對應於請求項中的第一開關組，開關S10、S11及S14對應於請求項中的第一開關組的第一開關集合，S9、S12、S13對應於請求項中的定義開關組的第二開關集合，開關組140對應於請求項中的第二開關組，開關S1及S4對應於請求項中的第一真隨機數產生單元的第二開關組的第二開關集合，開關S2及S3對應於請 求項中的第一真隨機數產生單元的第二開關組的第一開關集合，開關S5及S8對應於請求項中的第二真隨機數產生單元的第二開關組的第二開關集合，開關S6及S7對應於請求項中的第二真隨機數產生單元的第二開關組的第一開關集合。此外，電容C1及C3對應於請求項中的第一電容，電容C2及C4對應於請求項中的第二電容。

其中，共享運算放大器100是完成上述式(1-1)運算功能的核心元件。

共享開關時序控制電路110能夠產生圖4所示的兩相不交疊時鐘訊號。用於控制開關組140及開關組150中開關的開啟及關閉，以及為量化電平選擇電路120中的帶鎖存功能的比較器122提供時序。

兩個電容組130分別屬於兩個隨機數產生單元，其中電容C1及電容C2以及電容C3及C4是完成式(1-1)的重要元件，電容C1及電容C2相等且需要匹配，電容C3及C4且需要匹配。更佳地，電容C1、C2、C3、C4均相等且需要匹配。

開關組140及開關組150根據共享開關時序控制電路110輸出的時序控制訊號，通過內部開關的配合完成式(1-1)的運算。

共享基準電壓產生電路160用於產生參考電壓Vref、參考電壓Vr1、參考電壓Vr2、參考電壓Vr3及參考電壓Vr4，用於為開關組150提供參考電壓Vref，為量化電平選擇電路120中帶鎖存功能的比較器122提供參考電壓 Vr1、Vr2，以及為多路選擇器123提供參考電壓Vr3、Vr4及Vref。

以下參照圖5具體描述量化電平選擇電路120。如圖5所示，量化電平選擇電路120包括：檢測校正電路121、兩個帶鎖存功能的比較器122、多路選擇器123及數位後處理器124。

檢測校正電路121用於檢測量化電平選擇電路120輸入訊號Vin(TRNG單元A或TRNG單元B的運算結果)的電壓範圍，在輸入訊號Vin超過正常電壓範圍外的最大閥值後，校正整個TRNG電路的輸出，使TRNG的輸出返回到正常範圍。

帶鎖存功能的比較器122的同相輸入端接輸入訊號Vin，兩個反相輸入端分別接參考電壓Vr1及Vr2。在共享開關時序控制電路110提供的時鐘的作用下，輸出邏輯訊號D1及D2，用於多路選擇器123的控制輸入及數位後處理器124產生最後的隨機數輸出的操作。

多路選擇器123能夠根據輸入邏輯訊號D1及D2，選擇輸入參考電壓Vr3、Vref或Vr4中的一個訊號到輸出Vout來為TRNG單元A(或TRNG單元B)在完成式(1-1)運算時提供參考電平。

數位後處理器124用於對帶鎖存功能的比較器122的輸出的輸入邏輯訊號D1及D2進行處理，從而輸出最後的隨機數輸出RNG。數位後處理的算法可以是簡單的異或操作，也可以是複雜的增加隨機性的其他算法，本文並不限 定數位後處理的算法複雜度。

如上所述，在上述實施例中，通過分時複用共享運算放大器100、開關組150、共享開關時序控制電路110、共享基準電壓產生電路160，能夠實現兩個真隨機數產生單元通過首尾連接方式，隨時鐘交替完成式(1-1)的運算。從而能夠節省一個運算放大器，節省了隨機數的電路面積及功耗。

返回參照圖4，示出了共享開關時序控制電路110產生的兩個不交疊時鐘輸出訊號，分別為CLK1及CLK2。在一個時鐘周期內，將CLK1為高電平定義為Φ 1狀態，將CLK2為高電平定義為Φ 2狀態。從圖4中可以看到，CLK1及CLK2的高電平的持續時間略小於T/2，死區時間用於保證開關組140及開關組150的開關切換過程不會影響到電路的正常運算結果。

每個TRNG單元都需要兩個狀態(Φ 1狀態及Φ 2狀態)才能完成式(1-1)的運算功能，概括為對輸入的採樣操作及運算操作(隨機數生成操作)。兩個TRNG單元間隔半個時鐘周期依次完成採樣及運算操作，從而都能夠一個周期內完成式(1-1)的運算關係。兩個TRNG單元在Φ 1狀態(或者Φ 2狀態)分別完成採樣及運算操作(運算及採樣操作)。

下面分別參照圖6及圖7分別描述本發明實施例電路的具體操作過程，即在圖4定義的第n個周期Φ 1狀態及Φ 2狀態的具體工作過程。

在圖6中示出了在第n個周期T_n的第一狀態(Φ 1狀態)下，開關組140及開關組150的開關狀態。其中TRNG單元B在T_n-1的Φ 2狀態對輸入V1採樣，在T_n的Φ 1狀態時完成輸入為V1的式(1-1)的運算操作。TRNG單元A則在T_n的Φ 1狀態下完成對TRNG單元B的輸出V2的採樣操作。

具體地，開關組140及開關組150中的開關S2、S3、S5、S8、S10、S11及S14閉合，其餘開關全部斷開。共享運算放大器100及電容組130中電容C3、C4構成乘2及加減運算的負反饋運算電路，其中共享運算放大器100的反相輸入端接電容C3及C4一端、同相輸入端通過開關組150的開關S11接共享基準電壓產生電路160提供的參考電壓Vref，共享運算放大器100在Φ 1狀態的輸出為V2，電容C4的另一端接輸出V2，電容C3的另一端接量化電平選擇電路B120的輸出Vout，同時共享運算放大器輸出V2接量化電平選擇電路A120的輸入訊號Vin。在Φ 1狀態下TRNG單元B完成運算操作。

同時在Φ 1狀態，TRNG單元A中的電容組130，電容C1及C2的一端通過開關組150的開關S10接參考電壓Vref，電容C1及C2的另一輸入端通過開關組140的開關S2及S3接共享運算放大器的輸出端V2，完成TRNG單元A的採樣操作。量化電平選擇電路A 120完成對輸出電壓V2的電壓比較，並將比較結果鎖存，為緊隨的TRNG單元A的運算階段提供量化電平，同時輸出本周期內TRNG 單元B的隨機數輸出RNG1。

圖7示出了在第n個周期T_n的第二狀態(Φ 2狀態)下，開關組140及開關組150的開關狀態。其中TRNG單元A在T_n的Φ 1狀態對輸入V2採樣，在T_n的Φ 2狀態時完成輸入為V2的式(1-1)的運算操作。TRNG單元B則在Φ 2狀態下完成對TRNG單元A的輸出V1的採樣操作。

具體地，開關組140及開關組150中的開關S1、S4、S6、S7、S9、S12及S13閉合，其餘開關全部斷開。共享運算放大器100及電容組130中電容C1、C2構成乘2及加減運算的負反饋運算電路，其中共享運算放大器100的同相輸入端接電容C1及C2一端、反相輸入端通過開關組150中開關S13接共享基準電壓產生電路160提供的參考電壓Vref，共享運算放大器在Φ 2狀態的輸出端為V1，電容C1的另一端接輸出V1，電容C2的另一端接量化電平選擇電路A120的輸出Vout，同時共享運算放大器輸出V1接量化電平選擇電路B120的輸入訊號Vin。此Φ 2狀態下TRNG單元A完成運算操作。

同時在Φ 2狀態，TRNG單元B中的電容組130，電容C3及C4的一端通過開關組150的開關S12接參考電壓Vref，電容C3及C4的另一輸入端通過開關組140的開關S6及S7接共享運算放大器的輸出端V1，完成TRNG單元B的採樣操作。量化電平選擇電路B120完成對輸出電壓V1的電壓比較，並將比較結果鎖存，為緊隨的TRNG單元B的運算階段提供量化電平，同時輸出本周期內TRNG 單元A的隨機數輸出RNG2。

上述第n個周期的兩個TRNG單元的採樣及運算操作在第n個周期之前及後續的各周期內重複進行。從而在每個周期內有RNG1及RNG2分別都產生1bit的二進制隨機數輸出。

整個系統在時鐘的作用下源源不斷的產生真隨機數輸出。

此外，圖8示出了一種共享運算放大器100的結構，其具有差分輸入、雙單端輸出形式的結構。但應該理解，圖8僅提供了一種共享運算放大器的實現方式，其並不局限於此，類似能夠實現該功能的放大器都可以用於共享運算放大器100。例如，圖9示出了根據本發明實施例的共享運算放大器為全差分形式的示意圖，其特徵為在整個採樣及運算階段，電壓都採用差分形式。這些結構對於所屬技術領域中具有通常知識者來說是顯而易見的，因此這裏不再進行詳細描述。

圖10是根據本發明實施例的共享式開關電容真隨機數產生器的操作方法的流程圖，其中開關電容真隨機數產生器包括第一真隨機數產生單元及第二真隨機數產生單元。

如圖10所示，該方法包括：步驟S1002，將第一真隨機數產生單元及第二真隨機數產生單元以首尾連接的方式串聯在一起形成環路，第一真隨機數產生單元及第二真隨機數產生單元具有共享的運算放大器；以及步驟S1004， 利用第一時鐘控制訊號及第二時鐘控制訊號分別控制第一真隨機數產生單元及第二真隨機數產生單元來交替完成隨機數生成操作。

如上所述，本發明的關鍵點在於共享運算放大器及交替控制真隨機數生成單元，雖然本發明的實施例僅示出了兩個真隨機數產生單元，但所屬技術領域中具有通常知識者在閱讀本發明的基礎上也可以想到開關電容真隨機數產生器具有偶數個真隨機數產生單元的實施例，其中這偶數個真隨機數產生單元也共享運算放大器且利用時鐘控制訊號交替控制這偶數個真隨機數產生單元，其實現原理及結構與上述實施例的類似。當然，應結合所能承受的成本、所需要實現的隨機數生成效果等方面進行綜合考慮來選擇適當數量的真隨機數產生單元。

上述實施例提供了共享式開關電容真隨機數產生器及其操作方法，通過將能夠完成上述式(1-1)運算的TRNG單元首尾連接構成環路，同時通過時鐘的控制，使兩個TRNG單元交替完成採樣及運算操作，並通過分時共享複用運算放大器，能夠在保證產生相同產量、高性能的真隨機數的同時，提高了2倍增益運算放大器的利用效率，從而節省了產生相同產量隨機數所需的電路晶片面積及功耗。

需要說明的是，以上參照附圖所描述的各個實施例僅用以說明本發明而非限制本發明的範圍，所屬技術領域中具有通常知識者應當理解，在不脫離本發明的精神及範圍 的前提下對本發明進行的修改或者等同替換，均應涵蓋在本發明的範圍之內。此外，除上下文另有所指外，以單數形式出現的詞包括複數形式，反之亦然。另外，除非特別說明，那麽任何實施例的全部或一部分可結合任何其它實施例的全部或一部分來使用。

100‧‧‧共享運算放大器

110‧‧‧共享開關時序控制電路

120‧‧‧量化電平選擇電路

130‧‧‧電容組

140‧‧‧開關組

150‧‧‧開關組

160‧‧‧共享基準電壓產生電路

C1~C4‧‧‧電容

S1~S14‧‧‧開關

Vref、Vr1~Vr4‧‧‧參考電壓

Claims (12)

1. 一種共享式開關電容真隨機數產生器，前述開關電容真隨機數產生器包括第一真隨機數產生單元及第二真隨機數產生單元，前述第一真隨機數產生單元及前述第二真隨機數產生單元以首尾連接的方式串聯在一起形成環路，前述第一真隨機數產生單元及前述第二真隨機數產生單元具有共享的運算放大器，並且前述第一真隨機數產生單元及前述第二真隨機數產生單元分別在第一時鐘控制訊號及第二時鐘控制訊號的控制下交替完成隨機數生成操作。
2. 如請求項1所記載的共享式開關電容真隨機數產生器，其中前述第一真隨機數產生單元及前述第二真隨機數產生單元還共享第一開關組、基準電壓產生電路以及用於產生前述第一時鐘控制訊號及前述第二時鐘控制訊號的開關時序控制電路，前述第一開關組中的開關受前述第一時鐘控制訊號及前述第二時鐘控制訊號的控制而閉合或斷開，並且前述第一真隨機數產生單元及前述第二真隨機數產生單元中的每一個還包括：量化電平選擇電路，用於在前述開關時序控制電路生成的第一時鐘控制訊號或第二時鐘控制訊號的控制下根據來自前述運算放大器的輸出及由前述基準電壓產生電路生成的參考電壓來生成隨機數； 第二開關組，前述第二開關組中的開關在前述開關時序控制電路生成的第一時鐘控制訊號及第二時鐘控制訊號的控制下而閉合或斷開；以及第一電容及第二電容，用於在前述第一開關組及前述第二開關組中的開關在前述第一時鐘控制訊號及前述第二時鐘控制訊號的控制下斷開或閉合的情況下，與前述量化電平選擇電路及前述運算放大器一起完成所在真隨機數產生單元的採樣或隨機數生成操作。
3. 如請求項2所記載的共享式開關電容真隨機數產生器，其中前述第一電容及第二電容相同且相匹配，或者前述第一真隨機數產生單元及前述第二真隨機數產生單元中的第一電容及第二電容均相同且相匹配。
4. 如請求項2所記載的共享式開關電容真隨機數產生器，其中前述量化電平選擇電路還包括：檢測校正電路，用於確定前述運算放大器的輸出是否超過預定閥值，並在超過前述閥值的情況下對前述運算放大器的輸出進行校正；具有鎖存功能的比較器，用於將前述運算放大器的輸出與前述參考電壓進行比較，並在前述第一時鐘控制訊號或前述第二時鐘控制訊號的控制下輸出邏輯訊號；多路選擇器，用於根據前述邏輯訊號選擇輸出前述基準電壓產生電路產生的一個參考電壓；以及 後處理器，對前述邏輯訊號進行後處理以生成隨機數。
5. 如請求項2所記載的共享式開關電容真隨機數產生器，其中在前述第一時鐘控制訊號及前述第二時鐘控制訊號的控制下：在一個時鐘周期的前半周期內，前述第一開關組中的第一開關集合、前述第一真隨機數產生單元的第二開關組中的第一開關集合及前述第二真隨機數產生單元的第二開關組中的第二開關集合閉合且前述第一開關組中的第二開關集合、前述第一真隨機數產生單元的第二開關組中的第二開關集合及前述第二真隨機數產生單元的第二開關組中的第一開關集合斷開，使得：前述運算放大器的反相輸入端通過前述第一開關組連接前述第二真隨機數產生單元的第一電容及第二電容的一端且前述運算放大器的第二輸出連接前述第一真隨機數產生單元的量化電平選擇電路的輸入且通過前述第二真隨機數產生單元的第二開關組連接前述第二真隨機數產生單元的第二電容的另一端，前述第二真隨機數產生單元的第一電容的另一端通過前述第二真隨機數產生單元的第二開關組連接前述第二真隨機數產生單元的量化電平選擇電路的輸出，前述第一真隨機數產生單元的第一電容及第二電容的一端通過前述第一開關組連接前述基準電壓產生電路生成的參考電壓且另一端通過前述第一真隨機數產生單元的第 二開關組連接前述運算放大器的第二輸出，從而前述第一真隨機數產生單元完成採樣操作且前述第二真隨機數產生單元完成隨機數生成操作；以及在一個時鐘周期的後半周期內，前述第一開關組中的第二開關集合、前述第一真隨機數產生單元的第二開關組中的第二開關集合及前述第二真隨機數產生單元的第二開關組中的第一開關集合閉合且前述第一開關組中的第一開關集合、前述第一真隨機數產生單元的第二開關組中的第一開關集合及前述第二真隨機數產生單元的第二開關組中的第二開關集合斷開，使得：前述運算放大器的同相輸入端通過前述第一開關組連接前述第一真隨機數產生單元的第一電容及第二電容的一端且前述運算放大器的第一輸出連接前述第二真隨機數產生單元的量化電平選擇電路的輸入且通過前述第一真隨機數產生單元的第二開關組連接前述第一真隨機數產生單元的第一電容的另一端，前述第一真隨機數產生單元的第二電容的另一端通過前述第一真隨機數產生單元的第二開關組連接前述第一真隨機數產生單元的量化電平選擇電路的輸出，前述第二真隨機數產生單元的第一電容及第二電容的一端通過前述第一開關組連接前述基準電壓產生電路生成的參考電壓且另一端通過前述第二真隨機數產生單元的第二開關組連接前述運算放大器的第一輸出，從而前述 第二真隨機數產生單元完成採樣操作且前述第一真隨機數產生單元完成隨機數生成操作。
6. 如請求項5所記載的共享式開關電容真隨機數產生器，其中在一個時鐘周期內，前述第一時鐘控制訊號及前述第二時鐘控制訊號的占空比小於50%且前述第一時鐘控制訊號及前述第二時鐘控制訊號相互不交疊以具有死區時間。
7. 一種用開關電容真隨機數產生器產生真隨機數的方法，前述開關電容真隨機數產生器包括第一真隨機數產生單元及第二真隨機數產生單元，其特徵在於，前述方法包括：將前述第一真隨機數產生單元及前述第二真隨機數產生單元以首尾連接的方式串聯在一起形成環路，前述第一真隨機數產生單元及前述第二真隨機數產生單元具有共享的運算放大器；以及利用第一時鐘控制訊號及第二時鐘控制訊號分別控制前述第一真隨機數產生單元及前述第二真隨機數產生單元來交替完成隨機數生成操作。
8. 如請求項7所記載的方法，其中前述第一真隨機數產生單元及前述第二真隨機數產生單元還共享第一開關組、基準電壓產生電路以及用於產生前述第一時鐘控制訊號及前述第二時鐘控制訊號的開關時序控制電路，前述第一開關組中的開關受前述第一時鐘控制訊號及前述第二時鐘控制訊號的控制而閉合或斷開，並 且在前述第一真隨機數產生單元及前述第二真隨機數產生單元中的每一個中：利用量化電平選擇電路，在前述第一時鐘控制訊號或第二時鐘控制訊號的控制下根據來自前述運算放大器的輸出及由前述基準電壓產生電路生成的參考電壓生成隨機數；利用第一時鐘控制訊號及第二時鐘控制訊號閉合或斷開第二開關組中的開關；以及在前述第一開關組及前述第二開關組中的開關在前述第一時鐘控制訊號及前述第二時鐘控制訊號的控制下斷開或閉合的情況下，利用第一電容及第二電容與前述量化電平選擇電路及前述運算放大器一起完成該真隨機數產生單元的採樣或隨機數生成操作。
9. 如請求項8所記載的方法，其中前述第一電容及第二電容相同且相匹配，或者前述第一真隨機數產生單元及前述第二真隨機數產生單元中的第一電容及第二電容均相同且相匹配。
10. 如請求項8所記載的方法，其中在前述量化電平選擇電路中：利用檢測校正電路確定前述運算放大器的輸出是否超過預定閥值，並在超過前述閥值的情況下對前述運算放大器的輸出進行校正；利用具有鎖存功能的比較器將前述運算放大器的輸出與前述參考電壓進行比較，並在前述第一時鐘控 制訊號或前述第二時鐘控制訊號的控制下輸出邏輯訊號；利用多路選擇器根據前述邏輯訊號選擇輸出前述基準電壓產生電路產生的一個參考電壓；以及利用後處理器對前述邏輯訊號進行後處理以生成隨機數。
11. 如請求項8所記載的方法，其中在前述第一時鐘控制訊號及前述第二時鐘控制訊號的控制下：在一個時鐘周期的前半周期內，前述第一開關組中的第一開關集合、前述第一真隨機數產生單元的第二開關組中的第一開關集合及前述第二真隨機數產生單元的第二開關組中的第二開關集合閉合且前述第一開關組中的第二開關集合、前述第一真隨機數產生單元的第二開關組中的第二開關集合及前述第二真隨機數產生單元的第二開關組中的第一開關集合斷開，使得：前述運算放大器的反相輸入端通過前述第一開關組連接前述第二真隨機數產生單元的第一電容及第二電容的一端且前述運算放大器的第二輸出連接前述第一真隨機數產生單元的量化電平選擇電路的輸入且通過前述第二真隨機數產生單元的第二開關組連接前述第二真隨機數產生單元的第二電容的另一端，前述第二真隨機數產生單元的第一電容的另一端通過前述第二真隨機數產生單元的第二開關組連接前述第二真隨機數產生單元的量化電平選擇電路的輸出，前述第一 真隨機數產生單元的第一電容及第二電容的一端通過前述第一開關組連接前述基準電壓產生電路生成的參考電壓且另一端通過前述第一真隨機數產生單元的第二開關組連接前述運算放大器的第二輸出，從而前述第一真隨機數產生單元完成採樣操作且前述第二真隨機數產生單元完成隨機數生成操作；以及在一個時鐘周期的後半周期內，前述第一開關組中的第二開關集合、前述第一真隨機數產生單元的第二開關組中的第二開關集合及前述第二真隨機數產生單元的第二開關組中的第一開關集合閉合且前述第一開關組中的第一開關集合、前述第一真隨機數產生單元的第二開關組中的第一開關集合及前述第二真隨機數產生單元的第二開關組中的第二開關集合斷開，使得：前述運算放大器的同相輸入端通過前述第一開關組連接前述第一真隨機數產生單元的第一電容及第二電容的一端且前述運算放大器的第一輸出連接前述第二真隨機數產生單元的量化電平選擇電路的輸入且通過前述第一真隨機數產生單元的第二開關組連接前述第一真隨機數產生單元的第一電容的另一端，前述第一真隨機數產生單元的第二電容的另一端通過前述第一真隨機數產生單元的第二開關組連接前述第一真隨機數產生單元的量化電平選擇電路的輸出，前述第二真隨機數產生單元的第一電容及第二電容的一端通過前述第一開關組連接前述基準電壓產生電路生成的參 考電壓且另一端通過前述第二真隨機數產生單元的第二開關組連接前述運算放大器的第一輸出，從而前述第二真隨機數產生單元完成採樣操作且前述第一真隨機數產生單元完成隨機數生成操作。
12. 如請求項11所記載的方法，其中在一個時鐘周期內，前述第一時鐘控制訊號及前述第二時鐘控制訊號的占空比小於50%且前述第一時鐘控制訊號及前述第二控制訊號相互不交疊以具有死區時間。