CN104598198B - 一种真随机数发生器 - Google Patents

Abstract

本发明公开了一种真随机数发生器，包括：高频时钟发生器，用于产生高频时钟信号；低频时钟发生器，用于产生低频时钟信号；噪声加扰电路，用于产生噪声信号，并将噪声信号耦合至低频时钟发生器，低频时钟发生器输出耦合有噪声信号的低频时钟信号；采样电路，用于根据耦合有噪声信号的低频时钟信号对高频时钟信号进行采样，以产生真随机数信号。通过上述方式，本发明能够以较低成本以及相对简单的方式产生随机性高的真随机数信号。

Description

一种真随机数发生器

技术领域

本发明涉及信息安全领域，特别是涉及一种真随机数发生器。

背景技术

随着计算机技术、通信技术的迅猛发展，尤其是网络的广泛利用，信息已成为当今社会的一种十分重要的财富。信息化社会不断发展的同时对信息安全的需求也日渐提高，其中，密码学是信息安全的重要组成部分，而随机数发生器(Random Number Generator，RNG)在密码学领域有着非常重要的作用，是密码系统硬件实现的重要组成部分。具体来说，随机数发生器用于产生高质量的随机数序列，以对信息本身以及信息的传递过程等进行加密，实现信息的保密传输。

随机数发生器主要分为两种：伪随机数发生器和真随机数发生器。用确定性的算法计算得到的随机序列叫伪随机数，如果攻击者拥有足够的计算能力，则完全可以预测到伪随机数的产生规律，一般应用在安全性要求较低的场合。而真随机数是由物理方法产生，选取了真实世界的自然随机性，因为具有外界无法预知、不可再现等优点，能够更好的保护信息的传输，广泛应用在信息安全领域。

目前，真随机数发生器的实现方案一般有三种：直接噪声放大法、离散时间混沌法和振荡采样法。其中，振荡采样法由于实现方法简单、数据随机性良好，应用最为广泛，但是振荡采样法获取得到的随机数随机性较差。为了提高基于振荡采样法的真随机数发生器产生的随机数的随机性，目前有两种解决途径：一是降低低频时钟信号的频率，但是降低低频时钟信号频率的同时降低了随机数的速率，无法满足信息传输的实际需求。二是提高高频时钟信号的频率，但提高高频时钟信号的频率需要增大电路面积以及功耗，增加了生产成本。

发明内容

本发明主要解决的技术问题是提供一种真随机数发生器，能够以较低成本以及相对简单的方式产生随机性高的真随机数信号。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种真随机数发生器，包括：高频时钟发生器，用于产生高频时钟信号；低频时钟发生器，用于产生低频时钟信号；噪声加扰电路，用于产生噪声信号，并将噪声信号耦合至低频时钟发生器，低频时钟发生器输出耦合有噪声信号的低频时钟信号；采样电路，用于根据耦合有噪声信号的低频时钟信号对高频时钟信号进行采样，以产生真随机数信号。

其中，低频时钟发生器输出的耦合有噪声信号的低频时钟信号，其随机性抖动均方根值为高频时钟信号的时钟周期的5～10倍。

其中，噪声加扰电路将噪声信号耦合至低频时钟信号的方式包括直流耦合或交流耦合。

其中，噪声信号为噪声加扰电路中的电阻或器件的热噪声经放大处理后得到的信号。

其中，噪声加扰电路包括运算放大器、第一噪声电阻、第二噪声电阻、第一反馈电阻和第二反馈电阻，运算放大器的同相输入端与第一噪声电阻的一端连接，第一噪声电阻的另一端与参考电压连接，运算放大器的反向输入端与第二噪声电阻的一端连接，第二噪声电阻的另一端分别与第一反馈电阻和第二反馈电阻的一端连接，第一反馈电阻的另一端与运算放大器的输出端连接，第二反馈电阻的另一端与参考电压连接，参考电压为运算放大器提供直流偏置电压，运算放大器对第一噪声电阻和第二噪声电阻的热噪声进行放大，并由运算放大器的输出端输出噪声信号。

其中，低频时钟发生器包括振荡器以及向振荡器提供电流的电流镜，噪声加扰电路输出的噪声信号耦合至电流镜或振荡器。

其中，电流镜包括第一PMOS管、第二PMOS管以及电流源，其中第一PMOS管的源极和第二PMOS管的源极与第一工作电压连接，第一PMOS管的栅极和第二PMOS管的栅极以及第一PMOS管的漏极与电流源的正极连接，电流源的负极与第二工作电压连接，第二PMOS管的漏极与振荡器的输入端连接，噪声加扰电路输出的噪声信号耦合至第一PMOS管的栅极和第二PMOS管的栅极、第二PMOS管的漏极或振荡器的输出端。

其中，低频时钟发生器进一步包括耦合电容，噪声加扰电路输出的噪声信号经耦合电容耦合至第一PMOS管的栅极和第二PMOS管的栅极。

其中，低频时钟发生器进一步包括放大器和缓冲器，放大器包括第三PMOS管和NMOS管，第三PMOS管的源极与第一工作电压连接，第三PMOS管的栅极与电流源的正极连接，振荡器的输出端与NMOS管的栅极连接，NMOS管的源极与第二工作电压连接，NMOS管的漏极分别与第三PMOS管的漏极和缓冲器的输入端连接，缓冲器的输出端输出耦合有噪声信号的低频时钟信号。

其中，采样电路为D触发器，D触发器的时钟端接收耦合有噪声信号的低频时钟信号，D触发器的触发端接收高频时钟信号，D触发器的输出端输出真随机数信号。

本发明的有益效果是：区别于现有技术的情况，本发明的真随机数发生器由噪声加扰电路产生噪声信号，并将噪声信号耦合至低频时钟信号，进一步根据耦合有噪声信号的低频时钟信号对高频时钟信号进行采样，以产生真随机数信号。与现有技术相比，本发明仅需要增加噪声加扰电路就能产生随机性高的真随机数信号，实现简单且以较低的成本即能满足实际使用的需求。

附图说明

图1是本发明实施例的真随机数发生器的结构示意图；

图2是图1中噪声加扰电路的一实施例的电路原理图；

图3是图1中低频时钟发生器的一实施例的电路原理图；

图4是图1中采样电路的一实施例的电路原理图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1是本发明实施例的真随机数发生器的结构示意图。如图1所示，真随机数发生器包括高频时钟发生器11、低频时钟发生器12、噪声加扰电路13和采样电路14。

高频时钟发生器11用于产生高频时钟信号，其中高频时钟发生器11可以由环形振荡器构成。

低频时钟发生器12用于产生低频时钟信号，低频时钟信号一般为系统时钟或者系统时钟经过分频后的时钟信号。同时，由于低频时钟发生器12的器件内部的电子噪声以及电源、衬底带来的系统噪声，低频时钟发生器12输出的低频时钟信号带有较小的随机性抖动(Jitter)，具体来说，低频时钟信号的随机性抖动均方根值为高频时钟信号的时钟周期的1～2倍。

噪声加扰电路13与低频时钟发生器12连接，用于产生噪声信号，并将噪声信号耦合至低频时钟发生器12，低频时钟发生器12输出耦合有噪声信号的低频时钟信号。其中，噪声信号为噪声加扰电路13中的电阻或器件的热噪声经放大处理后得到的信号。噪声加扰电路13输出的噪声信号耦合至低频时钟信号的方式包括直流耦合或交流耦合。低频时钟发生器12输出的耦合有噪声信号的低频时钟信号的随机性抖动均方根值增加至高频时钟信号的时钟周期的5～10倍。

采样电路14分别与高频时钟发生器11和低频时钟发生器12连接，用于根据低频时钟发生器12输出的耦合有噪声信号的低频时钟信号对高频时钟发生器11输出的高频时钟信号进行采样，以产生真随机数信号。其中，低频时钟发生器12输出的耦合有噪声信号的低频时钟信号由于带有较大的随机性抖动，当根据该低频时钟信号对高频时钟信号进行采样时，采样电路14的输出端将输出随机性很好的真随机数信号。换句话来说，当低频时钟信号的随机性抖动均方根值越大，也即其相对于高频时钟信号的时钟周期的倍数越高时，采样电路14输出的真随机数信号的随机性越好。

当然，本领域的技术人员可以理解，本发明的真随机数发生器，由于低频时钟信号的随机性抖动得到了极大的提高，因此，适当地降低高频时钟信号的振荡频率(也即增加高频时钟信号的时钟周期)也可达到实际应用的需求，而高频时钟信号的振荡频率的降低将使得电路面积以及功耗得到降低，进而有效地降低真随机数发生器的生产成本。

请一并参考图2，图2是图1中噪声加扰电路的一实施例的电路原理图。如图2所示，噪声加扰电路13包括运算放大器U1、第一噪声电阻R01、第二噪声电阻R02、第一反馈电阻R1和第二反馈电阻R2。

在本实施例中，运算放大器U1的同相输入端与第一噪声电阻R01的一端连接，第一噪声电阻R01的另一端与参考电压VREF连接，运算放大器U1的反向输入端与第二噪声电阻R02的一端连接，第二噪声电阻R02的另一端分别与第一反馈电阻R1和第二反馈电阻R2的一端连接，第一反馈电阻R1的另一端与运算放大器U1的输出端连接，第二反馈电阻R2的另一端与参考电压VREF连接。

在本实施例中，参考电压VREF为运算放大器U1提供直流偏置电压。运算放大器U1对第一噪声电阻R01和第二噪声电阻R02的热噪声进行放大，并由运算放大器U1的输出端输出噪声信号VN。优选地，第一噪声电阻R01和第二噪声电阻R02的有相同的阻值。

在本实施例中，热噪声的放大倍数根据如下公式进行计算：

其中，A为热噪声的放大倍数，R₁为第一反馈电阻R1的阻值，R₂为第二反馈电阻R2的阻值。

请一并参考图3，图3是图1中低频时钟发生器的一实施例的电路原理图。如图3所示，低频时钟发生器12包括震荡器121、电流镜122、耦合电容123、放大器124和缓冲器125。

在本实施例中，振荡器121用于产生重复的信号，例如重复的正弦波或方波信号等等。

在本实施例中，电流镜122用于向振荡器121提供电流以驱动振荡器121工作。具体来说，电流镜122包括第一PMOS管PM0、第二PMOS管PM1以及电流源IREF，其中第一PMOS管PM0的源极和第二PMOS管PM1的源极与第一工作电压VDD连接，第一PMOS管PM0的栅极和第二PMOS管PM1的栅极以及第一PMOS管PM0的漏极与电流源IREF的正极连接，电流源IREF的负极与第二工作电压VSS连接，第二PMOS管PM1的漏极与振荡器121的输入端IN连接。

在本实施例中，耦合电容123用于将图2中运算放大器U1输出的噪声信号VN耦合至电流镜122。具体来说，耦合电容123的一端与图2中运算放大器U1的输出端连接，另一端与第一PMOS管PM0和第二PMOS管PM1的栅极的连接，以将图2中运算放大器U1输出端输出的噪声信号VN耦合至第一PMOS管PM0和第二PMOS管PM1的栅极上，并对第一PMOS管PM0和第二PMOS管PM1的栅极电压产生扰动，从而将噪声信号叠加至电流镜122向调制振荡器121提供的电流中，也即将噪声信号叠加至流入调制振荡器121的输入端IN的电流中，以实现对振荡器121的偏置电流的调制，从而提高振荡器121的输出端OUT输出信号的随机性抖动。

在本实施例中，放大器124用于对振荡器121的输出端OUT输出的信号进行放大，并通过缓冲器125的缓冲处理后，在缓冲器125的输出端输出耦合有噪声信号的低频时钟信号。具体来说，放大器124包括第三PMOS管PM2和NMOS管NM0，第三PMOS管PM2的源极与第一工作电压VDD连接，第三PMOS管PM2的栅极与电流源IREF的正极连接，振荡器121的输出端OUT与NMOS管NM0的栅极连接，NMOS管NM0的源极与第二工作电压VSS连接，NMOS管NM0的漏极分别与第三PMOS管PM2的漏极和缓冲器125的输入端连接，缓冲器125的输出端输出耦合有噪声信号的低频时钟信号。

在其它实施例中，图2中运算放大器U1输出的噪声信号VN也可以通过耦合电容123耦合至振荡器121，具体来说，图2中运算放大器U1输出的噪声信号VN也可以通过耦合电容123耦合至第二PMOS管PM2的漏极(也即振荡器121的输入端IN)或振荡器121的输出端OUT等等。当然，图2中运算放大器U1输出的噪声信号VN也可以直接耦合至电流镜122或振荡器121，也即直接耦合至第一PMOS管PM0和第二PMOS管PM1的栅极、第二PMOS管PM2的漏极或者振荡器121的输出端等等。本领域技术人员可以理解，通过耦合电容123进行噪声信号的耦合相比直接耦合来说，不会改变电流镜122的静态工作点，更有利于低频时钟发生器12稳定工作。

请一并参考图4，图4是图1中采样电路的一实施例的电路原理图。如图4所示，采样电路14为D触发器141。

具体来说，D触发器141的时钟端CLK与图3中缓冲器125的输出端连接，用于接收低频时钟发生器12输出的耦合有噪声信号的低频时钟信号。D触发器141的触发端D与图1中的高频时钟发生器11连接，用于接收高频时钟发生器11产生的高频时钟信号，D触发器141的输出端Q输出真随机数信号。

本发明的有益效果是：区别于现有技术的情况，本发明的真随机数发生器由噪声加扰电路产生噪声信号，并将噪声信号耦合至低频时钟信号，进一步根据耦合有噪声信号的低频时钟信号对高频时钟信号进行采样，以产生真随机数信号。与现有技术相比，本发明仅需要增加噪声加扰电路即能产生随机性高的真随机数信号，实现简单且以较低的成本即能满足实际的需求。

以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种真随机数发生器，其特征在于，包括：

高频时钟发生器，用于产生高频时钟信号；

低频时钟发生器，用于产生低频时钟信号；

噪声加扰电路，用于产生噪声信号，并将所述噪声信号耦合至所述低频时钟发生器，所述低频时钟发生器输出耦合有噪声信号的所述低频时钟信号；

采样电路，用于根据耦合有所述噪声信号的所述低频时钟信号对所述高频时钟信号进行采样，以产生真随机数信号；

其中，所述低频时钟发生器包括振荡器以及向所述振荡器提供电流的电流镜，所述电流镜包括第一PMOS管、第二PMOS管以及电流源，其中所述第一PMOS管的源极和所述第二PMOS管的源极与第一工作电压连接，所述第一PMOS管的栅极和所述第二PMOS管的栅极以及所述第一PMOS管的漏极与所述电流源的正极连接，所述电流源的负极与第二工作电压连接，所述第二PMOS管的漏极与所述振荡器的输入端连接。

2.根据权利要求1所述的真随机数发生器，其特征在于，所述低频时钟发生器输出的耦合有所述噪声信号的所述低频时钟信号，其随机性抖动均方根值为所述高频时钟信号的时钟周期的5～10倍。

3.根据权利要求1所述的真随机数发生器，其特征在于，所述噪声加扰电路将噪声信号耦合至所述低频时钟信号的方式包括直流耦合或交流耦合。

4.根据权利要求1所述的真随机数发生器，其特征在于，所述噪声信号为所述噪声加扰电路中的电阻或器件的热噪声经放大处理后得到的信号。

5.根据权利要求1所述的真随机数发生器，其特征在于，所述噪声加扰电路包括运算放大器、第一噪声电阻、第二噪声电阻、第一反馈电阻和第二反馈电阻，所述运算放大器的同相输入端与所述第一噪声电阻的一端连接，所述第一噪声电阻的另一端与参考电压连接，所述运算放大器的反向输入端与所述第二噪声电阻的一端连接，所述第二噪声电阻的另一端分别与所述第一反馈电阻和所述第二反馈电阻的一端连接，所述第一反馈电阻的另一端与所述运算放大器的输出端连接，所述第二反馈电阻的另一端与所述参考电压连接，所述参考电压为所述运算放大器提供直流偏置电压，所述运算放大器对所述第一噪声电阻和所述第二噪声电阻的热噪声进行放大，并由所述运算放大器的输出端输出所述噪声信号。

6.根据权利要求1-5任意一项所述的真随机数发生器，其特征在于，所述噪声加扰电路输出的所述噪声信号耦合至所述电流镜或所述振荡器。

7.根据权利要求6所述的真随机数发生器，其特征在于，所述噪声加扰电路输出的所述噪声信号耦合至所述第一PMOS管的栅极和所述第二PMOS管的栅极、所述第二PMOS管的漏极或所述振荡器的输出端。

8.根据权利要求7所述的真随机数发生器，其特征在于，所述低频时钟发生器进一步包括耦合电容，所述噪声加扰电路输出的所述噪声信号经所述耦合电容耦合至所述第一PMOS管的栅极和所述第二PMOS管的栅极。

9.根据权利要求8所述的真随机数发生器，其特征在于，所述低频时钟发生器进一步包括放大器和缓冲器，所述放大器包括第三PMOS管和NMOS管，所述第三PMOS管的源极与所述第一工作电压连接，所述第三PMOS管的栅极与所述电流源的正极连接，所述振荡器的输出端与所述NMOS管的栅极连接，所述NMOS管的源极与所述第二工作电压连接，所述NMOS管的漏极分别与所述第三PMOS管的漏极和所述缓冲器的输入端连接，所述缓冲器的输出端输出耦合有所述噪声信号的所述低频时钟信号。

10.根据权利要求1所述的真随机数发生器，其特征在于，所述采样电路为D触发器，所述D触发器的时钟端接收耦合有所述噪声信号的所述低频时钟信号，所述D触发器的触发端接收所述高频时钟信号，所述D触发器的输出端输出所述真随机数信号。