CN103150138B - 一种基于数字电路的真随机数发生器 - Google Patents

Abstract

本发明公开了一种基于数字电路的真随机数发生器，涉及集成电路技术领域和信息安全领域，旨在针对现有全模拟或者数模混合电路存在的问题，提供一种基于数字单元实现的真随机数发生器。本发明技术要点：包括副振荡采样电路组、主振荡采样电路组及后处理电路；其中，副振荡采样电路组包含至少一个基本振荡采样电路；主振荡采样电路组包含至少一个基本振荡采样电路；所述副振荡采样电路组中基本振荡采样电路的输出端与主振荡采样电路组的基本振荡采样电路的频率控制端连接；主振荡采样电路组的基本振荡采样电路的输出端与后处理电路的输入端连接。

Description

一种基于数字电路的真随机数发生器

技术领域

本发明涉及集成电路技术领域和信息安全领域，具体涉及一种以振荡采样法为基本工作原理，主要结构采用数字单元构成的真随机数发生器，可应用于各种信息安全领域的加密系统中，用于产生可靠的真随机数序列。

背景技术

随着通信、电子信息、计算机互联网等领域的飞速发展，信息交流越来越频繁和紧密，信息安全问题越来越受到人们的关注。随机数发生器作为安全芯片中一个重要模块在保密通信领域有着重要和广泛的应用，在生成公钥密码参数和对称算法密钥等运用中发挥着重要的作用。因此在加密领域，产生性能高的真随机数序列来保证信息安全是必须的。

目前能产生真随机数的电路实现有很多方法:噪声源直接放大法、振荡采样法、离散时间的混沌系统、亚稳态电路等。一般比较常见的真随机数产生电路主要有：

热噪声直接放大法，利用放大器直接放大电阻热噪声，再通过比较器整形后产生随机序列。电阻的热噪声是典型的高斯白噪声，将其放大处理后产生的随机数序列有很好的随机性。

振荡采样法：通过慢时钟去采样快时钟，慢时钟的随机抖动可使触发器采样值具有不确定性。需要注意的是慢时钟和快时钟的周期的倍数关系，一般实际证实慢时钟周期至少是快时钟周期的几十倍时才能得到随机性比较好的随机数，否则采出的数据具有较大的相关性，会出现连续采样多位0或1的现象。

目前常用的真随机数发生器大多是全模拟或者数模混合电路。模拟电路对工艺参数变化比较敏感，不能根据工艺变化缩减，特别是在进入90nm以后这种情况更加严重。另外，随机数发生器一般是作为一个模块集成到数字电路系统中，非常容易受到非高斯的系统噪声和电源噪声影响，影响电路随机性。

发明内容

本发明所要解决的技术问题是：针对上述存在的问题，提供一种基于数字单元实现的真随机数发生器。全数字的结构相比含有模拟电路的结构可以更加好的融合到数字系统中，有更好的集成性，也适合随工艺迁移。

本发明采用的技术方案如下：包括副振荡采样电路组、主振荡采样电路组及后处理电路；其中，副振荡采样电路组包含至少一个基本振荡采样电路；主振荡采样电路组包含至少一个基本振荡采样电路；

所述副振荡采样电路组中基本振荡采样电路的输出端与主振荡采样电路组的基本振荡采样电路的频率控制端连接；主振荡采样电路组的基本振荡采样电路的输出端与后处理电路的输入端连接。

优选地，所述副振荡采样电路组包含多个基本振荡采样电路，且任意一个所述的基本振荡采样电路的频率控制端与其余所述的基本振荡采样电路的输出端连接，连接成反馈结构。

优选地，所述主振荡采样电路组包含两个基本振荡采样电路；所述副振荡采样电路组中各基本振荡采样电路的输出端与主振荡采样电路组其中一个基本振荡采样电路的频率控制端连接；副振荡采样电路组中各基本振荡采样电路的输出端分别连接一个反相器，所述各个反相器的输出端与主振荡采样电路组其中另一个基本振荡采样电路的频率控制端连接。

优选地，所述基本振荡采样电路包括：低频数控环形振荡器、高频振荡器、采样电路、伪随机序列发生器以及第一异或门；所述低频数控环形振荡器具有频率控制端，其输出端与采样电路的时钟信号输入端连接；采样电路的数据采样端与所述高频振荡器的输出端连接；采样电路的输出端与第一异或门的一个输入端连接，伪随机序列发生器的输出端与第一异或门的另一个输入端连接；第一异或门的输出端为基本振荡采样电路的输出端。

优选地，高频振荡器输出信号的频率至少为低频数控环形振荡器输出信号频率的20倍。

优选地，所述高频振荡器输出信号的占空比等于50%。

优选地，所述后处理电路包括第一寄存器、第二寄存器、第二异或门及第一线性移位寄存器；所述第一寄存器的数据输入端与第二寄存器的数据输入端分别对应与所述主振荡采样电路组的两个基本振荡采样电路的输出端连接；所述第一寄存器的输出端与第二寄存器的输出端分别对应与所述第二异或门的两个输入端连接；第二异或门的输出端与第一线性移位寄存器的数据输入端连接；第一线性移位寄存器的输出端为后处理电路的输出端；所述第一寄存器、第二寄存器、第二异或门及第一线性移位寄存器的时钟信号输入端连接相同的控制时钟信号源。

优选地，后处理电路的控制时钟信号源的最低频率小于所述主振荡采样电路组的两个基本振荡采样电路的输出的随机序列的最低频率。

优选地，所述伪随机序列发生器输出信号的频率≥副振荡采样电路组中基本振荡采样电路的低频环形振荡器输出信号的最低频率≥主振荡采样电路组中基本振荡采样电路的低频环形振荡器输出信号的最低频率≥后处理电路的控制时钟信号源的频率。

优选地，所述低频数控环形振荡器包括若干反相器、与非门及若干可变电容电路；

所述各个反相器串联，其中最后一个反相器的输出端一方面作为低频数控环形振荡器的输出端，一方面与所述与非门的一个输入端连接；与非门的输出端与第一个反相器的输入端连接；所述与非门及各反相器的输出端上各连接有至少一可变电容电路，各个可变电容电路的控制端直接作为低频数控环形振荡器的频率控制端；或者各个可变电容电路的控制端部分直接作为低频数控环形振荡器的频率控制端，部分连接在一起作为低频数控环形振荡器的频率控制端，部分直接接地。

优选地，包括控制端和第一MOS管、第二MOS管及第三MOS管；第一MOS管10的漏极、第二MOS管的栅极以及第三MOS管的栅极连接在一起后再连接到所述反相器或者与非门的输出端；第一MOS管的栅极与第二MOS管的漏极连接在一起后再与控制端连接；第一MOS管的源极、第二MOS管的源极及第三MOS管的漏极连接在一起；第三MOS管的源极接地；所述第一MOS管与第二MOS管为P型，第三MOS管为N型；第二MOS管的等效电容大于第三MOS管。

优选地，所述伪随机序列发生器为15级的线性反馈移位寄存器。

综上所述，由于采用了上述技术方案，本发明的真随机数发生器能输出高性能的真随机数，同时具有数字电路速度快、抗干扰能力强、实现简单、易于集成、面积小等优点。

附图说明

本发明将通过例子并参照附图的方式说明，其中：

图1是真随机数发生器电路一个具体实施例的主要结构。

图2是基本振荡采样电路的一个具体实施例。

图3是伪随机序列发生器的一个具体实施例。

图4是低频数控环形振荡器的一个具体实施例。

图5是可变电容的一个具体实施例。

图6是后处理电路的一个具体实施例。

图中标记：真随机数发生器1000；副振荡采样电路组的基本振荡采样电路100、200、300、400、500；主振荡采样电路组的基本振荡采样电路600、700；后处理电路800；低频数控环形振荡器110；采样电路102；第一异或门103；伪随机序列发生器900；可变电容电路111；寄存器801、802；第二异或门803；第一线性反馈移位寄存器804。

具体实施方式

本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。

本说明书（包括任何附加权利要求、摘要和附图）中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。

本发明提出的真随机数发生器包括副振荡采样电路组、主振荡采样电路组及后处理电路，其中副振荡采样电路组完成第一次振荡采样，主振荡采样电路组完成第二次振荡采样。

图1显示了真随机数发生器1000的基本结构，电路中的副振荡采样电路组包括基本振荡采样电路100、200、300、400、500，主振荡采样电路组包括基本振荡采样电路600、700。5个基本振荡采样电路100、200、300、400、500构成反馈结构，即每个基本振荡采样电路的5位频率控制信号中的4位由另外的4个基本振荡采样电路的输出提供，例如基本振荡采样电路100的频率控制端D[0～3]与基本振荡采样电路200、300、400、500的输出端对应连接。这种反馈结构可以促使副振荡采样电路组快速进入随机状态，产生5位用于控制主振荡采样电路组采样频率变化的随机数。

主振荡采样电路组包含两个基本振荡采样电路；所述副振荡采样电路组的5位随机数输出端与主振荡采样电路组其中基本振荡采样电路600的频率控制端D[0～4]对应连接；副振荡采样电路组的5位随机数输出端D[0～4]分别连接一个反相器，所述各个反相器的输出端与主振荡采样电路组的基本振荡采样电路700的频率控制端D[0～4]对应连接。

主振荡采样电路组的基本振荡采样电路600和700产生的2路随机数经后处理电路800处理后，最后产生高性能的真随机数。

如图2，副振荡采样电路组或主振荡采样电路组中的基本振荡采样电路100包括低频数控环形振荡器110、高频振荡器（图中未示出）、采样电路102、伪随机序列发生器900以及异或门103构成。

所述低频数控环形振荡器110具有频率控制端，其输出端与采样电路102的时钟信号输入端连接；采样电路102的数据采样端与所述高频振荡器的输出端连接；采样电路102的输出端与异或门103的一个输入端连接，伪随机序列发生器900的输出端与异或门103的另一个输入端连接；异或门103的输出端为基本振荡采样电路的输出端。

低频环形振荡器，受热噪声的影响，其振荡周期会有一定的抖动，这种抖动是随机的，相位抖动不定。其相位抖动相比被采样的高频时钟脉冲周期大很多；高频振荡器产生高频时钟脉冲，周期固定；在慢时钟脉冲控制下，采样电路对高频时钟脉冲采样，得到原始的随机序列，通过伪随机序列发生器及异或门的后续处理后，可获得性能较好的初始真随机序列。

具体的，低频数控环形振荡器101产生的周期在一定范围内波动的时钟脉冲控制采样电路对高频时钟脉冲采样，由于低频时钟脉冲的周期有随机抖动，故在对高频时钟采样后采样电路的输出是随机数。抖动是由于噪声作用在低频数控环形振荡器中的延迟单元上引起延时发生变化而引起。电路中噪声源主要包括热噪声、电子噪声、1/f噪声和电源噪声。电源噪声是有色噪声,与IP外围电路有很大关系，电源噪声属于电路外部非随机噪声，会引起整个电路的偏置，影响随机性能，应采取各种措施降低偏置的影响。内部噪声是设计时考虑的主要因素。热噪声是内部噪声中主要的噪声来源，热噪声是高斯白噪声，低频数控环形振荡器的随机抖动主要由热噪声的随机性引起的。由热噪声引起的周期间抖动ΔT² _cc的计算公式如公式1，而其中电流I的计算公式如公式2：

${{\mathrm{\ΔT}}^2}_{\mathrm{cc}}=\frac{2\mathrm{KT}}{{\mathrm{If}}_0}[\frac{1}{V_{\mathrm{DD}}-V_{\mathrm{th}}}({\mathrm{\γ}}_N+{\mathrm{\γ}}_P)+\frac{1}{V_{\mathrm{DD}}}]$ 公式1；

$I=\frac{1}{2}\mathrm{\μ}{C}_{\mathrm{ox}}\frac{W}{L}{(V_{\mathrm{DD}}-V_{\mathrm{th}})}^2$ 公式2；

其中，K是波尔兹曼常数；T为绝对温度；γ_N或γ_P指数对于长沟晶体管为2/3，对于亚微米MOS管则要大2到3倍；V_th为MOS管通道电压阈值；为MOS管的宽度与长度比；μC_ox为MOS管工艺常数。

从以上两个公式可以看出，电源电压V_DD，电流I，振荡频率f₀都会影响周期间抖动。但是如果在高频时钟脉冲和低频时钟脉冲二者频率相差不是十分巨大的情况下，采样产生的随机数性能比较差，自相关性比较大。所以在本发明的副振荡采样电路组采用了5级反馈采样电路，在由热噪声引起的时钟抖动的基础上增加了由随机数控制频率变化造成的随机抖动。这样相当于将另外4个基本振荡采样电路的熵叠加到了一起。

设计时一般要求低频环形振荡器输出的低频时钟的脉冲周期设置在高频振荡器输出的高频时钟周期的20倍以上时，低频时钟的相位抖动对于高频时钟周期比较大，通过采样得到的随机数性能比较好。为了降低功耗需要，副振荡采样电路组的5个基本振荡采样电路的高频时钟可以由同一个环形振荡器提供。本发明提出的高频振荡器可以是采用单端互补CMOS环形振荡器实现，也可以是采用差分结构的环形振荡器或其他方式实现的振荡器。高频振荡器的时钟脉冲的占空比要求越接近50%越好，这样在被低频时钟采样时，0和1被采到的概率才能接近相等。

用于采样的电路，可以是D触发器、T触发器，以及其他方式实现的采样电路。

由前面可知，对电路的影响除了有热噪声外还有其他的非高斯噪声，这些噪声会引起电路偏置。电路偏置时，采样产生的随机序列0和1的数量会不等，序列的相关性增大。为了降低偏置的影响，在基本振荡采样电路中采样电路产生原始随机数后可以采用与伪随机序列发生器产生的伪随机数进行异或处理。由于副振荡采样电路组有5级基本振荡采样电路构成，每一级均产生一路随机序列，故综合考虑性能和功耗等因素，可以采用由一个线性移位反馈寄存器构成的m序列发生器产生m序列提供给5级基本振荡采样电路，与5级基本振荡采样电路产生的原始随机数序列分别异或，这样来达到对原始随机数后处理的目的。

用于产生伪随机数的伪随机序列发生器可以是m序列发生器。如图3，是线性移位反馈寄存器构成的m序列发生器900。m序列是一种伪随机序列，在很多领域都有广泛的应用。用线性移位反馈寄存器对采样电路输出的随机数进行后处理，可以降低随机数的相关性，减弱电路偏置的影响。综合考虑功耗和性能因素后这里采用了15级的线性反馈移位寄存器产生周期为32765bit的伪随机序列与采样电路输出的原始随机序列异或。电路900采用的是15级线性移位反馈寄存器的一种实现方式，其表达式是：

χ¹⁵+χ¹⁴+χ¹⁰+χ⁷+χ⁶+χ²+1公式3。

图4显示的是采样电路中的低频数控环形振荡器110，其包括CMOS反相器和与非门构成的环形振荡器、挂接在振荡环路上的可变电容电路。

所述各个反相器串联，其中最后一个反相器输出端作为低频数控环形振荡器的输出端，另外还与所述与非门的一个输入端连接；在一个实施例中，与非门的另一个输入端CEN可连接从其他电路来的使能控制信号，如果不需要随机数电路工作时，可以通过CEN这个使能信号将随机数发生器电路关闭。

与非门的输出端与第一个反相器的输入端连接；所述与非门及各反相器的输出端上各连接有至少一可变电容电路，各个可变电容电路的控制端或者直接作为低频数控环形振荡器的频率控制端或者连接在一起作为低频数控环形振荡器的频率控制端。

通过频率控制端高低电平的变化可以控制挂接在环路上的可变电容电路的变化，最终达到控制振荡环频率的目的。挂接在环路上的电容越多，控制的位数越多，振荡环的频率变化越精细。但是这里考虑到功耗和性能因素，只采用了基本振荡采样电路4位频率控制端或5位频率控制端的设计。为了使在不同的控制信号时有更多的等效电容变化，设计中采用了非对称的控制方式，即D[3]控制11个可变电容电路，D[2]控制1个可变电容电路，D[1]控制3个可变电容电路，D[0]控制5个可变电容电路。采用这样的连接方式使4位频率控制端从0000到1111的16种控制信号变化中能产生16种变化，使采样频率的变化层次更加丰富。每个基本振荡采样电路的可变电容电路控制端的连接顺序应不同，这样可以使系统的随机性更好。

图5显示的是可变电容电路一个具体实施例111，包括控制端9和MOS管10、11、12。MOS管10的漏极、MOS管11的栅极以及MOS管12的栅极连接在一起后再连接到所述反相器或者与非门的输出端；MOS管10的栅极与MOS管11的漏极连接在一起后再与控制端9连接；MOS管10的源极、MOS管11的源极及MOS管12的漏极连接在一起；MOS管12的源极接地。

当控制端9为低电平0时，MOS管10导通，由图可知MOS管12的栅源（或者栅漏）电压降低。MOS管12的栅源电压降低造成12的栅电容升高。同时MOS管11的情况相反，MOS管10导通后11的栅源（或者栅漏）电压升高，使其栅电容降低。MOS管10与MOS管11的极性为P型，MOS管12的极性为N型，由于MOS管11的设计尺寸比MOS管12大很多，即MOS管11的电容比MOS管12大，所以对于总的负载电容C_L来说是降低了负载电容。反之当控制端9为高电平1时，整个电路情况相反，总的负载电容会比为0时升高。

图6显示的是最后的后处理电路800，其基本结构包括寄存器801、802，异或门803，线性反馈移位寄存器804。寄存器801和802负责将主采样电路600和700的输出同步采样，因为基本振荡采样电路中的采样电路的低频时钟脉冲的频率是变化的，为了便于后面进行处理和输出，故需要先用寄存器寄存一拍。为了保证性能，寄存器的控制时钟应低于被采样的随机序列的最低频率。两路数据同步后，输出到异或门803将两组序列进行异或处理。最后需要通过线性移位寄存器804对数据进行最后的后处理，降低相关性。由异或链处理数据的数学理论知，假设1出现的概率是P，0出现的概率是1－P，经过线性移位寄存器的n级的异或后由数学归纳法可知线性移位寄存器输出1的概率为P(1)=0.5－2^n-1(P－0.5)ⁿ,而0出现的概率为P(0)=0.5＋2^n-1(P－0.5)ⁿ。对公式求极限可知，要想使两者的出现概率接近，就需要让n足够大，即线性移位寄存器异或的级数和寄存器要足够多。所以后处理电路的级数可以根据实际需要选取合适的级数，级数越大输出的真随机序列的性能越好，不过面积和功耗也会大幅度增加。

最后还需要说明的是，几个模块若满足以下关系：所述伪随机序列发生器输出信号的频率≥副振荡采样电路组中基本振荡采样电路的低频环形振荡器输出信号的最低频率≥主振荡采样电路组中基本振荡采样电路的低频环形振荡器输出信号的最低频率≥后处理电路的控制时钟信号源的频率，有助于产生性能更高的真随机数。

本发明并不局限于前述的具体实施方式。本发明扩展到任何在本说明书中披露的新特征或任何新的组合，以及披露的任一新的方法或过程的步骤或任何新的组合。

Claims (11)

1.一种基于数字电路的真随机数发生器，其特征在于，包括副振荡采样电路组、主振荡采样电路组及后处理电路；

其中，副振荡采样电路组包含至少一个基本振荡采样电路；主振荡采样电路组包含至少一个基本振荡采样电路；

所述副振荡采样电路组中基本振荡采样电路的输出端与主振荡采样电路组的基本振荡采样电路的频率控制端连接；主振荡采样电路组的基本振荡采样电路的输出端与后处理电路的输入端连接；

所述副振荡采样电路组包含多个基本振荡采样电路，且任意一个所述的基本振荡采样电路的频率控制端与其余所述的基本振荡采样电路的输出端连接，连接成反馈结构；

所述主振荡采样电路组包含两个基本振荡采样电路；

所述副振荡采样电路组中各基本振荡采样电路的输出端与主振荡采样电路组其中一个基本振荡采样电路的频率控制端连接；副振荡采样电路组中各基本振荡采样电路的输出端分别连接一个反相器，所述各个反相器的输出端与主振荡采样电路组其中另一个基本振荡采样电路的频率控制端连接；

所述基本振荡采样电路包括：低频数控环形振荡器、高频振荡器、采样电路、伪随机序列发生器以及第一异或门；

所述低频数控环形振荡器具有频率控制端，其输出端与采样电路的时钟信号输入端连接；采样电路的数据采样端与所述高频振荡器的输出端连接；采样电路的输出端与第一异或门的一个输入端连接，伪随机序列发生器的输出端与第一异或门的另一个输入端连接；第一异或门的输出端为基本振荡采样电路的输出端；

高频振荡器输出信号的频率至少为低频数控环形振荡器输出信号频率的20倍。

2.根据权利要求1所述的真随机数发生器，其特征在于，所述高频振荡器输出信号的占空比等于50%。

3.根据权利要求1所述的真随机数发生器，其特征在于，所述后处理电路包括第一寄存器、第二寄存器、第二异或门及第一线性移位寄存器；

所述第一寄存器的数据输入端与第二寄存器的数据输入端分别对应与所述主振荡采样电路组的两个基本振荡采样电路的输出端连接；所述第一寄存器的输出端与第二寄存器的输出端分别对应与所述第二异或门的两个输入端连接；第二异或门的输出端与第一线性移位寄存器的数据输入端连接；第一线性移位寄存器的输出端为后处理电路的输出端；

所述第一寄存器、第二寄存器、第二异或门及第一线性移位寄存器的时钟信号输入端连接相同的控制时钟信号源。

4.根据权利要求3所述的真随机数发生器，其特征在于，后处理电路的控制时钟信号源的最低频率小于所述主振荡采样电路组的两个基本振荡采样电路的输出的随机序列的最低频率。

5.根据权利要求3所述的真随机数发生器，其特征在于，所述伪随机序列发生器输出信号的频率≥副振荡采样电路组中基本振荡采样电路的低频环形振荡器输出信号的最低频率主振荡采样电路组中基本振荡采样电路的低频环形振荡器输出信号的最低频率后处理电路的控制时钟信号源的频率。

6.根据权利要求1所述的真随机数发生器，其特征在于，所述低频数控环形振荡器包括若干反相器、与非门及若干可变电容电路；

所述各个反相器串联，其中最后一个反相器的输出端一方面作为低频数控环形振荡器的输出端，一方面与所述与非门的一个输入端连接；与非门的输出端与第一个反相器的输入端连接；

所述与非门及各反相器的输出端上各连接有至少一可变电容电路，各个可变电容电路的控制端直接作为低频数控环形振荡器的频率控制端；或者各个可变电容电路的控制端部分直接作为低频数控环形振荡器的频率控制端，部分连接在一起作为低频数控环形振荡器的频率控制端，部分直接接地。

7.根据权利要求3所述的真随机数发生器，其特征在于，所述低频数控环形振荡器包括若干反相器、与非门及若干可变电容电路；

所述各个反相器串联，其中最后一个反相器的输出端一方面作为低频数控环形振荡器的输出端，一方面与所述与非门的一个输入端连接；与非门的输出端与第一个反相器的输入端连接；

所述与非门及各反相器的输出端上各连接有至少一可变电容电路，各个可变电容电路的控制端直接作为低频数控环形振荡器的频率控制端；或者各个可变电容电路的控制端部分直接作为低频数控环形振荡器的频率控制端，部分连接在一起作为低频数控环形振荡器的频率控制端，部分直接接地。

8.根据权利要求6所述的真随机数发生器，其特征在于，包括控制端和第一MOS管、第二MOS管及第三MOS管；

第一MOS管10的漏极、第二MOS管的栅极以及第三MOS管的栅极连接在一起后再连接到所述反相器或者与非门的输出端；第一MOS管的栅极与第二MOS管的漏极连接在一起后再与控制端连接；第一MOS管的源极、第二MOS管的源极及第三MOS管的漏极连接在一起；第三MOS管的源极接地；

所述第一MOS管与第二MOS管为P型，第三MOS管为N型；第二MOS管的等效电容大于第三MOS管。

9.根据权利要求7所述的真随机数发生器，其特征在于，包括控制端和第一MOS管、第二MOS管及第三MOS管；

第一MOS管10的漏极、第二MOS管的栅极以及第三MOS管的栅极连接在一起后再连接到所述反相器或者与非门的输出端；第一MOS管的栅极与第二MOS管的漏极连接在一起后再与控制端连接；第一MOS管的源极、第二MOS管的源极及第三MOS管的漏极连接在一起；第三MOS管的源极接地；

所述第一MOS管与第二MOS管为P型，第三MOS管为N型；第二MOS管的等效电容大于第三MOS管。

10.根据权利要求1所述的真随机数发生器，其特征在于，所述伪随机序列发生器为15级的线性反馈移位寄存器。

11.根据权利要求3所述的真随机数发生器，其特征在于，所述伪随机序列发生器为15级的线性反馈移位寄存器。