RU2366081C1 - Г-триггер с парафазными входами с нулевым спейсером - Google Patents

Г-триггер с парафазными входами с нулевым спейсером Download PDF

Info

Publication number
RU2366081C1
RU2366081C1 RU2007142221/09A RU2007142221A RU2366081C1 RU 2366081 C1 RU2366081 C1 RU 2366081C1 RU 2007142221/09 A RU2007142221/09 A RU 2007142221/09A RU 2007142221 A RU2007142221 A RU 2007142221A RU 2366081 C1 RU2366081 C1 RU 2366081C1
Authority
RU
Russia
Prior art keywords
inputs
input
paraphase
output
group
Prior art date
Application number
RU2007142221/09A
Other languages
English (en)
Other versions
RU2007142221A (ru
Inventor
Юрий Георгиевич Дьяченко (RU)
Юрий Георгиевич Дьяченко
Юрий Афанасьевич Степченков (RU)
Юрий Афанасьевич Степченков
Фрума Исааковна Гринфельд (RU)
Фрума Исааковна Гринфельд
Original Assignee
Институт проблем информатики Российской академии наук (ИПИ РАН)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт проблем информатики Российской академии наук (ИПИ РАН) filed Critical Институт проблем информатики Российской академии наук (ИПИ РАН)
Priority to RU2007142221/09A priority Critical patent/RU2366081C1/ru
Publication of RU2007142221A publication Critical patent/RU2007142221A/ru
Application granted granted Critical
Publication of RU2366081C1 publication Critical patent/RU2366081C1/ru

Links

Images

Landscapes

  • Logic Circuits (AREA)

Abstract

Изобретение относится к импульсной и вычислительной технике и может использоваться для индикации окончания переходных процессов при переключении узлов вычислительных устройств и систем цифровой обработки информации. Техническим результатом изобретения является обеспечение индикации парафазных сигналов с нулевым спейсером. Этот результат достигается введением в схему элемента ИЛИ-И-НЕ и попарным подключением прямой и инверсной составляющих парафазных входов к соответствующим группам входов элемента ИЛИ-И-НЕ. Замена инвертора на выходе элементом ИЛИ-НЕ, И-НЕ, ИЛИ-И-НЕ или И-ИЛИ-НЕ позволяет реализовать установку нуля и единицы соответственно на выходе триггера. 5 н.п. ф-лы, 5 ил.

Description

Гистерезисный триггер (Г-триггер) с парафазными входами с нулевым спейсером относится к импульсной и вычислительной технике и может использоваться для индикации окончания переходных процессов при переключениях узлов вычислительных устройств и систем цифровой обработки информации путем анализа состояния парафазных информационных сигналов, формируемых соответствующими узлами [1, стр.165-168].
Известен Г-триггер [1, стр.166, рис.2.8, б], содержащий элемент И-ИЛИ-НЕ и инвертор.
Недостаток известного устройства - невозможность использовать его для индикации парафазных сигналов.
Более близким к предлагаемому решению по технической сущности и принятым в качестве прототипа является Г-триггер [1, стр.168, рис.2.9], содержащий три элемента И-ИЛИ-НЕ и инвертор.
Недостаток прототипа - невозможность использовать его для индикации парафазных сигналов с нулевым спейсером. Под нулевым спейсером понимается состояния гашения парафазного сигнала [1, с.216], при котором значения обеих составляющих парафазного сигнала равны нулю (00) - устойчивое состояние обеих компонент парафазного сигнала, которое имеет и другое название - состояние нерабочей фазы. В противоположной фазе работы (рабочей фазе) одно из состояний парафазного сигнала со спейсером, например 10, соответствует состоянию логической единицы, а противоположное состояние (01) - состоянию логического нуля. При этом состояние, противоположное состоянию спейсера, в данном случае, состояние 11, является запрещенным.
Задача, решаемая в изобретении, заключается в обеспечении возможности индикации парафазных сигналов с нулевым спейсером путем формирования выходного сигнала, переключающегося в состояние, соответствующее фазе входных сигналов, только после того, как все входные сигналы перейдут в эту фазу. Если все входные парафазные сигналы с нулевым спейсером находятся в состоянии спейсера, то выходной сигнал также переводится в нулевое состояние, а если все входные сигналы находятся в рабочем состоянии, то и выходной сигнал переходит в рабочую фазу - в состояние логической единицы.
Это достигается тем, что в Г-триггер, содержащий прямые и инверсные составляющие двух парафазных входов, выход и комбинационный элемент с инверсией, причем выход комбинационного элемента с инверсией подключен к выходу триггера, введен элемент ИЛИ-И-НЕ, причем прямая составляющая первого парафазного входа подключена к первым входам первой и второй групп входов ИЛИ элемента ИЛИ-И-НЕ, инверсная составляющая первого парафазного входа подключена ко вторым входам первой и второй групп входов ИЛИ элемента ИЛИ-И-НЕ, прямая составляющая второго парафазного входа подключена к третьему входу первой группы входов ИЛИ элемента ИЛИ-И-НЕ и первому входу третьей группы входов ИЛИ элемента ИЛИ-И-НЕ, инверсная составляющая второго парафазного входа подключена к четвертому входу первой группы входов ИЛИ элемента ИЛИ-И-НЕ и второму входу третьей группы входов ИЛИ элемента ИЛИ-И-НЕ, выход элемента ИЛИ-И-НЕ соединен с входом комбинационного элемента с инверсией, выход которого подключен к третьим входам второй и третьей групп входов ИЛИ элемента ИЛИ-И-НЕ, а парафазные входы имеют нулевой спейсер.
Поскольку введенные конструктивные связи в аналогичных технических решениях не известны, устройство может считаться имеющим существенные отличия,
На фиг.1 изображена схема Г-триггера с парафазными входами с нулевым спейсером.
Схема Г-триггера с парафазными входами с нулевым спейсером содержит комбинационный элемент с инверсией 1, элемент ИЛИ-И-НЕ 2, прямую 3 и инверсную 4 составляющие первого парафазного входа с нулевым спейсером, прямую 5 и инверсную 6 составляющие второго парафазного входа с нулевым спейсером и выход 7, прямая 3 и инверсная 4 составляющие первого парафазного входа подключены к первому и второму входам первой и второй групп входов ИЛИ элемента ИЛИ-И-НЕ 2 соответственно, прямая составляющая второго парафазного входа 5 подключена к третьему входу первой группы входов ИЛИ элемента ИЛИ-И-НЕ 2 и первому входу третьей группы входов ИЛИ элемента ИЛИ-И-НЕ 2, инверсная составляющая второго парафазного входа 6 подключена к четвертому входу первой группы входов ИЛИ элемента ИЛИ-И-НЕ 2 и второму входу третьей группы входов ИЛИ элемента ИЛИ-И-НЕ 2, выход элемента ИЛИ-И-НЕ 2 соединен с входом комбинационного элемента с инверсией 1, выход которого подключен к третьим входам второй и третьей групп входов ИЛИ элемента ИЛИ-И-НЕ 2 и выходу триггера 7.
Особенности данной схемы по сравнению с прототипом следующие.
В качестве входов Г-триггера используются два парафазных входа с нулевым спейсером. Количество парафазных входов ограничено двумя исходя из практического ограничения на число последовательно соединенных транзисторов (не более 4) при реализации в КМОП базисе.
Таким образом, предлагаемое устройство обеспечивает возможность индикации парафазных сигналов с нулевым спейсером. Цель изобретения достигнута.
Схема Г-триггера с парафазными входами с нулевым спейсером работает следующим образом.
Пусть Г-триггер находится в спейсере. Это означает, что на его парафазные входы (3, 4) и (5, 6) подается состояние логического "0" (низкий уровень сигнала), на выходе элемента ИЛИ-И-НЕ 2 - высокий уровень сигнала, а на выходе комбинационного элемента с инверсией 1 - низкий (спейсер). Переключение Г-триггера в противоположное состояние происходит только тогда, когда оба парафазных входа {3, 4} и {5, 6} перейдут в рабочее состояние: "01" или "10". В этом случае выход элемента ИЛИ-И-НЕ переключится в логический "0", а выход комбинационного элемента с инверсией 1 и выход триггера 7 - в состояние с высоким уровнем сигнала. Переключение Г-триггера обратно в спейсер произойдет только после перехода в спейсер "00" обоих парафазных входов триггера.
Таким образом, Г-триггер с парафазными входами с нулевым спейсером выполняет логическую функцию:
G=(P1+PB1)·(P2+PB2)+G·(P1+PB1+P2+PB2),
где P1, P2 - прямые составляющие первого и второго парафазных входов; PB1, PB2 - инверсные составляющие первого и второго парафазных входов; G - выход Г-триггера.
В простейшем случае комбинационный элемент с инверсией реализуется одним инвертором, как и показано на фиг.1. Однако данная реализация не позволяет устанавливать начальное состояние Г-триггера.
На фиг.2 изображена схема Г-триггера с парафазными входами с нулевым спейсером и входом установки нуля на выходе триггера. Ее отличие от схемы на фиг.1 заключается в том, что в комбинационный элемент 1, выполняющий функцию ИЛИ-НЕ, добавлен второй вход, подключенный к входу установки нуля 8.
Для установки нуля необходимо подать на вход установки 8 высокий уровень сигнала.
На фиг.3 изображена схема Г-триггера с парафазными входами с нулевым спейсером и входом установки единицы на выходе триггера. Ее отличие от схемы на фиг.1 заключается в том, что в комбинационный элемент 1, выполняющий функцию И-НЕ, добавлен второй вход, подключенный к входу установки единицы 8.
Для установки единицы необходимо подать на вход установки 8 низкий уровень сигнала.
На фиг.4 изображена схема Г-триггера с парафазными входами с нулевым спейсером и входами установки единицы 8 и нуля 9 на выходе триггера. Ее отличие от схемы на фиг.1 заключается в том, что комбинационный элемент 1 выполняет функцию И-ИЛИ-НЕ, первый вход первой группы И элемента И-ИЛИ-НЕ 1 подключен к выходу элемента ИЛИ-И-НЕ 2, второй вход первой группы входов И элемента И-ИЛИ-НЕ 1 соединен с входом установки единицы 8, а вход второй группы входов И элемента И-ИЛИ-НЕ 1 подключен к входу установки нуля 9.
Для установки единицы необходимо подать на входы установки 8 и 9 низкий уровень сигнала. Для установки нуля необходимо подать на вход установки 9 высокий уровень сигнала.
На фиг.5 изображена схема Г-триггера с парафазными входами с нулевым спейсером и входами установки единицы 8 и нуля 9 на выходе триггера. Ее отличие от схемы на фиг.1 заключается в том, что комбинационный элемент с инверсией 1 реализован на элементе ИЛИ-И-НЕ, первый вход первой группы ИЛИ элемента ИЛИ-И-НЕ 1 подключен к выходу элемента ИЛИ-И-НЕ 2, второй вход первой группы входов ИЛИ элемента ИЛИ-И-НЕ 1 соединен с входом установки нуля 9, а вход второй группы входов ИЛИ элемента ИЛИ-И-НЕ 1 подключен к входу установки единицы 8.
Для установки единицы необходимо подать на вход установки 8 низкий уровень сигнала. Для установки нуля необходимо подать на входы установки 8 и 9 высокий уровень сигнала.
Источники
1. Астахановский А.Г., Варшавский В.И., Мараховский В.Б. и др. Апериодические автоматы. // Под ред. В.И.Варшавского. - М.: Наука, 1976. - 423 с.

Claims (5)

1. Г-триггер с парафазными входами, содержащий прямые и инверсные составляющие двух парафазных входов, выход и комбинационный элемент с инверсией, причем выход комбинационного элемента с инверсией подключен к выходу триггера, отличающийся тем, что в схему введен элемент ИЛИ-И-НЕ, причем прямая составляющая первого парафазного входа подключена к первым входам первой и второй групп входов ИЛИ элемента ИЛИ-И-НЕ, инверсная составляющая первого парафазного входа подключена ко вторым входам первой и второй групп входов ИЛИ элемента ИЛИ-И-НЕ, прямая составляющая второго парафазного входа подключена к третьему входу первой группы входов ИЛИ элемента ИЛИ-И-НЕ и первому входу третьей группы входов ИЛИ элемента ИЛИ-И-НЕ, инверсная составляющая второго парафазного входа подключена к четвертому входу первой группы входов ИЛИ элемента ИЛИ-И-НЕ и второму входу третьей группы входов ИЛИ элемента ИЛИ-И-НЕ, выход элемента ИЛИ-И-НЕ соединен с входом комбинационного элемента с инверсией, выход которого подключен к третьим входам второй и третьей групп входов ИЛИ элемента ИЛИ-И-НЕ, в качестве комбинационного элемента с инверсией используется инвертор, а парафазные входы имеют нулевой спейсер.
2. Г-триггер с парафазными входами, содержащий прямые и инверсные составляющие двух парафазных входов, выход и комбинационный элемент с инверсией, причем выход комбинационного элемента с инверсией подключен к выходу триггера, отличающийся тем, что в схему введены элемент ИЛИ-И-НЕ и вход установки нуля, причем прямая составляющая первого парафазного входа подключена к первым входам первой и второй групп входов ИЛИ элемента ИЛИ-И-НЕ, инверсная составляющая первого парафазного входа подключена ко вторым входам первой и второй групп входов ИЛИ элемента ИЛИ-И-НЕ, прямая составляющая второго парафазного входа подключена к третьему входу первой группы входов ИЛИ элемента ИЛИ-И-НЕ и первому входу третьей группы входов ИЛИ элемента ИЛИ-И-НЕ, инверсная составляющая второго парафазного входа подключена к четвертому входу первой группы входов ИЛИ элемента ИЛИ-И-НЕ и второму входу третьей группы входов ИЛИ элемента ИЛИ-И-НЕ, выход элемента ИЛИ-И-НЕ соединен с первым входом комбинационного элемента с инверсией, второй вход которого подключен к входу установки нуля триггера, а выход - к третьим входам второй и третьей групп входов ИЛИ элемента ИЛИ-И-НЕ, в качестве комбинационного элемента с инверсией используется элемент ИЛИ-НЕ, а парафазные входы имеют нулевой спейсер.
3. Г-триггер с парафазными входами, содержащий прямые и инверсные составляющие двухпарафазных входов, выход и комбинационный элемент с инверсией, причем выход комбинационного элемента с инверсией подключен к выходу триггера, отличающийся тем, что в схему введены элемент ИЛИ-И-НЕ и вход установки единицы, причем прямая составляющая первого парафазного входа подключена к первым входам первой и второй групп входов ИЛИ элемента ИЛИ-И-НЕ, инверсная составляющая первого парафазного входа подключена ко вторым входам первой и второй групп входов ИЛИ элемента ИЛИ-И-НЕ, прямая составляющая второго парафазного входа подключена к третьему входу первой группы входов ИЛИ элемента ИЛИ-И-НЕ и первому входу третьей группы входов ИЛИ элемента ИЛИ-И-НЕ, инверсная составляющая второго парафазного входа подключена к четвертому входу первой группы входов ИЛИ элемента ИЛИ-И-НЕ и второму входу третьей группы входов ИЛИ элемента ИЛИ-И-НЕ, выход элемента ИЛИ-И-НЕ соединен с первым входом комбинационного элемента с инверсией, второй вход которого подключен к входу установки единицы триггера, а выход - к третьим входам второй и третьей групп входов ИЛИ элемента ИЛИ-И-НЕ, в качестве комбинационного элемента с инверсией используется элемент И-НЕ, а парафазные входы имеют нулевой спейсер.
4. Г-триггер с парафазными входами, содержащий прямые и инверсные составляющие двух парафазных входов, выход и комбинационный элемент с инверсией, причем выход комбинационного элемента с инверсией подключен к выходу триггера, отличающийся тем, что в схему введены элемент ИЛИ-И-НЕ и входы установки нуля и единицы, а комбинационный элемент с инверсией реализован на элементе И-ИЛИ-НЕ, причем прямая составляющая первого парафазного входа подключена к первым входам первой и второй групп входов ИЛИ элемента ИЛИ-И-НЕ, инверсная составляющая первого парафазного входа подключена ко вторым входам первой и второй групп входов ИЛИ элемента ИЛИ-И-НЕ, прямая составляющая второго парафазного входа подключена к третьему входу первой группы входов ИЛИ элемента ИЛИ-И-НЕ и первому входу третьей группы входов ИЛИ элемента ИЛИ-И-НЕ, инверсная составляющая второго парафазного входа подключена к четвертому входу первой группы входов ИЛИ элемента ИЛИ-И-НЕ и второму входу третьей группы входов ИЛИ элемента ИЛИ-И-НЕ, первый вход первой группы входов И элемента И-ИЛИ-НЕ подключен к выходу элемента ИЛИ-И-НЕ, второй вход первой группы входов И элемента И-ИЛИ-НЕ соединен с входом установки единицы, вход второй группы входов И элемента И-ИЛИ-НЕ подключен к входу установки нуля, выход элемента И-ИЛИ-НЕ подключен к третьим входам второй и третьей групп входов ИЛИ элемента ИЛИ-И-НЕ, а парафазные входы имеют нулевой спейсер.
5. Г-триггер с парафазными входами, содержащий прямые и инверсные составляющие двух парафазных входов, выход и комбинационный элемент с инверсией, причем выход комбинационного элемента с инверсией подключен к выходу триггера, отличающийся тем, что в схему введены первый элемент ИЛИ-И-НЕ и входы установки нуля и единицы, а комбинационный элемент с инверсией реализован на втором элементе ИЛИ-И-НЕ, причем прямая составляющая первого парафазного входа подключена к первым входам первой и второй групп входов ИЛИ первого элемента ИЛИ-И-НЕ, инверсная составляющая первого парафазного входа подключена ко вторым входам первой и второй групп входов ИЛИ первого элемента ИЛИ-И-НЕ, прямая составляющая второго парафазного входа подключена к третьему входу первой группы входов ИЛИ первого элемента ИЛИ-И-НЕ и первому входу третьей группы входов ИЛИ первого элемента ИЛИ-И-НЕ, инверсная составляющая второго парафазного входа подключена к четвертому входу первой группы входов ИЛИ первого элемента ИЛИ-И-НЕ и второму входу третьей группы входов ИЛИ первого элемента ИЛИ-И-НЕ, первый вход первой группы входов ИЛИ второго элемента ИЛИ-И-НЕ подключен к выходу первого элемента ИЛИ-И-НЕ, второй вход первой группы входов ИЛИ второго элемента ИЛИ-И-НЕ соединен с входом установки нуля, а вход второй группы входов ИЛИ второго элемента ИЛИ-И-НЕ подключен к входу установки единицы, выход второго элемента И-ИЛИ-НЕ подключен к третьим входам второй и третьей групп входов ИЛИ первого элемента ИЛИ-И-НЕ, а парафазные входы имеют нулевой спейсер.
RU2007142221/09A 2007-11-15 2007-11-15 Г-триггер с парафазными входами с нулевым спейсером RU2366081C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2007142221/09A RU2366081C1 (ru) 2007-11-15 2007-11-15 Г-триггер с парафазными входами с нулевым спейсером

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2007142221/09A RU2366081C1 (ru) 2007-11-15 2007-11-15 Г-триггер с парафазными входами с нулевым спейсером

Publications (2)

Publication Number Publication Date
RU2007142221A RU2007142221A (ru) 2009-05-27
RU2366081C1 true RU2366081C1 (ru) 2009-08-27

Family

ID=41022698

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2007142221/09A RU2366081C1 (ru) 2007-11-15 2007-11-15 Г-триггер с парафазными входами с нулевым спейсером

Country Status (1)

Country Link
RU (1) RU2366081C1 (ru)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2616874C2 (ru) * 2015-07-14 2017-04-18 Федеральное государственное учреждение "Федеральный исследовательский центр "Информатика и управление" Российской академии наук" (ФИЦ ИУ РАН) Гистерезисный триггер
RU2725780C1 (ru) * 2019-12-20 2020-07-06 Федеральное государственное учреждение "Федеральный исследовательский центр "Информатика и управление" Российской академии наук" (ФИЦ ИУ РАН) Сбоеустойчивый самосинхронный однотактный RS-триггер с нулевым спейсером

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
АСТАХАНОВСКИЙ А.Г. и др. Апериодические автоматы./ Под ред. В.И. Варшавского. - М.: Наука, 1976, с.423. *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2616874C2 (ru) * 2015-07-14 2017-04-18 Федеральное государственное учреждение "Федеральный исследовательский центр "Информатика и управление" Российской академии наук" (ФИЦ ИУ РАН) Гистерезисный триггер
RU2725780C1 (ru) * 2019-12-20 2020-07-06 Федеральное государственное учреждение "Федеральный исследовательский центр "Информатика и управление" Российской академии наук" (ФИЦ ИУ РАН) Сбоеустойчивый самосинхронный однотактный RS-триггер с нулевым спейсером

Also Published As

Publication number Publication date
RU2007142221A (ru) 2009-05-27

Similar Documents

Publication Publication Date Title
US8860468B1 (en) Clock multiplexer
CN111147045B (zh) 一种超导电路的清零方法及系统
US9081061B1 (en) Scan flip-flop
US5327019A (en) Double edge single data flip-flop circuitry
RU2366081C1 (ru) Г-триггер с парафазными входами с нулевым спейсером
RU2319297C1 (ru) D-триггер с самосинхронной предустановкой
RU2362266C1 (ru) Самосинхронный однократный d-триггер с высоким активным уровнем сигнала управления
CN111130536A (zh) 一种同时具有老化检测和puf功能的电路
JPH0795013A (ja) エッジトリガ型フリップフロップ
RU2362267C1 (ru) Самосинхронный однотактный d-триггер с низким активным уровнем сигнала управления
RU2475952C1 (ru) Формирователь парафазного сигнала с низким активным уровнем входа управления
RU2469470C1 (ru) Формирователь парафазного сигнала с высоким активным уровнем входа управления
RU2664004C1 (ru) Преобразователь унарного сигнала в парафазный сигнал с нулевым спейсером
KR20170040394A (ko) 저전력 c2mos 기반의 ddr cds 카운터 및 이를 이용한 아날로그-디지털 변환 장치
RU2365031C1 (ru) Самосинхронный двухтактный d-триггер с высоким активным уровнем сигнала управления
RU2366080C2 (ru) Самосинхронный двухтактный d-триггер с низким активным уровнем сигнала управления
RU2300137C1 (ru) Мажоритарный модуль
CN107592099B (zh) D触发器
US7400178B2 (en) Data output clock selection circuit for quad-data rate interface
RU2368068C2 (ru) Комбинированный г-триггер с нулевым спейсером
RU2361359C1 (ru) Самосинхронный d-триггер
RU2806343C1 (ru) Самосинхронный одноразрядный троичный сумматор с единичным спейсером
RU2718220C1 (ru) Формирователь парафазного сигнала с единичным спейсером
RU2725778C1 (ru) Устройство сбоеустойчивого разряда самосинхронного регистра хранения
RU2808782C1 (ru) Самосинхронный одноразрядный четверичный сумматор с единичным спейсером

Legal Events

Date Code Title Description
PD4A Correction of name of patent owner
PD4A Correction of name of patent owner