TWI576899B - 矽膜之形成方法及其形成裝置 - Google Patents

矽膜之形成方法及其形成裝置 Download PDF

Info

Publication number
TWI576899B
TWI576899B TW103126079A TW103126079A TWI576899B TW I576899 B TWI576899 B TW I576899B TW 103126079 A TW103126079 A TW 103126079A TW 103126079 A TW103126079 A TW 103126079A TW I576899 B TWI576899 B TW I576899B
Authority
TW
Taiwan
Prior art keywords
film
forming
layer
ruthenium
etching
Prior art date
Application number
TW103126079A
Other languages
English (en)
Other versions
TW201521088A (zh
Inventor
小森克彥
岡田充弘
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201521088A publication Critical patent/TW201521088A/zh
Application granted granted Critical
Publication of TWI576899B publication Critical patent/TWI576899B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

矽膜之形成方法及其形成裝置
本發明，係關於矽膜之形成方法及其形成裝置。
半導體裝置等製造程序中，有於矽基板上之層間絕緣膜形成槽、孔形狀之溝槽（接觸洞），將多晶矽膜、非晶矽膜、摻雜有雜質之多晶矽膜及非晶矽膜等矽膜（Si膜）埋入，形成電極之程序。
如此之程序中，例如，於矽基板上之層間絕緣膜形成接觸洞，以CVD（Chemical Vapor Deposition）法使多晶矽成膜，並稍微蝕刻該多晶矽後，再度使多晶矽成膜。
【發明所欲解決之課題】
又，伴隨著半導體裝置之細微化，埋入Si膜之溝槽之寬高比升高。寬高比若高，埋入Si膜時易於產生孔隙，有作為Si膜之電極之特性劣化之虞。
特別是，若於接觸件之埋入使用摻雜磷（P）之Si膜，因表面粗糙不良好，有埋入時易於產生裂縫、孔隙等之問題。此問題，特別在愈高濃度摻雜P時愈會顯著發生。
本發明提供一種矽膜之形成方法及其形成裝置，可良好地埋入矽膜。且本發明提供一種矽膜之形成方法及其形成裝置，可抑制表面粗糙惡化。 【解決課題之手段】
依本發明之第1觀點之矽膜之形成方法，在於表面形成有溝槽之被處理體之該溝槽，形成矽膜，其特徵在於包含： 第1成膜程序，形成第1矽層，令其埋入該被處理體之該溝槽； 摻雜程序，在於該第1成膜程序成膜之該第1矽層之表面附近，摻雜雜質； 種晶層形成程序，在於該摻雜程序摻雜雜質之該第1矽層上，形成種晶層；及 第2成膜程序，在於該種晶層形成程序形成之種晶層上，形成含有雜質之第2矽層。
依本發明之第2觀點之矽膜之形成裝置，在於表面形成有溝槽之被處理體之該溝槽，形成矽膜，其特徵在於包含： 第1成膜機構，形成第1矽層，令其埋入該被處理體之該溝槽； 摻雜機構，在藉由該第1成膜機構成膜之該第1矽層之表面附近，摻雜雜質； 種晶層形成機構，在藉由該摻雜機構摻雜有雜質之該第1矽層上，形成種晶層；及 第2成膜機構，在藉由該種晶層形成機構形成之種晶層上，形成含有雜質之第2矽層。
以下，說明關於本發明之矽膜之形成方法及其形成裝置。下述之詳細之說明中，為使本發明可充分理解，已賦予大量具體的詳細內容。然而，孰悉該技藝者即使無如此之詳細之說明，亦可達成本發明，係自明之事項。其他例中，為避免使各種實施形態難以理解，未詳細揭示關於公知之方法、順序、系統或構成要素。本實施形態中，作為矽膜之形成裝置，以使用圖1所示之批次式縱型熱處理裝置之情形為例說明。
如圖1所示，熱處理裝置1，包含長邊方向朝垂直方向之略圓筒狀之反應管2。反應管2，呈內管3，及形成為包覆內管3且與內管3具有一定之間隔之有頂棚之外管4所構成之雙重管構造。內管3及外管4，以耐熱及耐腐蝕性優異之材料，例如，石英形成。
於外管4之下方，配置呈筒狀形成之不鏽鋼（SUS）所構成之岐管5。岐管5，與外管4之下端氣密地連接。且內管3，由自岐管5之內壁突出，且與岐管5一體形成之支持環6支持。
於岐管5之下方配置蓋體7，蓋體7可藉由晶舟升降部8上下動。又，若藉由晶舟升降部8蓋體7上昇，岐管5之下方側（爐口部分）即關閉，若藉由晶舟升降部8蓋體7下降，岐管5之下方側（爐口部分）即開口。
於蓋體7，載置例如石英所構成之晶圓舟9。晶圓舟9，可沿垂直方向隔著既定之間隔儲存複數片被處理體，例如，半導體晶圓10。
於反應管2之周圍設置隔熱體11，俾包圍反應管2。於隔熱體11之內壁面，設置例如阻抗發熱體所構成之昇溫用加熱器12。藉由此昇溫用加熱器12加熱反應管2之內部至既定之溫度，其結果，加熱半導體晶圓10至既定之溫度。
複數之處理氣體導入管13插通（連接）岐管5之側面。又，圖1中僅描繪一根處理氣體導入管13。配置處理氣體導入管13，俾面對內管3內。例如，如圖1所示，處理氣體導入管13，插通較支持環6更下方（內管3之下方）之岐管5之側面。
處理氣體導入管13，隔著未圖示之質量流量控制器等，連接未圖示之處理氣體供給源。因此，可自處理氣體供給源經由處理氣體供給管13對反應管2內供給所希望量之處理氣體。作為自處理氣體導入管13供給之處理氣體，有使多晶矽膜、非晶矽膜、摻雜有雜質之多晶矽膜及非晶矽膜等矽膜（Si膜）成膜之成膜用氣體。作為成膜用氣體，使未摻雜雜質之無摻雜Si膜成膜時，使用例如SiH4 、Si2 H6 等。且使摻雜有雜質之Si膜成膜時，例如，使用含有P（PH3 ）、B（BCl3 、B2 H6 ）、C（C2 H4 ）、O（N2 O）、N（N2 O）等雜質之氣體與SiH4 等。又，使未摻雜雜質之無摻雜Si膜摻雜雜質時，使用前述之PH3 、BCl3 等。
且本實施形態之矽膜之形成方法中，如後述，在第1成膜程序將Si膜埋入形成於半導體晶圓10之表面之溝槽後，於蝕刻程序使經埋入之溝槽之開口部擴大，於第2成膜程序將Si膜埋入開口部經擴大之溝槽。因此，作為自處理氣體導入管13供給之處理氣體，有蝕刻氣體。作為蝕刻氣體，例如使用Cl2 、F2 、ClF3 等鹵素氣體。
且本發明之矽膜之形成方法中，如後述在絕緣膜52、溝槽52a上形成第1種晶層時，自處理氣體導入管13對反應管2內供給種晶層形成用氣體，例如，含有胺基之矽烷、Si2 H6 、Si4 H10 等高次矽烷。
且第1成膜程序後，形成第2種晶層時，自處理氣體導入管13，對反應管2內供給含有胺基之矽烷。作為含有胺基之矽烷，例如有雙(三級丁胺基)矽烷（BTBAS）、三(二甲氨基)矽烷（3DMAS）、四(二甲基胺基)矽烷（4DMAS）、二(異丙基胺基)矽烷（DIPAS）、雙(二乙胺基)矽烷（BDEAS）、雙(二甲胺基)矽烷（BDMAS）等。
於岐管5之側面設置用來使反應管2內之氣體排氣之排氣口14。排氣口14設於較支持環6更上方，連通形成於反應管2內之內管3與外管4之間之空間。又，將於內管3產生之排氣氣體等通過內管3與外管4之間之空間朝排氣口14排氣。
沖洗氣體供給管15插通岐管5之側面之排氣口14之下方。沖洗氣體供給管15，連接未圖示之沖洗氣體供給源，自沖洗氣體供給源，經由沖洗氣體供給管15，對反應管2內供給所希望量之沖洗氣體，例如氮氣。
排氣口14氣密地連接排氣管16。於排氣管16，自其上游側起，插設閥17，與真空泵18。閥17，調整排氣管16之開度，控制反應管2內之壓力為既定之壓力。真空泵18，經由排氣管16使反應管2內之氣體排氣，並調整反應管2內之壓力。
又，於排氣管16，插設未圖示之補集器、洗滌器等，使自反應管2排氣之排氣氣體，無害化後，朝熱處理裝置1外排氣。
且熱處理裝置1，包含控制裝置各部之控制部100。圖2顯示控制部100之構成。如圖2所示，控制部100，連接操作面板121、溫度感測器（群組）122、壓力計（群組）123、加熱器控制器124、MFC（質量流量控制器：Mass Flow Controller）控制部125、閥控制部126等。
操作面板121，包含顯示畫面與操作按鈕，將操作員之操作指示傳至控制部100，且將來自控制部100之各種資訊顯示於顯示畫面。
溫度感測器（群組）122，測定反應管2內、處理氣體導入管13內、排氣管16內等各部溫度，通知控制部100其測定值。
壓力計（群組）123，測定反應管2內、處理氣體導入管13內、排氣管16內等各部之壓力，通知控制部100其測定值。
加熱器控制器124，用來個別控制昇溫用加熱器12，回應來自控制部100之指示，使此等者通電，加熱此等者，且個別測定此等者之消耗電力，通知控制部100。
MFC控制部125，控制設於處理氣體導入管13，及沖洗氣體供給管15之未圖示之質量流量控制器，使於此等者流動之氣體之流量，為自控制部100指示之量，且測定實際流動之氣體之流量，通知控制部100。
閥控制部126，將配置於各管之閥之開度控制為自控制部100指示之值。
控制部100，由配方記憶部111、ROM（Read Only Memory）112、RAM（Random Access Memory）113、I／O（Input/Output）埠114、CPU（Central Processing Unit)115、與相互連接此等者之匯流排116構成。
配方記憶部111中，記憶設定用配方與複數之處理用配方。熱處理裝置1之製造當初，僅儲存設定用配方。設定用配方，於產生對應各熱處理裝置之熱模型等時實行。處理用配方，係於每一使用者實際進行之熱處理（處理）準備之配方，例如，限定半導體晶圓10裝載於反應管2，至卸載處理結束之半導體晶圓10止，各部溫度之變化、反應管2內之壓力變化、處理氣體之供給之開始及停止之時機與供給量等。
ROM112，係由EEPROM（Electrically Erasable Programmable Read Only Memory）、快閃記憶體、硬碟等構成，記憶CPU115之動作程式等之記錄媒體。RAM113，用作為CPU115之工作區域等。
I／O埠114，連接操作面板121、溫度感測器（群組）122、壓力計（群組）123、加熱器控制器124、MFC控制部125、閥控制部126等，控制資料或信號之輸入輸出。
CPU115，構成控制部100之中樞，實行由ROM112記憶之控制程式，按照來自操作面板121之指示，依由配方記憶部111記憶之配方（處理用配方），控制熱處理裝置1之動作。亦即，CPU115，令溫度感測器（群組）122、壓力計（群組）123、MFC控制部125等，測定反應管2內、處理氣體導入管13內、及排氣管16內各部之溫度、壓力、流量等，根據此測定資料，對加熱器控制器124，MFC控制部125，閥控制部126等輸出控制信號等，控制上述各部依處理用配方動作。匯流排116，於各部之間傳達資訊。
其次，說明關於使用如以上構成之熱處理裝置1之矽膜之形成方法。又，以下之說明中，構成熱處理裝置1之各部之動作，由控制部100（CPU115）控制。且如前述，控制部100（CPU115）控制加熱器控制器124（昇溫用加熱器12），MFC控制部125，閥控制部126等，藉此，將各處理中反應管2內之溫度、壓力、氣體之流量等，設定為按照例如圖3所示之配方之條件。
且本實施形態中，於作為被處理體之半導體晶圓10，如圖4（a）所示，在基板51上形成絕緣膜52，在半導體晶圓10之表面形成用來形成接觸洞之溝槽52a。
本實施形態之矽膜之形成方法中，包含下列程序： 第1種晶層形成程序，在絕緣膜52、溝槽52a上形成第1種晶層53； 第1成膜程序，使具有開口部54，多晶矽膜、非晶矽膜等未摻雜雜質之無摻雜矽膜（Si膜）55成膜，使其埋入溝槽52a； 蝕刻程序，對經成膜之無摻雜Si膜55進行蝕刻，擴大開口部54； 摻雜程序，使開口部54經擴大之無摻雜Si膜55摻雜雜質（形成具有雜質之摻雜Si膜56）； 第2種晶層形成程序，在摻雜Si膜56上形成第2種晶層57；及 第2成膜程序，使摻雜雜質（P）之P摻雜Si膜58成膜，令其埋入第2種晶層57。 又，本發明之矽膜之形成方法中，亦可於第1成膜程序，對反應管2內同時供給含有雜質（P）之氣體與SiH4 等，藉由將P導入Si膜中之原位（in-situ）摻雜，使含有雜質之矽膜成膜。其原因在於：雖然於第1成膜程序使無摻雜Si膜55成膜時，因蝕刻造成的表面粗糙小而較佳，但摻雜若係相對較低濃度，蝕刻造成的表面粗糙亦小。以下，以於第1成膜程序使無摻雜Si膜55成膜之情形為例，說明關於本發明之矽膜之形成方法。
首先，設定反應管2（內管3）內為既定之溫度，例如圖3（a）所示，為400℃。且如圖3（c）所示，自沖洗氣體供給管15對內管3（反應管2）內供給既定量之氮。其次，將儲存圖4（a）所示之半導體晶圓10之晶圓舟9，載置在蓋體7上。又，以晶舟升降部8使蓋體7上昇，將半導體晶圓10（晶圓舟9）裝載於反應管2內（裝載程序）。
其次，如圖3（c）所示，自沖洗氣體供給管15對內管3內供給既定量之氮，並將反應管2內設定為既定之溫度，例如圖3（a）所示，為400℃。且使反應管2內之氣體排出，使反應管2減壓為既定之壓力，例如圖3（b）所示，為133Pa（1Torr）。又，使反應管2內穩定於此溫度及壓力（穩定化程序）。
反應管2內之溫度，宜為350℃～500℃。又，於形成第1種晶層53之種晶層形成用氣體使用含有胺基之矽烷時，反應管2內之溫度，為350℃～450℃更佳。且反應管2內之壓力，宜為1.33Pa～133Pa（0.01Torr～1Torr）。其原因在於：藉由使反應管2內之溫度及壓力在該範圍內，可使種晶層更均一地形成。
反應管2內於既定之壓力及溫度穩定後，即停止來自沖洗氣體供給管15之氮之供給。又，如圖3（g）所示，自處理氣體導入管13對反應管2內供給既定量之種晶層形成用氣體，例如Si2 H6 （第1種晶層形成程序）。藉由此第1種晶層形成程序，如圖4（a）所示，在半導體晶圓10之絕緣膜52、溝槽52a上形成第1種晶層53。第1種晶層53中，其厚度宜形成約1nm～2nm。且作為種晶層形成用氣體使用含有胺基之矽烷時，宜在成膜程序中不引起成膜用氣體（原料氣體）之熱分解之條件下，形成第1種晶層53。
在半導體晶圓10上形成所希望厚度之第1種晶層53後，即停止來自處理氣體導入管13之種晶層形成用氣體之供給。
接著，如圖3（c）所示，自沖洗氣體供給管15對內管3內供給既定量之氮，並使反應管2內設定為既定之溫度，例如圖3（a）所示，為525℃。且使反應管2內之氣體排出，使反應管2減壓至既定之壓力，例如圖3（b）所示，至74.5Pa（0.56Torr）。又，使反應管2內穩定於此溫度及壓力（沖洗、穩定化程序）。
在此，反應管2內之溫度，宜為450℃～700℃，為490℃～650℃更佳。且反應管2內之壓力，宜為1.33Pa～133Pa（0.01Torr～1Torr）。其原因在於：藉由使反應管2內之溫度及壓力在該範圍內，可使Si膜更均一地成膜。
反應管2內於既定之壓力及溫度穩定後，即停止來自沖洗氣體供給管15之氮之供給。又，如圖3（d）所示，自處理氣體導入管13對反應管2內供給既定量之成膜用氣體，例如SiH4 （第1成膜程序）。藉由此第1成膜程序，如圖4（b）所示，在半導體晶圓10之第1種晶層53上（絕緣膜52上、及溝槽52a內），形成具有開口部54，未摻雜雜質之無摻雜Si膜55。
在此，第1成膜程序中，宜在半導體晶圓10之絕緣膜52上，及溝槽52a內，形成無摻雜Si膜55，俾具有開口部54。亦即，第1成膜程序中，宜不完全掩埋溝槽52a而形成無摻雜Si膜55，而是在溝槽52a內具有開口部54地形成無摻雜Si膜55。藉此，可確實防止於第1成膜程序產生溝槽52a內之孔隙。
於半導體晶圓10形成既定量之無摻雜Si膜55後，即停止來自處理氣體導入管13之成膜用氣體之供給。其次，如圖3（c）所示，自沖洗氣體供給管15對內管3內供給既定量之氮，並使反應管2內設定為既定之溫度，例如圖3（a）所示，為300℃。且使反應管2內之氣體排出，使反應管2減壓至既定之壓力，例如圖3（b）所示，至40Pa（0.3Torr）。又，使反應管2內穩定於此溫度及壓力（沖洗、穩定化程序）。又，為確實排出反應管2內之氣體，宜重複反應管2內之氣體之排出及氮氣之供給複數次。
在此，反應管2內之溫度，宜為100℃～550℃。其原因在於：若低於100℃即有於後述之蝕刻程序無法蝕刻無摻雜Si膜55之虞，若高於550℃即有難以控制無摻雜Si膜55之蝕刻之虞。反應管2內之壓力，宜為1.33Pa～133Pa（0.01Torr～1Torr）。
反應管2內於既定之壓力及溫度穩定後，即如圖3（c）所示，自沖洗氣體供給管15對內管3內供給既定量之氮，並如圖3（e）所示，自處理氣體導入管13對反應管2內供給既定量之蝕刻用氣體，例如Cl2 （蝕刻程序）。藉由此蝕刻程序，如圖4（c）所示，將半導體晶圓10之具有形成於溝槽52a之開口部54之無摻雜Si膜55加以蝕刻。
且此蝕刻程序中，蝕刻成於第1成膜程序形成之無摻雜Si膜55之開口部54擴大。亦即，如圖4（c）所示，使形成於開口部54之無摻雜Si膜55之蝕刻量多，且形成於溝槽52a之底部附近之無摻雜Si膜55之蝕刻量少。藉此，於後述之第2成膜程序在溝槽52a之底部附近易於形成Si膜。且於後述之摻雜程序溝槽52a之底部附近之無摻雜Si膜55易於摻雜雜質。
且蝕刻用氣體，宜使用易於控制無摻雜Si膜55之蝕刻之Cl2 。於蝕刻用氣體使用Cl2 時，反應管2內之溫度宜為250℃～300℃。且反應管2內之壓力宜為1.33Pa～40Pa（0.01Torr～0.3Torr）。藉由使反應管2內之溫度及壓力在該範圍內，可使蝕刻均一性良好。
無摻雜Si膜55之所希望之蝕刻結束後，即停止來自沖洗氣體供給管15之氮之供給，及來自處理氣體導入管13之蝕刻用氣體之供給。其次，使反應管2內加熱至既定之溫度，例如圖3（a）所示，至525℃，並使反應管2內之氣體排出，使反應管2加壓至既定之壓力，例如圖3（b）所示，至74.5Pa（0.56Torr）。又，如圖3（f）所示，自處理氣體導入管13對反應管2內供給既定量之雜質，例如，P（PH3 ）（摻雜程序）。藉由此摻雜程序，於無摻雜Si膜55摻雜雜質（P），如圖4（d）所示，形成摻雜P之摻雜Si膜56。
在此，藉由蝕刻程序，蝕刻成於第1成膜程序形成之無摻雜Si膜55之開口部54擴大，故溝槽52a之底部附近之無摻雜Si膜55易於摻雜雜質。
其次，如圖3（c）所示，自沖洗氣體供給管15對內管3內供給既定量之氮，並將反應管2內設定為既定之溫度，例如圖3（a）所示，為400℃。且使反應管2內之氣體排出，使反應管2加壓至既定之壓力，例如圖3（b）所示，至133Pa（1Torr）。又，使反應管2內穩定於此溫度及壓力（沖洗、穩定化程序）。
反應管2內之溫度，宜為350℃～450℃。且反應管2內之壓力，宜為1.33Pa～133Pa（0.01Torr～1Torr）。其原因在於：藉由使反應管2內之溫度及壓力在該範圍內，可使第2種晶層57更均一地形成。
反應管2內於既定之壓力及溫度穩定後，即停止來自沖洗氣體供給管15之氮之供給。又，如圖3（h）所示，自處理氣體導入管13對反應管2內供給既定量之種晶層形成用氣體，例如，含有胺基之矽烷（第2種晶層形成程序）。本例中，作為含有胺基之矽烷，使用BTBAS。藉由此種晶層形成程序，如圖4（e）所示，在半導體晶圓10之摻雜Si膜56上形成第2種晶層57。又，作為第2種晶層形成用氣體使用含有胺基之矽烷時，宜在成膜程序中不引起成膜用氣體（原料氣體）之熱分解之條件下，形成第2種晶層57。
在半導體晶圓10上形成所希望厚度之第2種晶層57後，即停止來自處理氣體導入管13之種晶層形成用氣體之供給。
在此，本實施形態中，作為於蝕刻程序蝕刻之Si膜，使用未摻雜雜質之無摻雜Si膜55，故其表面粗糙難以惡化。其原因在於：若作為蝕刻之Si膜使用摻雜有雜質之摻雜Si膜，例如，高濃度P摻雜Si膜，即會自P摻雜Si膜中之P側被蝕刻。
且本實施形態中，在摻雜P之摻雜Si膜56上形成胺基矽烷類之第2種晶層57，故可更改善其後之P摻雜Si膜58之表面粗糙，可更良好地進行於後述之第2成膜程序之Si膜之埋入。
其次，如圖3（c）所示，自沖洗氣體供給管15對內管3內供給既定量之氮，並使反應管2內設定為既定之溫度，例如圖3（a）所示，為525℃。且，使反應管2內之氣體排出，使反應管2減壓至既定之壓力，例如圖3（b）所示，至74.5Pa（0.56Torr）。又，使反應管2內穩定於此溫度及壓力（沖洗、穩定化程序）。又，為確實排出反應管2內之氣體，宜重複反應管2內之氣體之排出及氮氣之供給複數次。
反應管2內於既定之壓力及溫度穩定後，即停止來自沖洗氣體供給管15之氮之供給。又，如圖3（d）、（f）所示，自處理氣體導入管13對反應管2內供給既定量之成膜用氣體，例如，SiH4 及PH3 （第2成膜程序）。藉由此第2成膜程序，如圖4（f）所示，在第2種晶層57上，形成摻雜P之P摻雜Si膜58。
在此，藉由蝕刻程序，蝕刻成於第1成膜程序形成之無摻雜Si膜55之開口部54擴大，故於溝槽52a之底部附近易於形成P摻雜Si膜58。因此，可抑制P摻雜Si膜58埋入溝槽52a時，於溝槽52a內產生孔隙或裂縫。
形成所希望之P摻雜Si膜58後，即停止來自處理氣體導入管13之成膜用氣體之供給。其次，如圖3（c）所示，自沖洗氣體供給管15對內管3內供給既定量之氮，並將反應管2內設定為既定之溫度，例如圖3（a）所示，為400℃。且使反應管2內之氣體排出，使反應管2回到常壓（沖洗程序）。又，為確實排出反應管2內之氣體，宜重複反應管2內之氣體之排出及氮氣之供給複數次。又，以晶舟升降部8使蓋體7下降，藉此，自反應管2內卸載半導體晶圓10（晶圓舟9）（卸載程序）。藉此，Si膜之形成結束。
其次，確認第1成膜程序後實施第2種晶層形成程序之本發明之矽形成方法之效果。圖5（a）顯示實施例1及比較例1～3之製造條件之相異點。
實施例1中，與圖3所示之配方同樣地，於在基板上形成之絕緣膜上，形成第1種晶層，形成無摻雜Si膜。在此，使用Si2 H6 ，在400℃，133.3Pa（1Torr），32.6分鐘之條件下，於第1種晶層上形成無摻雜Si膜（Si2 H6 膜）。其次，導入10％之PH3 ，如圖5（a）所示，在400℃，200Torr，60分鐘之條件下，使Si2 H6 膜中摻雜P。接著，使用BTBAS，在520℃，1分鐘之條件下，形成第2種晶層。且使用SiH4 ，在520℃，50Pa，20分鐘之條件下，形成無摻雜Si膜（SiH4 膜）。
相對於此，如圖5（a）所示，比較例1中，除對無摻雜Si膜（Si2 H6 膜）不施行摻雜程序之點、不形成第2種晶層之點以外，以與實施例1相同之條件進行成膜。比較例2中，除對Si2 H6 膜，如圖5（a）所示以較實施例1短之時間（30分）施行摻雜程序之點以外，條件與比較例1相同。比較例3中，例如，相較於比較例2摻雜程序長，施行摻雜程序與實施例1相同之時間，此外條件與比較例2相同。
圖5（b），顯示各例中SiH4 膜之厚度。不形成第2種晶層之比較例1中，不進行摻雜程序，故SiH4 膜之厚度為28.24nm。相對於此，施行摻雜程序之比較例2、3中，其分別為15.33nm、10.61nm，未獲得比較例1之程度之厚度。其原因在於：由於摻雜程序，在SiH4 膜之下之Si2 H6 膜之表面上產生醞釀時間，Si核的發生延遲，成膜開始延遲。可想像其結果導致表面粗糙亦劣化，故造成此後果。且由比較例2與比較例3可知，提高P濃度後，醞釀時間即變長，膜厚變薄。其結果，表面粗糙惡化。相對於此，施行與比較例3相同之濃度之摻雜之實施例1中，藉由形成第2種晶層，獲得與不施行摻雜之比較例1相同之SiH4 膜之厚度，可良好地使Si膜成膜。
其次，圖5（c），顯示各例中SiH4 膜之濁霧度。不施行摻雜程序之比較例1中，濁霧度為0.376，相對於此，施行摻雜程序之比較例2中，為0.459，濁霧度惡化，摻雜更高濃度之P之比較例3中，為0.507，更惡化。相對於此，設置第2種晶層之實施例1中，為0.397，獲得接近不施行摻雜程序之比較例1之數值。自此等數值，可確認以第2種晶層抑制表面粗糙之發生之抑制效果。
如以上說明，依本實施形態，對無摻雜Si膜55施行摻雜程序後，在摻雜Si膜56上使第2種晶層57成膜，在其上形成P摻雜Si膜58，藉此，抑制摻雜程序造成的Si膜之表面粗糙之惡化，可良好地使Si膜成膜。如此，可使埋入特性良好之Si膜成膜。
又，本發明，不限於上述之實施形態，可進行各種變形、應用。
上述之實施形態中，雖舉於第1成膜程序使無摻雜Si膜55成膜之情形為例說明，但亦可於第1成膜程序，使摻雜有雜質之Si膜，例如，對反應管2內同時供給含有雜質（P）之氣體與SiH4 等，藉由將P導入Si膜中之原位（in-situ）摻雜，而含有雜質之Si膜成膜。此時，亦可在摻雜有雜質之Si膜上使第2種晶層57成膜，在其上形成Si膜，藉此，抑制摻雜程序造成的Si膜之表面粗糙之惡化，可良好地使Si膜成膜。
上述之實施形態中，雖舉在絕緣膜52、溝槽52a上形成第1種晶層53之構成為例說明，但不限於此，亦可省略第1種晶層53形成程序。
且上述之實施形態中，雖舉在第1成膜程序後具有蝕刻程序之構成為例說明，但可省略蝕刻程序。
且矽膜之形成方法中，為抑制形成之Si膜作為電極之特性劣化，亦可在第1成膜程序前，實施去除形成於溝槽52a之底部之自然氧化膜之程序。此時，作為自然氧化膜去除用氣體，例如使用氨（NH3 ）及HF、氨與NF3 等，自處理氣體導入管13同時對反應管2內供給此等氣體。且去除自然氧化膜之程序中，反應管2內之溫度，為25℃～200℃更佳。且反應管2內之壓力，宜為0.133Pa～133Pa（0.001Torr～1Torr）。又，作為自然氧化膜去除用氣體使用氨與NF3 時，半導體晶圓10之溫度宜為超過600℃之溫度。
且上述實施形態中，亦可例如在重複第1成膜程序、蝕刻程序、及摻雜程序複數次後，實施第2種晶層形成程序、第2成膜程序。且在第1成膜程序前實施第1種晶層形成程序或自然氧化膜去除程序時，亦可在重複第1成膜程序、蝕刻程序、及摻雜程序複數次後，實施第2成膜程序。此等者時，可更抑制孔隙或裂縫之產生。
上述實施形態中，雖以於第1成膜程序，在半導體晶圓10之絕緣膜52上，及溝槽52a內形成無摻雜Si膜55，俾具有開口部54之情形為例說明本發明，但亦可於第1成膜程序，使無摻雜Si膜55成膜，俾不具有開口部54。此時，於蝕刻程序，蝕刻無摻雜Si膜55，摻雜雜質後，使摻雜雜質之Si膜成膜，令其埋入經摻雜之Si膜，藉此，可獲得與上述實施形態相同之效果。
上述實施形態中，雖已作為成膜用氣體使用SiH4 之情形為例說明本發明，但只要是可使Si膜，亦即多晶矽膜、非晶矽膜成膜之氣體，亦可使用其他氣體。
上述實施形態中，雖以作為摻雜種（雜質）使用P（PH3 ）之情形為例說明本發明，但摻雜種不由此限定，例如亦可係B、As、C、O、N。且雜質，不限定為1種類，亦可為複數種類。使用複數種類雜質時，宜包含產生電性之載體之含有P、B、或As之雜質，及改變結晶之性質之選自於C、O、N之1者以上之雜質。藉由具有選自於C、O、N之1者以上之雜質，例如，可抑制晶粒之沉積。
上述實施形態中，雖以作為蝕刻氣體，使用Cl2 之情形為例說明本發明，但只要是可蝕刻於第1成膜程序形成之無摻雜Si膜之氣體即可，亦可使用F2 、ClF3 等其他鹵素氣體。
上述實施形態中，雖以作為熱處理裝置，使用雙重管構造之批次式縱型熱處理裝置之情形為例說明本發明，但本發明例如亦可適用單管構造之批次式熱處理裝置。
依本發明之實施形態之控制部100，可不使用專用之系統，而使用通常之電腦系統實現。例如，自儲存用來實行上述之處理之程式之記錄媒體（軟碟、CD－ROM（Compact Disc Read Only Memory）等）對通用電腦，安裝該程式，藉此，可構成實行上述之處理之控制部100。
又，用來供給此等程式之手段任意。如上述可藉由既定之記錄媒體供給外，例如，亦可經由通信線路、通信網路、通信系統等供給。此時，例如，亦可於通信網路之掲示板（BBS：Bulletin Board System）掲示該程式，經由網路提供之。又，可起動如此提供之程式，在OS（Operating System）之控制下，與其他應用程式同樣地實行，藉此，實行上述之處理。 【產業上利用性】
本發明，於矽膜之形成方法及其形成裝置有用。
依本發明，可良好地埋入矽膜。且可抑制表面粗糙惡化。
吾人應認為，本次揭示之實施形態於所有點上皆係例示，非限制性者。實際上，上述實施形態可以各種形態實現。且上述之實施形態，只要不逸脫添附之申請範圍及其主旨，可以各種形態省略、取代、變更。本發明之範圍，企圖包含在添附之申請專利範圍與其均等之意義及範圍內之所有變更。
1‧‧‧熱處理裝置
2‧‧‧反應管
3‧‧‧內管
4‧‧‧外管
5‧‧‧岐管
6‧‧‧支持環
7‧‧‧蓋體
8‧‧‧晶舟升降部
9‧‧‧晶圓舟
10‧‧‧半導體晶圓
11‧‧‧隔熱體
12‧‧‧昇溫用加熱器
13‧‧‧處理氣體導入管
14‧‧‧排氣口
15‧‧‧沖洗氣體供給管
16‧‧‧排氣管
17‧‧‧閥
18‧‧‧真空泵
100‧‧‧控制部
附圖，作為本說明書之一部分導入而揭示本發明之實施形態，與上述一般的說明及後述之實施形態之詳細內容一齊說明本發明之概念。
【圖1】係顯示本發明之實施形態之熱處理裝置圖。
【圖2】係顯示圖1之控制部之構成圖。
【圖3】係顯示說明本實施形態之矽膜之形成方法之配方圖。
【圖4】(a)～(f)係用來說明本實施形態之矽膜之形成方法圖。
【圖5】(a)～(c)係顯示依本實施形態之矽膜之形成方法之實驗結果圖。
1‧‧‧熱處理裝置
2‧‧‧反應管
3‧‧‧內管
4‧‧‧外管
5‧‧‧岐管
6‧‧‧支持環
7‧‧‧蓋體
8‧‧‧晶舟升降部
9‧‧‧晶圓舟
10‧‧‧半導體晶圓
11‧‧‧隔熱體
12‧‧‧昇溫用加熱器
13‧‧‧處理氣體導入管
14‧‧‧排氣口
15‧‧‧沖洗氣體供給管
16‧‧‧排氣管
17‧‧‧閥
18‧‧‧真空泵
100‧‧‧控制部

Claims (12)

  1. 一種矽膜之形成方法，在於表面形成有溝槽之被處理體之該溝槽，形成矽膜，其特徵在於包含：第1成膜程序，形成第1矽層，令其埋入該被處理體之該溝槽；摻雜程序，在於該第1成膜程序成膜之該第1矽層之表面附近，摻雜雜質；第1種晶層形成程序，在於該摻雜程序摻雜雜質之該第1矽層上，形成第1種晶層；及第2成膜程序，在於該第1種晶層形成程序形成之該第1種晶層上，形成含有雜質之第2矽層，其中該第1成膜程序包含供給含有雜質與SiH4的氣體，使得該第1矽層藉由原位摻雜形成為含有雜質。
  2. 如申請專利範圍第1項之矽膜之形成方法，其中更包含：蝕刻程序，蝕刻於該第1成膜程序在該溝槽成膜之該第1矽層；該摻雜程序中，在於該蝕刻程序經蝕刻之該第1矽層之表面附近，摻雜雜質。
  3. 如申請專利範圍第2項之矽膜之形成方法，其中該第1成膜程序中，使該第1矽層成膜，俾該被處理體之該溝槽具有開口部， 該蝕刻程序中，蝕刻於該第1成膜程序在該溝槽成膜之該第1矽層，俾使該溝槽之該開口部擴張，該第2成膜程序中，形成該第2矽層，令其埋入在該蝕刻程序將該開口部擴張之該溝槽。
  4. 如申請專利範圍第1項之矽膜之形成方法，其中該第1種晶層係含有胺基之矽烷。
  5. 如申請專利範圍第1項之矽膜之形成方法，其中該雜質係為磷。
  6. 如申請專利範圍第1項之矽膜之形成方法，其中包含在該第1成膜程序前，於該溝槽之表面形成第2種晶層之程序。
  7. 一種矽膜之形成裝置，在於表面形成有溝槽之被處理體之該溝槽形成矽膜，其特徵在於包含：第1成膜機構，形成第1矽層，令其埋入該被處理體之該溝槽；摻雜機構，在藉由該第1成膜機構成膜之該第1矽層之表面附近，摻雜雜質；第1種晶層形成機構，在藉由該摻雜機構摻雜有雜質之該第1矽層上，形成第1種晶層；及第2成膜機構，在藉由該第1種晶層形成機構形成之第1種晶層上，形成含有雜質之第2矽層， 其中該第1成膜機構供給含有雜質與SiH4的氣體，使得該第1矽層藉由原位摻雜形成為含有雜質。
  8. 如申請專利範圍第7項之矽膜之形成裝置，其中更包含：蝕刻機構，蝕刻藉由該第1成膜機構於該溝槽成膜之該第1矽層；該摻雜機構，在藉由該蝕刻機構加以蝕刻之該第1矽層之表面附近，摻雜雜質。
  9. 如申請專利範圍第8項之矽膜之形成裝置，其中該第1成膜機構，使該第1矽層成膜，而令該被處理體之該溝槽具有開口部，該蝕刻機構，將藉由該第1成膜機構於該溝槽成膜之該第1矽層加以蝕刻，而使該開口部擴張，該第2成膜機構，形成該第2矽層，以令其埋入藉由該蝕刻機構而使該開口部擴張之該溝槽。
  10. 如申請專利範圍第7項之矽膜之形成裝置，其中該第1種晶層係含有胺基之矽烷。
  11. 如申請專利範圍第7項之矽膜之形成裝置，其中該雜質係為磷。
  12. 如申請專利範圍第7項之矽膜之形成裝置，其中更包含：在藉由該第1成膜機構成膜前，於該溝槽之表面形成第2種晶層之機構。
TW103126079A 2013-08-02 2014-07-30 矽膜之形成方法及其形成裝置 TWI576899B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013161773A JP6092040B2 (ja) 2013-08-02 2013-08-02 シリコン膜の形成方法およびその形成装置

Publications (2)

Publication Number Publication Date
TW201521088A TW201521088A (zh) 2015-06-01
TWI576899B true TWI576899B (zh) 2017-04-01

Family

ID=52428051

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103126079A TWI576899B (zh) 2013-08-02 2014-07-30 矽膜之形成方法及其形成裝置

Country Status (4)

Country Link
US (1) US9490139B2 (zh)
JP (1) JP6092040B2 (zh)
KR (1) KR20150016102A (zh)
TW (1) TWI576899B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5925673B2 (ja) * 2012-12-27 2016-05-25 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置
CN107532268B (zh) 2015-04-28 2019-12-03 联合工程公司 用于对铝合金铸件进行热处理的系统和方法
DK3316929T3 (da) 2015-07-03 2021-07-26 Shl Medical Ag Medikamenttilførselsanordning
JP6693292B2 (ja) 2016-06-20 2020-05-13 東京エレクトロン株式会社 半導体装置の製造方法及び半導体製造装置
CN106783543A (zh) * 2016-12-23 2017-05-31 武汉新芯集成电路制造有限公司 无定形硅的沉积方法和3d‑nand闪存的制作方法
JP7004608B2 (ja) * 2018-05-11 2022-01-21 東京エレクトロン株式会社 半導体膜の形成方法及び成膜装置
JP2022143997A (ja) * 2021-03-18 2022-10-03 キオクシア株式会社 半導体製造方法および半導体製造装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130005142A1 (en) * 2011-06-30 2013-01-03 Tokyo Electron Limited Method and apparatus for forming silicon film
US20130023110A1 (en) * 2011-07-22 2013-01-24 Tokyo Electron Limited Method and apparatus for forming amorphous silicon film

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321556A (ja) 1997-05-17 1998-12-04 Tokyo Electron Ltd 成膜方法
US7919373B2 (en) * 2007-08-30 2011-04-05 Hynix Semiconductor Inc. Method for doping polysilicon and method for fabricating a dual poly gate using the same
JP4967066B2 (ja) * 2010-04-27 2012-07-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
JP5692763B2 (ja) 2010-05-20 2015-04-01 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP2012004542A (ja) 2010-05-20 2012-01-05 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
JP5741382B2 (ja) * 2011-09-30 2015-07-01 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
JP5829196B2 (ja) * 2011-10-28 2015-12-09 東京エレクトロン株式会社 シリコン酸化物膜の成膜方法
KR20130106151A (ko) * 2012-03-19 2013-09-27 에스케이하이닉스 주식회사 고종횡비 캐패시터 제조 방법
JP5794949B2 (ja) 2012-05-29 2015-10-14 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130005142A1 (en) * 2011-06-30 2013-01-03 Tokyo Electron Limited Method and apparatus for forming silicon film
US20130023110A1 (en) * 2011-07-22 2013-01-24 Tokyo Electron Limited Method and apparatus for forming amorphous silicon film

Also Published As

Publication number Publication date
JP6092040B2 (ja) 2017-03-08
KR20150016102A (ko) 2015-02-11
US20150037975A1 (en) 2015-02-05
JP2015032712A (ja) 2015-02-16
TW201521088A (zh) 2015-06-01
US9490139B2 (en) 2016-11-08

Similar Documents

Publication Publication Date Title
TWI576899B (zh) 矽膜之形成方法及其形成裝置
JP5864360B2 (ja) シリコン膜の形成方法およびその形成装置
KR101477159B1 (ko) 실리콘막의 형성 방법 및 그의 형성 장치
JP5692763B2 (ja) シリコン膜の形成方法およびその形成装置
TWI581369B (zh) 凹部充填方法及處理裝置
TW201433653A (zh) 薄膜形成方法及薄膜形成裝置
TWI589727B (zh) 矽氧化膜之形成方法及其形成裝置
US9558940B2 (en) Method and apparatus for forming silicon film
TW201600622A (zh) 非晶矽膜形成裝置之清洗方法、非晶矽膜之形成方法、及非晶矽膜形成裝置
JP5794949B2 (ja) シリコン膜の形成方法およびその形成装置
KR20140005090A (ko) 실리콘 산화막의 형성 방법 및 그 형성 장치
JP5276743B2 (ja) アモルファスカーボン膜の形成方法および形成装置
JP5922542B2 (ja) 積層膜の形成方法およびその形成装置