TWI575787B - 用於記憶體及邏輯的磁性元件 - Google Patents

用於記憶體及邏輯的磁性元件 Download PDF

Info

Publication number
TWI575787B
TWI575787B TW103120502A TW103120502A TWI575787B TW I575787 B TWI575787 B TW I575787B TW 103120502 A TW103120502 A TW 103120502A TW 103120502 A TW103120502 A TW 103120502A TW I575787 B TWI575787 B TW I575787B
Authority
TW
Taiwan
Prior art keywords
width
magnetic layer
free
long
free magnetic
Prior art date
Application number
TW103120502A
Other languages
English (en)
Other versions
TW201523945A (zh
Inventor
狄米崔 尼可諾夫
艾恩 楊
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201523945A publication Critical patent/TW201523945A/zh
Application granted granted Critical
Publication of TWI575787B publication Critical patent/TWI575787B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

用於記憶體及邏輯的磁性元件
本發明的實施例在半導體裝置的領域中，且特別在磁鐵為基之記憶體的領域中。
部分磁性記憶體，諸如，自旋轉移力矩記憶體(STTM)，使用用於交換及偵測記憶體之磁狀態的磁穿隧接面(MTJ)。圖1包括自旋轉移力矩隨機存取記憶體(STTRAM)，一種形式的STTM。圖1包括由鐵磁(FM)層125、127及穿隧障壁126(例如，氧化鎂(MgO))組成的MTJ。該MTJ將位元線(BL)105耦接至選擇開關120(例如，電晶體)、字線(WL)110、及感測線(SL)115。記憶體100針對FM層125、127的不同相對磁化藉由存取磁阻(例如，穿隧磁阻(TMR))的改變而被「讀取」。
更具體地說，MTJ磁阻係由層125、127的相對磁化方向決定。當二層之間的磁化方向係反平行時，MTJ在高磁阻狀態中。當二層之間的磁化方向平行時，MTJ在低磁阻狀態中。層127係「基準層」或「固定 層」，因為其磁化方向係固定的。層125係「自由層」，因為其磁化方向係藉由通過由基準層極化的驅動電流而改變(例如，將正電壓施加至層127將層125的磁化方向旋轉成與層127的磁化方向相反，且將負電壓施加至層127將層125的磁化方向旋轉成與層127相同的方向)。
100、732、734‧‧‧記憶體
105‧‧‧位元線(BL)
110、WL‧‧‧字線(WL)110
115‧‧‧感測線(SL)
120‧‧‧選擇開關
125、127‧‧‧鐵磁(FM)層
126‧‧‧穿隧障壁
301、302、303、304‧‧‧實例
305‧‧‧矩形自由層
401、402、403‧‧‧輪廓
404‧‧‧寬度
405、408‧‧‧磁鐵長度
406、407、409‧‧‧部分
410‧‧‧距離
411‧‧‧轉角
412‧‧‧長軸
413‧‧‧短軸
414‧‧‧角
499‧‧‧彎曲虛線
501、502‧‧‧線
700‧‧‧多處理器系統
701‧‧‧方法
714‧‧‧輸入/輸出(I/O)裝置
718‧‧‧匯流排橋接器
722‧‧‧鍵盤/滑鼠
724‧‧‧音訊I/O
728‧‧‧資料儲存單元
730‧‧‧碼
731、735、736‧‧‧控制邏輯
750‧‧‧點-對-點互連
770‧‧‧第一處理器
780‧‧‧第二處理器
790‧‧‧晶片組
本發明之實施例的特性及優點將從隨附申請專利範圍、一或多個範例實施例的以下詳細描述、及對應圖式而變得明顯，其中：圖1描畫習知磁性記憶體單元。
圖2關於本發明之實施例中的自由層切換時間及曲率半徑。
圖3關於自由磁性層中的C及S狀態。
圖4包括本發明之實施例中的各種磁鐵輪廓。
圖5關於本發明之實施例中的穩定性及臨界電流。
圖6關於本發明之實施例中的臨界電流。
圖7描畫在本發明的實施例中形成MTJ的方法。
圖8描畫由本發明實施例使用的系統。
【發明內容及實施方式】
現在將參考該等圖式，其中相似結構可能設有相似的字尾參考名稱。為更清楚地顯示各種實施例的結構，包括於本文中的該等圖式係積體電路結構的圖示表示。因此，該等已製造積體電路結構的實際外觀，例如，在顯微照片中，可能顯現得不同，同時仍合併該等說明實施例的聲稱結構。此外，該等圖式可能僅顯示對理解該等說明實施例有用的結構。可能未包括本發明中之已為人所知的額外結構，以維持該等圖式的明確性。「實施例」、及「各種實施例」等指示所描述的實施例(等)可能包括特定特性、結構、或特徵，但不係每個實施例均必需包括該等特性、結構、或特徵。部分實施例可能具有部分、所有、或沒有針對其他實施例描述的特性。「第一」、「第二」、及「第三」等描述共同物件並指示正在引用的相似物件的不同實例。此種形容辭未暗示所描述物件必須採用給定順序，不論係在時間上、空間上、順序上、或任何其他方式上。「連接」可能指示元件彼此直接實體或電接觸，且「耦接」可能指示元件彼此合作或互動，但彼等可能或可能不直接實體或電接觸。又，雖然相似或相同數字可能用於指定不同圖中的相同或相似部分，如此作並不意謂著包括相似或相同數字的所有圖式構成單一或相同實施例。
上述STTRAM僅係「超越CMOS」技術(或「非CMOS為基」技術)的一範例，其相關於未完全以互補式金屬氧化物半導體(CMOS)技術實作的裝置及製程。 超越CMOS技術可能依賴自旋極化(其關於基本粒子的自旋或本質角動量與給定方向對準的角度)，且更通常依賴於自旋電子學(涉及電子之本質自旋、其關聯磁矩、及電子的基本電子電荷的電子學分支)。自旋電子裝置可能關於TMR，其使用通過薄絕緣體至分離鐵磁層的電子量子機器穿隧，及STT，其中可能使用自旋極化電子的電流控制鐵磁電極的磁化方向。
超越CMOS裝置包括，例如，實作在記憶體中的自旋電子裝置(例如，3端STTRAM)、自旋邏輯裝置(例如，裝置閘)、穿隧式場效電晶體(TFET)、碰撞游離MOS(IMOS)裝置、奈米機電開關(NEMS)、負共閘極FET、共振穿隧二極體(RTD)、單電子電晶體(SET)、自旋FET、奈米磁鐵邏輯(NML)、磁域壁邏輯、及磁域壁記憶體等。雖然本文的各種實施例討論記憶體，其他實施例並未受如此限制且可包括在上文提及的技術中。
因此，磁鐵在上述的許多技術中扮演主要角色。然而，磁鐵在半導體裝置中的實際實作能係困難的。例如，用於STTRAM之奈米磁鐵的有效遮罩佈置、光微影、及型樣化係特別有問題的。此困難的一部分係基於奈米磁鐵元件之形狀必需係橢圓形的(其提供磁狀態穩定性，所以橢圓形磁鐵不會由於，例如，熱雜訊而將其磁定向不利地反轉/轉移至其他磁化狀態，諸如，所討論的C及S狀態)。然而，橢圓形(由於其滾圓邊緣)難以藉由基於平行線之週期陣列的現代光微影技術製造。
更具體地說，容許非直角形狀的特殊遮罩對型樣化橢圓形形狀係必要的。因此，使用平行線的週期格柵及間距減半的現代光微影技術不適用於橢圓形形狀。結果，橢圓形形狀不使用間距減半等，且因此不以微處理器光微影中可用的臨界尺寸形成(臨界尺寸包括在使用給定技術，諸如，45nm光微影的半導體裝置/電路製造期間所能形成的最小幾何特徵，諸如，互連線、接點、及溝槽等的寬度)。所以當製造橢圓形奈米磁鐵時，將彼等製造為大型奈米磁鐵(未以臨界尺寸形成)，其需要大電流以交換磁鐵的極性(諸如，改變自由磁性層的定向)。此使橢圓形記憶體為基的STTRAM不能與其他種類的記憶體競爭。
雖然橢圓形自由層係有問題的(見上文)，橢圓形不係唯一有問題的形狀。例如，具有四個90度轉角的矩形形狀自由層具有許多問題。首先，具有接近理想「尖銳轉角」的此種自由層可需要6或更多個光微影遮罩以製造裝置。其次，習知規範決定矩形磁鐵對MTJ中的自由層將係不合格的，因為彼等係不穩定的。具體地說，矩形自由層據信不能沿著該矩形的長軸製造明確的磁化狀態(與沿著其長軸確實製造一個獨特明確磁化狀態的橢圓形不同)。習知規範保持矩形形狀遭受偽造狀態。此種狀態具有接近自由層邊緣彎曲之形成所謂的「C-狀態」及「S-狀態」的磁化。圖3顯示MTJ的矩形自由層305。「S狀態」存在於實例301(其中一電荷極性形成在最左側箭號的頂部且相反極性電荷聚集在最右側箭號的頂部以形成 「S」形狀)及302(其中一電荷極性形成在最左側箭號的底部且相反極性電荷聚集在最右側箭號的底部以形成「S」形狀)中。「C狀態」存在於實例303(其中一電荷極性形成在最左側箭號的頂部且相反極性電荷聚集在最右側箭號的底部以形成「C」形狀)及304(其中一電荷極性形成在最左側箭號的頂部且相反極性電荷聚集在最右側箭號的底部以形成「C」形狀)中。此等不穩定狀態會導致資料保真度損失(例如，MTJ儲存「1」處由於不穩定性「反轉」為「0」)。
然而，一實施例包括具有滾圓角之非橢圓形自由層的磁性穿隧接面(MTJ)。例如，一實施例包括MTJ，該MTJ包括自由磁性層、固定磁性層、及在該自由及固定層之間的穿隧障壁；其中該自由磁性層包括頂表面、底表面、及環繞該自由磁性層並將該底表面耦接至該頂表面的側壁；其中該頂表面係具有複數個滾圓角的矩形。在一實施例中，該頂表面的縱橫比在4：1及8：1之間(長度對寬度)。此種實施例提供製造容易性以及可接受的臨界切換電流(以反轉該自由層的極性)及穩定性。本文描述其他實施例。
例如，圖4包括本發明之實施例中的各種磁鐵輪廓。自由磁性層輪廓401通常係橢圓形的。如本文所使用的，橢圓形係指閉曲線，解析幾何之圓錐截痕的一者，由其與二固定點(焦點)各者的距離相加為相同值的所有點組成。焦點之間的中點係中心。又，本文討論的「橢 圓形」及其他形狀在光微影背景中待理解為「曲線」可由或多或少共同形成曲線的一系列階梯切線或階差組成。輪廓401係自由磁性層的「頂視圖」並包括磁鐵長度408(及會從界定長度409之側延伸至其相對/相反側的寬度)。橢圓形輪廓401在其整體圓周附近不係非常平滑的(在數學或幾何背景下而非光微影背景下取得的習知橢圓形會係該情形)。例如，一邊緣或側可包括線形(非彎曲)部分，諸如，部分409或界定距離410的部分。雖然此形狀可產生可接受的臨界電流及自由層的穩定度，如上文所述，製造此種形狀的層係有問題的。
輪廓402係純粹矩形(亦即，其所有角均係直角並具有長度不等之相鄰側的平行四邊形)，且由於穩定性(C及S狀態)及製造(其製造需要過量遮罩)係有問題的。
然而，輪廓403包括能使用少至2個遮罩製造並也提供可接受的穩定性及切換電流的輪廓。輪廓403係自由磁性層的「頂視圖」並包括磁鐵長度405及寬度404。輪廓403(「具有滾圓角的矩形」)包括具有線形(非彎曲)部分，諸如，部分406、407的邊緣或側。部分405：部分404的縱橫比(長度：寬度)在6：1及7：1之間。然而，其他實施例並未受如此限制，並可包括2：1、3：1、4：1、5：1、8：1、及9：1等的縱橫比。因此，具有滾圓角(為了製造方便及可接受的臨界電流)及特定縱橫比(以促進磁狀態穩定度)之矩形自由層的組合提供具有超越習知MTJ 之優點的實施例。
另外，轉角或彎曲部分411將「長側」(諸如，由長度406界定之側)耦接至「短側」(諸如，由距離407界定之側)。彎曲部分可包括一致的曲率半徑(亦即，曲線在該曲線上之點的曲率半徑R係在該點最佳近似該曲線之圓弧半徑的量測)或變化曲率半徑。角414對應於在轉角411之一點的曲率半徑。(請注意區域411內的元件未依比例描畫。)角414在水平側/線及連接至彎曲虛線499的非水平線之間或直接連接至彼等。彎曲虛線499係應對其計算曲率半徑的轉角或曲線(亦即，虛曲線499的曲率半徑係最佳近似虛曲線499之圓弧半徑的量測-實際半徑未描繪於圖4中)。實施例可具有包括，諸如，3、6、9、12、15、18、及21nm等之曲率半徑的轉角。
圖2描繪對橫跨自由層的給定電流，用於切換自由層之極性的切換速度如何與6、9、及18nm的曲率半徑相對地一致(當一者在圖2的Y軸上昇時，切換速度增加)。因此實施例能包括不係橢圓形但也不係矩形的滾圓角。此種實施例提供可接受的穩定性(亦即，界定沿著與磁鐵的短軸413垂直之磁鐵的長軸412的磁化狀態)及切換電流(與橢圓形相似)及僅使用二遮罩的可製造性(例如，與矩形相似)(比包括90度轉角之「純粹」矩形所需要的6個遮罩組，其在遮罩組上導致戲劇性的成本節省)。
藉由避免需要用於非直角形狀之特殊遮罩的 橢圓形，可使用，例如，使用平行線的週期格柵及間距減半的現代光微影技術。因此，輪廓403的尺寸，諸如，寬度404，可用裝置或包括裝置之封裝的臨界尺寸形成。例如，互連，諸如，圖1中的字線，可用等於寬度404的寬度形成(亦即，二者以臨界尺寸形成)。作為另一範例，圖1中的選擇開關120可形成為具有與寬度404相同的寬度之鰭的「鰭式場效電晶體(finFET)」(亦即，二者以臨界尺寸形成)。
將finFET形成在半導體材料之薄條(稱為「鰭」)周圍。該鰭可形成自基板。電晶體包括FET節點：閘極、閘極介電部、及源極及汲極區域。finFET的導電通道位於在閘極介電部下方之鰭的外側上。電流沿著鰭之二「側壁」並沿著鰭之頂側流動。因為導電通道基本沿著鰭之三個不同外平面區域放置，圖1的特別finFET典型稱為「三閘極」finFET。存在其他種類的finFET(諸如，「雙閘極」finFET，其包括在其他實施例中且其中該導電通道主要僅沿著鰭的二側壁放置且未沿著在鰭的頂側放置)。
請記住與finFET有關的通常背景，本發明的實施例可包括在包括具有如本文描述之自由層的MTJ之記憶體胞中的finFET。例如，圖1的開關120可係耦接至如本文討論之各種實施例中所描述地型樣化之自由層(與層127相似)的finFET。與可包括橢圓形自由層的習知記憶體胞不同(其甚大並具有大切換電流)，實施例包括具有 以與用於記憶體胞之finFET開關裝置中的鰭之寬度相同的寬度形成之寬度404的自由層。等於鰭寬度及寬度404的此「臨界尺寸」可基於半間距技術、雙型樣化技術、及/或將針對低晶粒實際空間、低切換電流實施例提供的自對準間隔器技術形成。
自對準間隔器技術關於間隔器，其係形成在預型樣化特徵之側壁上的膜層。間隔器係藉由將該膜沈積或反應在先前型樣上，之後藉由蝕刻以移除在水平表面上的膜材料，僅留下在側壁上的材料而形成。藉由移除原始型樣化特徵，僅留下該間隔器。然而，因為每條線有二間隔器，線密度倍增。例如，此容許特徵，諸如，鰭及寬度404，以原始光微影間距的一半形成。
實施例包括具有滾圓角及128nm之長度405、18nm的寬度404、及2.5nm之厚度的矩形奈米磁鐵。當然其他實施例並未受如此限制，並可包括100、110、120、130、及140nm等的長度、及5、10、15、20、25、及30nm的寬度、及1、2、3、4、及5nm等的厚度。此種尺寸的精確組合可藉由，例如，圖5引導，其處理本發明之實施例中的穩定度及臨界電流。線502顯示在線502右側之可接受穩定度(例如，大於或等於48kT，其中T=溫度且k=波茲曼常數)及在線502左側的不可接受穩定度之間的分界。線501顯示在線501上方之可接受臨界電流(切換自由層極性之所需)及線501下方的不可接受臨界電流之間的分界。因此，具有在6及18nm之間的曲率 半徑之轉角的128x18x2.5實施例清楚地落在圖5的右上部內，其指示該實施例適當地平衡效能(亦即，可接受的切換電流及穩定度)及可製造性。
圖6關於本發明之實施例中的臨界電流。更具體地說，圖6描繪切換速度對施用於橢圓形及矩形奈米磁鐵之電流的相依性。空心圓指示各情形的臨界電流。例如，臨界切換電流對橢圓形=110μA且對具有滾圓角的矩形=130μA。當電流增加以產生更快切換速度時(當一者在圖6的Y軸上昇時，切換速度增加)，在橢圓形及具有滾圓角的矩形自由層之間的切換速度中的差動相當一致，並指示具有滾圓角之矩形自由層的可接受操作。
圖7描畫在本發明的實施例中形成記憶體的方法701。區塊705包括使用第一遮罩形成自由磁性層的二線形長側，通常平行於包括該等長側之MTJ的長軸。在實施例中，此等側可形成在二間隔器之間。在實施例中，二側之間的寬度(例如，寬度404)可等於用於形成該等側之光微影技術的臨界尺寸。在實施例中，二線性長側直接接觸二間隔器。由於使用間隔器，或其他次間距技術，該二線形長側可比光微影方法的最小間距更彼此接近。
區塊710包括使用第二遮罩形成自由磁性層的二線形短側，通常平行於MTJ的短軸。此第二遮罩可係在處理中用於修除二線形長側並形成短側的「切割遮罩」。區塊715包括使用第一及第二遮罩形成將該長及短 側彼此耦接之該自由磁性層的複數個滾圓角。依據此等遮罩的解析度，此可由於使用第一及第二遮罩而發生(亦即，當使用切割遮罩以切割長側時，滾圓角可基於正在使用之光微影方法的解析度而產生)。換言之，該方法可包括使用第一及第二遮罩且不使用其他遮罩形成複數個滾圓角。然而，在其他實施例中，可使用第三遮罩(或額外遮罩)以形成滾圓角(雖然如此作仍「基於」先於第三遮罩之使用的第一及第二遮罩)。區塊720包括建立MTJ的剩餘部分，包括穿隧障壁及固定層。
雖然數個實施例包括包含CoFe的固定及自由層，其他實施例可包括CoFeB、Ta、及NiFe等。另外，實施例可包括具有與MgO不同之某物的穿隧障壁，諸如，其他氧化物。
可能將實施例使用在不同種類的系統中。例如，在一實施例中，通訊裝置(例如，行動電話、行動計算節點、智慧型手機、易網機、筆記型電腦、個人電腦、手錶、及相機)可配置成包括本文描述的各種實施例。現在參考至圖8，顯示係根據本發明的實施例之系統的方塊圖。多處理器系統700係點-對-點互連系統，並包括經由點-對-點互連750耦接的第一處理器770及第二處理器780。各處理器770及780可係包括，例如，使用本文描述之以磁性及自旋為基的記憶體之嵌入式非揮發性記憶體的多核心處理器。第一處理器770可能包括記憶體控制器集線器(MCH)及點-對-點(P-P)介面。相似地，第二處理器 780可能包括MCH及P-P介面。MCH可能將處理器耦接至個別記憶體，亦即，記憶體732及記憶體734，彼等可能係區域地附接至個別處理器之主記憶體(例如，隨機存取記憶體(DRAM)或本文描述的自旋為基的記憶體)的一部分。然而，處理器可能位於與本文描述之記憶體相同的晶片上。可能經由P-P互連將第一處理器770及第二處理器780分別耦接至晶片組790。晶片組790可能包括P-P介面。再者，可能經由介面將晶片組790耦接至第一匯流排799。可能連同將第一匯流排799耦接至第二匯流排798的匯流排橋接器718，將各種輸入/輸出(I/O)裝置714耦接至第一匯流排799。晶片組790也可包括本文描述之以磁性及自旋為基的記憶體。在一實施例中，可將各種裝置耦接至第二匯流排798，包括，例如，鍵盤/滑鼠722、通訊裝置797、以及資料儲存單元728，諸如，可能包括碼730的硬碟驅動器或其他大量儲存裝置(可使用或不使用本文描述之以磁性或自旋為基的記憶體)。碼可能包括在包括記憶體728、732、734、及經由網路耦接至系統700的記憶體等的一或多個記憶體中。另外，可能將音訊I/O724耦接至第二匯流排798。
如本文所使用的，處理器或控制器、晶片組、或記憶體可包括企圖代表本技術中已知的任何各式各樣控制邏輯的控制邏輯，且因此，可良好地實作為微處理器、微控制器、場效可規劃閘極陣列(FPGA)、特定應用積體電路(ASIC)、可程式化邏輯裝置(PLD)、韌體、及軟體 等。在部分實作中，控制邏輯731、735、及736等企圖代表當被執行時導致系統實施方法(例如，存取記憶體)的內容(例如，軟體指令等)。
以下範例關於其他實施例。
一範例包括一種設備，其包含：磁性穿隧接面(MTJ)，該MTJ包括自由磁性層、固定磁性層、及在該自由及固定層之間的穿隧障壁；其中該自由磁性層包括頂表面、底表面、及環繞該自由磁性層並將該底表面耦接至該頂表面的側壁；其中該頂表面係具有複數個滾圓角的矩形。
再次，如上文提及的，本文所使用的「滾圓角」待依據半導體處理背景解釋，其中滾圓角可能不係完全平滑的。曲率半徑可如圖4之411所指示的連接數個階差或階梯的尖端(見顯示決定曲率半徑的虛線499)。
在另一範例中，先前範例的主題內容可選擇性地包括其中該頂表面包括：長軸及垂直於該長軸的短軸；通常平行於該長軸的二線形長側；及通常平行於該短軸的二線形短側。
「長側」可係部分的側。例如，如輪廓403所示，有沿著距離406延伸的線形部分，但其僅係可視為藉由長度405界定之側的一部分。
在另一範例中，先前範例的主題內容能選擇性地包括從該二長側之一者延伸至該二長側之另一者並平行於該短軸的寬度；及從該二短側之一者延伸至該二短側 之另一者並平行於該長軸的長度；其中該長度對該寬度的縱橫比在3：1及8：1之間。
另一範例基於使用在自由層中的材料，諸如，豪斯勒合金(Heusler alloy)，使用較低縱橫比，諸如，2：1(或在2：1及4：1之間，諸如，2.3：1或2.7：1等)。具有「足夠縱橫比」(或足夠高的長度對寬度的比率)協助促進磁狀態穩定度，對抗可影響長期資料儲存(例如，1天、1週、1年或更長)的熱雜訊。
在另一範例中，先前範例的主題內容能選擇性地包括其中該複數個滾圓角之一者包括在6及18nm之間的曲率半徑。
在另一範例中，先前範例的主題內容能選擇性地包括其中該MTJ將位元線耦接至選擇開關及字線。
在另一範例中，先前範例的主題內容能選擇性地包括其中該寬度等於該設備的臨界尺寸。
在另一範例中，先前範例的主題內容能選擇性地包括互連線，該互連線具有延伸於該線的二側壁之間且與該二側壁垂直並等於該寬度的線寬。
在另一範例中，先前範例的主題內容能選擇性地包括鰭，該鰭耦接至基板並具有延伸於該鰭的二側壁之間且與該二側壁垂直並等於該寬度的鰭寬。
在另一範例中，先前範例的主題內容能選擇性地包括其中該長度少於130nm，該寬度少於25nm，且該自由磁性層的厚度少於4nm。
在另一範例中，先前範例的主題內容能選擇性地包括其中該自由磁性層包括(a)大於70kT的穩定性因子，其中T=溫度且k=波茲曼常數，及(b)少於150μA的臨界切換電流。
在另一範例中，先前範例的主題內容能選擇性地包括少於150μA的切換電流。
在另一範例中，先前範例的主題內容可選擇性地包括自旋力矩轉移記憶體(STTM)，該自旋力矩轉移記憶體包括該MTJ。
在另一範例中，先前範例的主題內容能選擇性地包括其中該自由層基於傳至該自由層之驅動電流的極性沿著該長軸改變磁化方向。
在另一範例中，先前範例的主題內容能選擇性地包括其中(a)滾圓角直接連接至該二長側之一者及該二短側的一者，(b)該二線形短側各者至少長達從該二長側的一者延伸至該二長側之另一者的寬度的25%，及(c)該二線形長側各者至少長達從該二短側的一者延伸至該二短側之另一者的長度的50%。
其他實施例提供該二線形短側各者至少長達從該二長側的一者延伸至該二長側之另一者的寬度的15、35、45%，且該二線形長側各者至少長達從該二短側的一者延伸至該二短側之另一者的長度的30、40、60、70、80、90%。
另一範例包括光微影方法，包含：形成磁性 穿隧接面(MTJ)在基板上，該MTJ包括非橢圓自由磁性層、固定磁性層、及在該自由及固定層之間的穿隧障壁層，該自由磁性層包括垂直於短軸的長軸；使用第一遮罩形成通常平行於該長軸之該自由磁性層的二線形長側；使用第二遮罩形成通常平行於該短軸之該自由磁性層的二線形短側；及使用第一及第二遮罩形成將該長及短側彼此耦接之該自由磁性層的複數個滾圓角。
非橢圓形自由磁性層可包括具有滾圓角及在4：1及8：1之間的縱橫比的矩形自由層。
在另一範例中，先前範例的主題內容能選擇性地包括使用第一及第二遮罩且不使用其他遮罩形成複數個滾圓角。
在另一範例中，先前範例的主題內容能選擇性地包括將該二線形長側形成在二間隔器之間。
在另一範例中，先前範例的主題內容能選擇性地包括其中該二線形長側直接接觸該二間隔器。
在另一範例中，先前範例的主題內容能選擇性地包括其中該二線形長側比該光微影方法的最小間距更彼此接近。
另一範例包括一種設備，包含：磁性穿隧接面(MTJ)，包括自由磁性層、固定磁性層、及在該自由及固定層之間的穿隧障壁：其中該自由磁性層(a)包括在3：1及9：1之間的長寬比，(b)係非橢圓形的，及(c)具有頂表面，該頂表面具有平行於該頂表面之長軸的二相對線形側 部分。
在3：1及9：1之間的比率可包括3：1、4：1、5：1、6：1、7：1、8：1、9：1、及在其間的點。線形側部分可如同部分406，沿著由尺寸405界定之側被包括。
在另一範例中，先前範例的主題內容能選擇性地包括其中該線形側部分的一者連接至滾圓角，該滾圓角包括在6至18nm之間的曲率半徑。
在另一範例中，先前範例的主題內容能選擇性地包括垂直於該二線形側部分並從該二線形側部分的一者延伸至該二線形側部分之另一者的寬度；其中該寬度等於該設備的臨界尺寸。
在另一範例中，先前範例的主題內容能選擇性地包括垂直於該二線形側部分並從該二線形側部分的一者延伸至該二線形側部分之另一者的寬度；其中該寬度不大於包括在該設備中之鰭的二側壁之間的最大寬度。
在另一範例中，先前範例的主題內容能選擇性地包括垂直於該二線形側部分並從該二線形側部分的一者延伸至該二線形側部分之另一者的寬度；及垂直於該寬度並從該自由磁性層的一端延伸至該自由磁性層之另一端的長度；其中該二線形側部分各者至少長達該長度的50%。
在另一範例中，先前範例的主題內容能選擇性地包括將該頂表面的橫向邊緣連接至該二相對線形側部分之一者的滾圓角，其中該滾圓角具有與從該邊緣至該二 相對線形側部分之一者一致的曲率半徑。
因此，在實施例中，全部轉角有單一曲率半徑。然而，在其他實施例中，單一轉角可具有變化曲率半徑(亦即，曲率半徑)。在一實施例中，用於單一「轉角」的曲率半徑使裝置更橢圓。在實施例中，若建構一橢圓形以具有滾圓角，任何此種「滾圓角」會具有接近尺寸408的中點較大且接近尺寸410較小(較尖)的變化曲率半徑。
另一實施例包括一種設備，其包含：磁性穿隧接面(MTJ)，該MTJ包括自由磁性層、固定磁性層、及在該自由及固定層之間的穿隧障壁；其中該自由磁性層包括頂表面、底表面、及環繞該自由磁性層並將該底表面耦接至該頂表面的側壁；其中該頂表面係具有複數個滾圓角的矩形。滾圓角的一者可具有變化曲率半徑。其他實施例可提供滾圓角的一者具有在該轉角各處一致的非變化曲率半徑。
為說明及描述之目的，已於前文呈現本發明之實施例的描述。未企圖成為徹底揭示或將本發明限制在所揭示的精確形式。此描述及以下的申請專利範圍包括僅用於描述的目的且未構成限制的術語，諸如，左、右、頂、底、上方、下方、上、下、第一、第二等。例如，指定相對垂直位置的術語係指基板或積體電路的裝置側(或主動表面)係該基板的「頂」表面的情形；該基板實際上可能在任何定向上，使得在參考的標準地圖框架中基板的「頂」側可能低於「底」側且仍落在術語「頂」的意義 內。術語「上」，如本文(包括在申請專利範圍中)所使用的，除非具體陳述，未指示在第二層「上」的第一層係正在第二層上並與其緊密接觸；在第一層及第二層之間可能有第三層或其他結構在該第一層上。本文描述之裝置或物品的實施例可在許多位置及定向上製造、使用、及出貨。熟悉本技術的人士可理解根據以上教示許多修改及變化係可能的。熟悉本技術的人士將承認有用於圖中所示之各種組件的各種等效組合物及替代物。因此本發明的範圍未企圖由此詳細描述所限制，更確切地說係由隨附至其的申請專利範圍所限制。
401、402、403‧‧‧輪廓
404‧‧‧寬度
405、408‧‧‧磁鐵長度
406、407、409‧‧‧部分
410‧‧‧距離
411‧‧‧轉角
412‧‧‧長軸
413‧‧‧短軸
414‧‧‧角
499‧‧‧彎曲虛線

Claims (23)

  1. 一種設備，包含：磁性穿隧接面(MTJ)，包括自由磁性層、固定磁性層、及在該自由及固定層之間的穿隧障壁；其中該自由磁性層包括頂表面、底表面、及環繞該自由磁性層並將該底表面耦接至該頂表面的側壁；其中該頂表面係具有複數個滾圓角的矩形，以及該頂表面包括：長軸及垂直於該長軸的短軸；通常平行於該長軸並且藉由使用第一遮罩形成的二線形長側；通常平行於該短軸並且藉由使用第二遮罩形成的二線形短側；及其中該複數個滾圓角藉由使用該第一及第二遮罩將該長及短側彼此耦接。
  2. 如申請專利範圍第1項的設備，包括：從該二線形長側之一者延伸至該二線形長側之另一者並平行於該短軸的寬度；及從該二線形短側之一者延伸至該二線形短側之另一者並平行於該長軸的長度；其中該長度對該寬度的縱橫比在3：1及8：1之間。
  3. 如申請專利範圍第2項的設備，其中該複數個滾圓角之一者包括在6及18nm之間的曲率半徑。
  4. 如申請專利範圍第2項的設備，其中該MTJ將位 元線耦接至選擇開關及字線。
  5. 如申請專利範圍第2項的設備，其中該寬度等於該設備的臨界尺寸。
  6. 如申請專利範圍第2項的設備，包括互連線，該互連線具有延伸於該線的二側壁之間且與該二側壁垂直並等於該寬度的線寬。
  7. 如申請專利範圍第2項的設備，包括鰭，該鰭耦接至基板並具有延伸於該鰭的二側壁之間且與該二側壁垂直並等於該寬度的鰭寬。
  8. 如申請專利範圍第2項的設備，其中該長度少於130nm，該寬度少於25nm，且該自由磁性層的厚度少於4nm。
  9. 如申請專利範圍第2項的設備，其中該自由磁性層包括(a)大於70kT的穩定性因子，其中T=溫度且k=波茲曼常數，及(b)少於150μA的臨界切換電流。
  10. 如申請專利範圍第9項的設備，包含少於150μA的切換電流。
  11. 如申請專利範圍第1項的設備，其中(a)滾圓角直接連接至該二線形長側之一者及該二線形短側的一者，(b)該二線形短側各者至少長達從該二線形長側的一者延伸至該二線形長側之另一者的寬度的25%，及(c)該二線形長側各者至少長達從該二線形短側的一者延伸至該二線形短側之另一者的長度的50%。
  12. 如申請專利範圍第1項的設備，其中該自由層基 於傳至該自由層之驅動電流的極性沿著該長軸改變磁化方向。
  13. 如申請專利範圍第1項的設備，包含自旋力矩轉移記憶體(STTM)，該自旋力矩轉移記憶體包括該MTJ。
  14. 一種光微影方法，包含：形成磁性穿隧接面(MTJ)在基板上，該MTJ包括非橢圓自由磁性層、固定磁性層、及在該自由及固定層之間的穿隧障壁層，該自由磁性層包括垂直於短軸的長軸；使用第一遮罩形成通常平行於該長軸之該自由磁性層的二線形長側；使用第二遮罩形成通常平行於該短軸之該自由磁性層的二線形短側；及使用第一及第二遮罩形成將該長及短側彼此耦接之該自由磁性層的複數個滾圓角。
  15. 如申請專利範圍第14項的光微影方法，包含使用該第一及第二遮罩且不使用其他遮罩形成該複數個滾圓角。
  16. 如申請專利範圍第14項的光微影方法，包含將該二線形長側形成在二間隔器之間。
  17. 如申請專利範圍第16項的光微影方法，其中該二線形長側直接接觸該二間隔器。
  18. 如申請專利範圍第16項的光微影方法，其中該二線形長側比該光微影方法的最小間距更彼此接近。
  19. 一種設備，包含： 磁性穿隧接面(MTJ)，包括自由磁性層、固定磁性層、及在該自由及固定層之間的穿隧障壁；其中該自由磁性層(a)包括在3：1及9：1之間的長寬比，(b)係非橢圓形的，及(c)具有頂表面，該頂表面具有平行於該頂表面之長軸的二相對線形側部分；其中該設備進一步包含垂直於該二線形側部分並從該二線形側部分的一者延伸至該二線形側部分之另一者的寬度；及其中該寬度不大於包括在該設備中之鰭的二側壁之間的最大寬度。
  20. 如申請專利範圍第19項的設備，其中該線形側部分的一者連接至滾圓角，該滾圓角包括在6至18nm之間的曲率半徑。
  21. 如申請專利範圍第19項的設備，包含垂直於該二線形側部分並從該二線形側部分的一者延伸至該二線形側部分之另一者的寬度；其中該寬度等於該設備的臨界尺寸。
  22. 如申請專利範圍第19項之設備，包含：垂直於該二線形側部分並從該二線形側部分的一者延伸至該二線形側部分之另一者的寬度；及垂直於該寬度並從該自由磁性層的一端延伸至該自由磁性層之另一端的長度；其中該二線形側部分各者至少長達該長度的50%。
  23. 如申請專利範圍第19項的設備，包含將該頂表 面的橫向邊緣連接至該二相對線形側部分之一者的滾圓角，其中該滾圓角具有與從該邊緣至該二相對線形側部分之一者一致的曲率半徑。
TW103120502A 2013-06-29 2014-06-13 用於記憶體及邏輯的磁性元件 TWI575787B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/048790 WO2014209402A1 (en) 2013-06-29 2013-06-29 Magnetic element for memory and logic

Publications (2)

Publication Number Publication Date
TW201523945A TW201523945A (zh) 2015-06-16
TWI575787B true TWI575787B (zh) 2017-03-21

Family

ID=52142522

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103120502A TWI575787B (zh) 2013-06-29 2014-06-13 用於記憶體及邏輯的磁性元件

Country Status (7)

Country Link
US (1) US10483455B2 (zh)
KR (1) KR102137476B1 (zh)
CN (1) CN105393306B (zh)
DE (1) DE112013007035T5 (zh)
GB (1) GB2530185B (zh)
TW (1) TWI575787B (zh)
WO (1) WO2014209402A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10483455B2 (en) * 2013-06-29 2019-11-19 Intel Corporation Magnetic element for memory and logic
US9459835B2 (en) * 2014-01-15 2016-10-04 HGST Netherlands B.V. Random number generator by superparamagnetism
US9793271B1 (en) * 2016-04-29 2017-10-17 International Business Machines Corporation Semiconductor device with different fin pitches
CN106229004B (zh) * 2016-07-11 2018-08-28 北京航空航天大学 一种光写入的非易失性磁存储器
KR102125166B1 (ko) * 2019-01-17 2020-07-07 한양대학교 산학협력단 자기터널접합구조체 기반 논리 게이트

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080258721A1 (en) * 2007-04-23 2008-10-23 Magic Technologies, Inc. MTJ sensor including domain stable free layer
US7580228B1 (en) * 2004-05-29 2009-08-25 Lauer Mark A Current perpendicular to plane sensor with non-rectangular sense layer stack
US20110233697A1 (en) * 2010-03-24 2011-09-29 Kabushiki Kaisha Toshiba Magnetic memory

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6021065A (en) * 1996-09-06 2000-02-01 Nonvolatile Electronics Incorporated Spin dependent tunneling memory
US6104633A (en) * 1998-02-10 2000-08-15 International Business Machines Corporation Intentional asymmetry imposed during fabrication and/or access of magnetic tunnel junction devices
US6005800A (en) * 1998-11-23 1999-12-21 International Business Machines Corporation Magnetic memory array with paired asymmetric memory cells for improved write margin
US6052302A (en) * 1999-09-27 2000-04-18 Motorola, Inc. Bit-wise conditional write method and system for an MRAM
JP4458703B2 (ja) * 2001-03-16 2010-04-28 株式会社東芝 磁気抵抗効果素子、その製造方法、磁気ランダムアクセスメモリ、携帯端末装置、磁気ヘッド及び磁気再生装置
WO2002099906A1 (fr) * 2001-06-04 2002-12-12 Matsushita Electric Industrial Co., Ltd. Element magnetoresistant, element de memorisation par magnetoresistance et memoire magnetique
JP4570313B2 (ja) * 2001-10-25 2010-10-27 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP4157707B2 (ja) * 2002-01-16 2008-10-01 株式会社東芝 磁気メモリ
JP3684225B2 (ja) * 2002-09-30 2005-08-17 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP2005064075A (ja) * 2003-08-20 2005-03-10 Toshiba Corp 磁気記憶装置及びその製造方法
KR100541558B1 (ko) 2004-04-19 2006-01-11 삼성전자주식회사 양 단들에 구부러진 팁들을 구비하는 자기터널 접합구조체들, 이들을 채택하는 자기램 셀들 및 이들의 형성에사용되는 포토 마스크들
JP2005317739A (ja) * 2004-04-28 2005-11-10 Toshiba Corp 磁気記憶装置およびその製造方法
JP4337641B2 (ja) * 2004-06-10 2009-09-30 ソニー株式会社 不揮発性磁気メモリ装置及びフォトマスク
US7599156B2 (en) * 2004-10-08 2009-10-06 Kabushiki Kaisha Toshiba Magnetoresistive element having specially shaped ferromagnetic layer
US7355884B2 (en) * 2004-10-08 2008-04-08 Kabushiki Kaisha Toshiba Magnetoresistive element
JP4373938B2 (ja) * 2005-02-17 2009-11-25 株式会社東芝 磁気ランダムアクセスメモリ
JP2006237329A (ja) * 2005-02-25 2006-09-07 Toshiba Corp 磁気記憶装置及び磁気記憶装置の書き込み方法
JP2007027415A (ja) * 2005-07-15 2007-02-01 Toshiba Corp 磁気記憶装置
EP2013900A1 (en) * 2006-04-26 2009-01-14 Koninklijke Philips Electronics N.V. Non-volatile memory device
US7816727B2 (en) * 2007-08-27 2010-10-19 Macronix International Co., Ltd. High-κ capped blocking dielectric bandgap engineered SONOS and MONOS
FR2925747B1 (fr) * 2007-12-21 2010-04-09 Commissariat Energie Atomique Memoire magnetique a ecriture assistee thermiquement
JP5441024B2 (ja) * 2008-12-15 2014-03-12 ルネサスエレクトロニクス株式会社 磁気記憶装置
US8344433B2 (en) * 2009-04-14 2013-01-01 Qualcomm Incorporated Magnetic tunnel junction (MTJ) and methods, and magnetic random access memory (MRAM) employing same
JP5542550B2 (ja) * 2010-07-08 2014-07-09 株式会社東芝 抵抗変化メモリ
JP2013115272A (ja) * 2011-11-29 2013-06-10 Toshiba Corp 半導体装置とその製造方法
US10483455B2 (en) * 2013-06-29 2019-11-19 Intel Corporation Magnetic element for memory and logic

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7580228B1 (en) * 2004-05-29 2009-08-25 Lauer Mark A Current perpendicular to plane sensor with non-rectangular sense layer stack
US20080258721A1 (en) * 2007-04-23 2008-10-23 Magic Technologies, Inc. MTJ sensor including domain stable free layer
US20110233697A1 (en) * 2010-03-24 2011-09-29 Kabushiki Kaisha Toshiba Magnetic memory

Also Published As

Publication number Publication date
KR102137476B1 (ko) 2020-07-24
CN105393306A (zh) 2016-03-09
GB2530185A (en) 2016-03-16
WO2014209402A1 (en) 2014-12-31
KR20160051686A (ko) 2016-05-11
GB2530185B (en) 2020-09-23
TW201523945A (zh) 2015-06-16
CN105393306B (zh) 2018-08-21
US10483455B2 (en) 2019-11-19
GB201518441D0 (en) 2015-12-02
US20160049580A1 (en) 2016-02-18
DE112013007035T5 (de) 2016-01-21

Similar Documents

Publication Publication Date Title
TWI575787B (zh) 用於記憶體及邏輯的磁性元件
KR101225086B1 (ko) 핀 전계 효과 트랜지스터 (ｆｉｎｆｅｔ) 소자를 제조하는 방법
JP6168578B2 (ja) 磁気抵抗効果素子、及び磁気メモリ装置
TWI608641B (zh) 高穩定度鐵電性記憶體及其製造方法
US11522124B2 (en) Spin-orbit torque type magnetoresistance effect element, and method for producing spin-orbit torque type magnetoresistance effect element
CN107636851B (zh) 具有对称固定层的垂直磁性存储器
US9559698B2 (en) Spintronic logic element
US11227644B2 (en) Self-aligned spin orbit torque (SOT) memory devices and their methods of fabrication
TW201401488A (zh) 積體電路及其製造方法
TW202018934A (zh) 磁性隨機存取記憶體輔助的非揮發性裝置和其製造方法
JP4845937B2 (ja) スピンｍｏｓｆｅｔおよびこのスピンｍｏｓｆｅｔを用いたリコンフィギュラブル論理回路
KR102297275B1 (ko) Psttm mtj 구성에서 자기 확산 배리어들 및 필터
EP3123474B1 (en) A method for fabricating a 6f2 non-volatile memory bitcell
CN113451356B (zh) 磁性随机存储单元、存储器及设备
JP3908746B2 (ja) 磁気ランダムアクセスメモリ
TW201724593A (zh) 階梯式磁穿隧接面裝置，形成階梯式磁穿隧接面裝置之方法，及包括階梯式磁穿隧接面之裝置
Singh et al. FinFET Fin-Trimming During Replacement Metal Gate for an Asymmetric Device Toward STT MRAM Performance Enhancement