TWI574093B - 畫素單元及顯示面板 - Google Patents

畫素單元及顯示面板 Download PDF

Info

Publication number
TWI574093B
TWI574093B TW105121056A TW105121056A TWI574093B TW I574093 B TWI574093 B TW I574093B TW 105121056 A TW105121056 A TW 105121056A TW 105121056 A TW105121056 A TW 105121056A TW I574093 B TWI574093 B TW I574093B
Authority
TW
Taiwan
Prior art keywords
switching element
line
source
scan line
electrically connected
Prior art date
Application number
TW105121056A
Other languages
English (en)
Other versions
TW201802557A (zh
Inventor
紀佑旻
范振峰
蘇松宇
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW105121056A priority Critical patent/TWI574093B/zh
Priority to CN201610700827.2A priority patent/CN106125428B/zh
Application granted granted Critical
Publication of TWI574093B publication Critical patent/TWI574093B/zh
Publication of TW201802557A publication Critical patent/TW201802557A/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

畫素單元及顯示面板
本發明係關於一種畫素單元，尤指一種具有高開口率(aperture ratio)之畫素單元，以及包含前述畫素單元的顯示面板。
顯示面板主要包括陣列基板、對向基板與設置於上述兩基板之間的顯示介質層，其中陣列基板上設置有掃描線、資料線、開關元件以及畫素電極等元件，以形成複數個次畫素。而由於基板上之部分元件一般係由不透明的材料例如金屬材料所形成，故此些元件與透明之畫素電極之間的設置狀況會影響到遮光圖案(black matrix，BM)的設置分布，進而影響顯示面板之畫素開口率，因此，如何在不影響顯示功能的前提下藉由改變畫素單元中各元件之配置設計來達到提升顯示面板之畫素開口率之目的為目前顯示面板業界的一大課題。
本發明之目的之一在於提供一種藉由設計不透明元件的配置而提高畫素開口率之畫素單元，並將其應用於顯示面板。
本發明之一實施例提供一種畫素單元，包括第一掃描線、第二掃描線、第一資料線、第一開關元件、第二開關元件、第一畫素電極、第二畫素電極、第一連接線。第一開關元件與第一掃描線以及第一資料線電性連接，其中第一開關元件之源極具有第一端以及第二端。第二開關元件與第二掃描線以及第一資料線電性連接，其中第二開關元件之源極具有第一端以及第二端，且第二開關元件之源極之第二端不與第一資料線直接連接。第一畫素電極與第一開關元件電性連接。第二畫素電極與第二開關元件電性連接。第一連接線電性連接於第一開關元件之源極之第二端以及第二開關元件之源極之第一端之間，且第一連接線實質上位於第一畫素電極以及第二畫素電極之間。
本發明之另一實施例提供一種顯示面板，包括主動陣列基板以及遮光層。主動陣列基板包括複數個如上所述的畫素單元。遮光層對應第一掃描線以及第二掃描線設置。
本發明之畫素單元在第一開關元件之源極與對應的資料線電性連接之狀況下，第二開關元件之源極可藉由位於兩畫素電極之間的連接線與與其對應的資料線電性連接之第一開關元件之源極連接，使得第二開關元件之源極可在不需另外設置會影響畫素開口率的連接線之狀況下與其對應的資料線電性連接，藉此使得所需之遮光層的面積相對縮小，進而提升畫素開口率。
為使熟悉本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。
請參考第1圖，第1圖為本發明實施例之顯示面板的剖面示意圖。如第1圖所示，本實施例之顯示面板PN包括主動陣列基板AS、顯示介質層DM、遮光層BM以及對向基板OS，其中主動陣列基板AS包括複數個畫素單元，以做為顯示畫面之基本單元並形成畫素陣列。在本實施例中，顯示面板PN可為液晶顯示面板，其中液晶顯示面板可為平面電場驅動型液晶顯示面板例如邊緣電場切換型(fringe field switching, FFS)液晶顯示面板或平面電場切換型(in-plane switching, IPS)液晶顯示面板，但不以此為限。在變化實施例中，顯示面板PN也可以是藍相液晶顯示面板或其它適合之顯示面板。另外，主動陣列基板AS以及對向基板OS可為透明基板，其可為硬式基板或可撓式基板例如玻璃基板、塑膠基板或藍寶石基板，但不以此為限。
請參考第2圖，第2圖為本發明第一實施例之顯示面板之主動陣列基板的部分上視示意圖，其中第2圖僅繪示具有兩個次畫素的畫素單元PU，也就是說，本實施例之畫素單元PU係由兩個次畫素組成。如第2圖所示，本實施例之畫素單元PU包括第一開關元件SW1、第一畫素電極SPE1、第二開關元件SW2、第二畫素電極SPE2、第一掃描線SL1、第二掃描線SL2、第一資料線DL1、第二資料線DL2、第一連接線CL1。第一開關元件SW1以及第一畫素電極SPE1位於第一次畫素區SP1，第二開關元件SW2以及第二畫素電極SPE2位於第二次畫素區SP2，且第一次畫素區SP1以及第二次畫素區SP2在第一方向D1上相鄰。在本實施例中，第一次畫素區SP1以及第二次畫素區SP2之形狀可為彎折型，但不以此為限，第一次畫素區SP1以及第二次畫素區SP2之形狀也可為矩形、平行四邊形或其他適合的形狀。第一掃描線SL1以及第二掃描線SL2沿第一方向D1延伸且在第二方向D2上平行並排，第一資料線DL1以及第二資料線DL2實質上沿第二方向D2延伸且實質上在第一方向D1上平行並排，而第一資料線DL1以及第二資料線DL2分別並同時與第一掃描線SL1以及第二掃描線SL2相交但不接觸。在本實施例中，第一資料線DL1以及第二資料線DL2為彎折形，但不以此為限，本發明之顯示面板PN之第一資料線DL1以及第二資料線DL2之形狀係依據第一次畫素區SP1以及第二次畫素區SP2的形狀而對應設置。須說明的是，第一次畫素區SP1以及第二次畫素區SP2實質上位於第一掃描線SL1與第二掃描線SL2之間以及位於第一資料線DL1與第二資料線DL2之間，而第一次畫素區SP1以及第二次畫素區SP2可分別提供相同或不同的色彩顯示。第一開關元件SW1與第一掃描線SL1、第一資料線DL1以及第一畫素電極SPE1電性連接，第二開關元件SW2與第二掃描線SL2、第一資料線DL1以及第二畫素電極SPE2電性連接，第一開關元件SW1具有閘極SW1g、源極SW1s以及汲極SW1d，第一開關元件SW1之閘極SW1g與第一掃描線SL1電性連接，第一開關元件SW1之源極SW1s與第一資料線DL1電性連接，第一開關元件SW1之汲極SW1d與第一畫素電極SPE1電性連接，第二開關元件SW2具有閘極SW2g、源極SW2s以及汲極SW2d，第二開關元件SW2之閘極SW2g與第二掃描線SL2電性連接，第二開關元件SW2之源極SW2s與第一資料線DL1電性連接，第二開關元件SW2之汲極SW2d與第二畫素電極SPE2電性連接。此外，在本實施例中，第一畫素電極SPE1以及第二畫素電極SPE2為不具有狹縫的電極，但不以此為限，在變化實施例中，第一畫素電極SPE1以及第二畫素電極SPE2皆可為具有狹縫之電極。另外，第一掃描線SL1、第二掃描線SL2、第一資料線DL1以及第二資料線DL2之材料可包括金屬或是其他阻抗較低之不透明導電材料，以降低顯示資訊在傳遞過程中的耗損，第一畫素電極SPE1以及第二畫素電極SPE2之材料可包括銦錫氧化物(ITO)、銦鋅氧化物(IZO)或是其他適合的透明導電材料，第一開關元件SW1以及第二開關元件SW2可為薄膜電晶體(TFT)或其他適合之開關元件。
另外，第一開關元件SW1之源極SW1s具有第一端SW1s1以及第二端SW1s2，第二開關元件SW2之源極SW2s具有第一端SW2s1以及第二端SW2s2，而第一連接線CL1電性連接於第一開關元件SW1之源極SW1s之第二端SW1s2以及第二開關元件SW2之源極SW2s之第一端SW2s1之間，第二開關元件SW2之源極SW2s之第二端SW2s2不與第一資料線DL1直接連接。在本實施例中，第一開關元件SW1之源極SW1s的第一端SW1s1以及第二端SW1s2可為源極SW1s在第二方向D2上相對的兩端，第二開關元件SW2之源極SW2s的第一端SW2s1以及第二端SW2s2可為源極SW2s在第二方向D2上相對的兩端，源極SW2s的第一端SW2s1係相對第二端SW2s2靠近第一開關元件SW1的一側，但並不以此為限。由於第一開關元件SW1之源極SW1s與第一資料線DL1電性連接，且在第二開關元件SW2之源極SW2s之第二端SW2s2不與第一資料線DL1直接連接之狀況下須將第二開關元件SW2之源極SW2s與第一資料線DL1電性連接，因此，藉由第一連接線CL1將第一開關元件SW1之源極SW1s以及第二開關元件SW2之源極SW2s彼此電性連接，使得第一開關元件SW1之源極SW1s以及第二開關元件SW2之源極SW2s均電性連接至第一資料線DL1，也就是說，第二開關元件SW2之源極SW2s須透過第一連接線CL1而與第一資料線DL1電性連接。在本實施例中，第一開關元件SW1之源極SW1s之第二端SW1s2以及第二開關元件SW2之源極SW2s之第一端SW2s1位於第一開關元件SW1之源極SW1s之第一端SW1s1與第二開關元件SW2之源極SW2s之第二端SW2s2之間，但不以此為限。另一方面，由於第二開關元件SW2之源極SW2s之第二端SW2s2不與第一資料線DL1直接連接，因此，在本實施例中，第二開關元件SW2之源極SW2s之第二端SW2s2可不與任何導線直接連接，但不以此為限。除此之外，由於第一連接線CL1電性連接於第一開關元件SW1之源極SW1s之第二端SW1s2以及第二開關元件SW2之源極SW2s之第一端SW2s1之間，故第一連接線CL1實質上可位於第一畫素電極SPE1以及第二畫素電極SPE2之間。另外，第一連接線CL1之材料可包括金屬或是其他阻抗較低之不透明導電材料，而在本實施例中，第一連接線CL1與第一資料線DL1可為同一層導電層，但不以此為限。
在本實施例中，畫素單元PU可另包括第二連接線CL2，並電連接於第一開關元件SW1之源極SW1s之第一端SW1s1與第一資料線DL1之間，第一開關元件SW1之源極SW1s透過第二連接線CL2與第一資料線DL1電性連接，第二開關元件SW2之源極SW2s依序透過第一連接線CL1、第一開關元件SW1之源極SW1s以及第二連接線CL2與第一資料線DL1電性連接。另外，第一開關元件SW1之源極SW1s之第一端SW1s1可直接連接於第二連接線CL2，因此，第一開關元件SW1之源極SW1s透過與其第一端SW1s1直接連接的第二連接線CL2而與第一資料線DL1電性連接。除此之外，在本實施例中，第一掃描線SL1實質上位於第二連接線CL2與第二掃描線SL2之間，但不以此為限，在變化實施例中，第二連接線CL2可位於第一掃描線SL1與第二掃描線SL2之間。另外，第二連接線CL2之材料可包括金屬或是其他阻抗較低之不透明導電材料，而在本實施例中，第二連接線CL2與第一資料線DL1可為同一層導電層，但不以此為限。
請再參考第1圖，並同時參考第2圖，本實施例之顯示面板PN之遮光層BM設置於對向基板OS上，並位於顯示介質層DM與對向基板OS之間，用來遮蔽主動陣列基板AS上的不透明元件與畫素電極之相鄰區域，以避免顯示面板PN於操作時於畫素電極的邊緣以及未設置畫素電極之區域產生漏光而影響顯示效果，並同時用來分隔相鄰的次畫素區，因此，遮光層BM會對應遮蔽第一掃描線SL1、第二掃描線SL2、第一資料線DL1、第二資料線DL2、第一開關元件SW1、第二開關元件SW2、第一連接線CL1、第二連接線CL2以及第一畫素電極SPE1與第二畫素電極SPE2之間的區域。在變化實施例中，遮光層BM可設置於主動陣列基板AS與顯示介質層DM之間或是設置於主動陣列基板AS中。
由上述可知，由於第一開關元件SW1之源極SW1s以及第二開關元件SW2之源極SW2s同時電性連接於第一資料線DL1，因此，第一次畫素區SP1以及第二次畫素區SP2之間可不具有資料線，進而減少提供訊號之晶片所需電連接的資料線數量，並且降低成本。另一方面，由於第一開關元件SW1之源極SW1s透過第二連接線CL2與第一資料線DL1電性連接，第二開關元件SW2之源極SW2s依序透過第一連接線CL1、第一開關元件SW1之源極SW1s以及第二連接線CL2與第一資料線DL1電性連接，因此，第一開關元件SW1之源極SW1s以及第二開關元件SW2之源極SW2s共用第二連接線CL2之導電路徑，故不須另外增設會影響畫素開口率的連接線直接連接於第二開關元件SW2之源極SW2s與第一資料線DL1之間，進而不須另外對應增加遮光層BM之面積，而在第一連接線CL1的部分，由於第一連接線CL1設置於第一畫素電極SPE1以及第二畫素電極SPE2之間，且原本第一畫素電極SPE1以及第二畫素電極SPE2之間即須設置遮光層BM來遮蔽漏光，因此，遮光層BM可同時對應遮蔽第一連接線CL1以及第一畫素電極SPE1與第二畫素電極SPE2之間的區域，故不須另外對應增加遮光層BM之面積，換句話說，在上述配置且第一開關元件SW1之源極SW1s與第一資料線DL1電性連接之狀況下，第二開關元件SW2之源極SW2s可藉由位於第一畫素電極SPE1以及第二畫素電極SPE2之間的第一連接線CL1與第一開關元件SW1之源極SW1s連接，使得第二開關元件SW2之源極SW2s與第一資料線DL1電性連接，藉此可對應縮減遮光層BM之面積，進而提升畫素開口率。
請參考第3圖，第3圖為本發明第一實施例之顯示面板之主動陣列基板的另一部分上視示意圖，其中畫素單元PU沿第一方向D1以及第二方向D2排列而形成畫素陣列，且第3圖繪示具有四個次畫素的畫素單元PU以及在第二方向D2上相鄰的畫素單元PU的部分結構，也就是說，本實施例之畫素單元PU係由四個次畫素組成。如第3圖所示，本實施例之畫素單元PU可另包括第三開關元件SW3、第三畫素電極SPE3、第四開關元件SW4、第四畫素電極SPE4、第三掃描線SL3、第四掃描線SL4以及第三連接線CL3。第三開關元件SW3以及第三畫素電極SPE3位於第三次畫素區SP3，第四開關元件SW4以及第四畫素電極SPE4位於第四次畫素區SP4，第三次畫素區SP3以及第四次畫素區SP4在第一方向D1上相鄰，第一次畫素區SP1以及第三次畫素區SP3在第二方向D2上相鄰，第二次畫素區SP2以及第四次畫素區SP4在第二方向D2上相鄰。第三掃描線SL3以及第四掃描線SL4沿第一方向D1延伸且平行並排，第二掃描線SL2位於第一掃描線SL1和第三掃描線SL3之間，第三掃描線SL3位於第四掃描線SL4與第二掃描線SL2之間，第一資料線DL1以及第二資料線DL2分別並同時與第三掃描線SL3以及第四掃描線SL4相交但不接觸。須說明的是，第三次畫素區SP3以及第四次畫素區SP4位於第三掃描線SL3與第四掃描線SL4之間以及位於第一資料線DL1與第二資料線DL2之間，而第一次畫素區SP1、第二次畫素區SP2、第三次畫素區SP3以及第四次畫素區SP4可分別提供相同或不同的色彩顯示。第三開關元件SW3與第三掃描線SL3、第二資料線DL2以及第三畫素電極SPE3電性連接，第四開關元件SW4與第四掃描線SL4、第二資料線DL2以及第四畫素電極SPE4電性連接，第三開關元件SW3具有閘極SW3g、源極SW3s以及汲極SW3d，第三開關元件SW3之閘極SW3g與第三掃描線SL3電性連接，第三開關元件SW3之源極SW3s與第二資料線DL2電性連接，第三開關元件SW3之汲極SW3d與第三畫素電極SPE3電性連接，第四開關元件SW4具有閘極SW4g、源極SW4s以及汲極SW4d，第四開關元件SW4之閘極SW4g與第四掃描線SL4電性連接，第四開關元件SW4之源極SW4s與第二資料線DL2電性連接，第四開關元件SW4之汲極SW4d與第四畫素電極SPE4電性連接。在本實施例中，第二掃描線SL2與第三掃描線SL3係相鄰並排，且實質上位於第二開關元件SW2之源極SW2s與第三開關元件SW3之源極SW3s之間，也就是說，第二開關元件SW2之源極SW2s與第三開關元件SW3之源極SW3s實質上係不位於第二掃描線SL2以及第三掃描線SL3之間，更進一步說明，畫素單元PU之第一掃描線SL1鄰近於在第二方向D2上相鄰的畫素單元PU的第四掃描線SL4，畫素單元PU之第四掃描線SL4鄰近於在第二方向D2上相鄰的畫素單元PU的第一掃描線SL1。此外，在本實施例中，第三畫素電極SPE3以及第四畫素電極SPE4為不具有狹縫的電極，但不以此為限，在變化實施例中，第三畫素電極SPE3以及第四畫素電極SPE4皆可為具有狹縫之電極。另外，第三掃描線SL3、第四掃描線SL4之材料可包括金屬或是其他阻抗較低之不透明導電材料，以降低顯示資訊在傳遞過程中的耗損，第三畫素電極SPE3以及第四畫素電極SPE4之材料可包括銦錫氧化物(ITO)、銦鋅氧化物(IZO)或是其他適合的透明導電材料，第三開關元件SW3以及第四開關元件SW4可為薄膜電晶體(TFT)或其他適合之開關元件。
同樣的，第三開關元件SW3之源極SW3s具有第一端SW3s1以及第二端SW3s2，第四開關元件SW4之源極SW4s具有第一端SW4s1以及第二端SW4s2，而第三連接線CL3電性連接於第三開關元件SW3之源極SW3s之第一端SW3s1以及第四開關元件SW4之源極SW4s之第二端SW4s2之間，且第三開關元件SW3之源極SW3s之第二端SW3s2不與第二資料線DL2直接連接。由於第四開關元件SW4之源極SW4s與第二資料線DL2電性連接，且在第三開關元件SW3之源極SW3s之第二端SW3s2不與第二資料線DL2直接連接之狀況下須將第三開關元件SW3之源極SW3s與第二資料線DL2電性連接，因此，藉由第三連接線CL3將第四開關元件SW4之源極SW4s以及第三開關元件SW3之源極SW3s彼此電性連接，使得第四開關元件SW4之源極SW4s以及第三開關元件SW3之源極SW3s均電性連接於第二資料線DL2，也就是說，第三開關元件SW3之源極SW3s須透過第三連接線CL3而與第二資料線DL2電性連接。在本實施例中，第三開關元件SW3之源極SW3s之第一端SW3s1以及第四開關元件SW4之源極SW4s之第二端SW4s2位於第三開關元件SW3之源極SW3s之第二端SW3s2與第四開關元件SW4之源極SW4s之第一端SW4s1之間，但不以此為限。另一方面，由於第三開關元件SW3之源極SW3s之第二端SW3s2不與第二資料線DL2直接連接，因此，在本實施例中，第三開關元件SW3之源極SW3s之第二端SW3s2可不與任何導線直接連接，但不以此為限。除此之外，由於第三連接線CL3電性連接於第四開關元件SW4之源極SW4s之第二端SW4s2以及第三開關元件SW3之源極SW3s之第一端SW3s1之間，故第三連接線CL3實質上位於第三畫素電極SPE3以及第四畫素電極SPE4之間，也就是說，第二掃描線SL2與第三掃描線SL3實質上位於第一連接線CL1與第三連接線CL3之間。另外，第三連接線CL3之材料可包括金屬或是其他阻抗較低之不透明導電材料，而在本實施例中，第三連接線CL3與第二資料線DL2可為同一層導電層，但不以此為限。
在本實施例中，畫素單元PU可另包括第四連接線CL4，第四連接線CL4電連接於第四開關元件SW4之源極SW4s之第一端SW4s1與第二資料線DL2之間，第四開關元件SW4之源極SW4s透過第四連接線CL4與第二資料線DL2電性連接，第三開關元件SW3之源極SW3s依序透過第三連接線CL3、第四開關元件SW4之源極SW4s以及第四連接線CL4與第二資料線DL2電性連接。另外，第四開關元件SW4之源極SW4s之第一端SW4s1可直接連接於第四連接線CL4，因此，第四開關元件SW4之源極SW4s透過與其第一端SW4s1直接連接的第四連接線CL4而與第二資料線DL2電性連接。除此之外，在本實施例中，第四掃描線SL4實質上位於第四連接線CL4與第三掃描線SL3之間，換句話說，畫素單元PU之第二連接線CL2與在第二方向D2上相鄰的畫素單元PU的第四連接線CL4在第一方向D1上相鄰設置，畫素單元PU之第四連接線CL4與在第二方向D2上相鄰的畫素單元PU的第二連接線CL2在第一方向D1上相鄰設置，但不以此為限，在變化實施例中，第四連接線CL4可位於第三掃描線SL3與第四掃描線SL4之間。另外，第四連接線CL4之材料可包括金屬或是其他阻抗較低之不透明導電材料，而在本實施例中，第四連接線CL4與第二資料線DL2可為同一層導電層，但不以此為限。
請參考第4圖，第4圖為本發明第一實施例之顯示面板之主動陣列基板以及遮光層的另一部分上視示意圖，其中第4圖所繪示的區域與第3圖相同。如第4圖所示，本實施例之顯示面板PN之遮光層BM會對應遮蔽第一掃描線SL1、第二掃描線SL2、第三掃描線SL3、第四掃描線SL4、第一資料線DL1、第二資料線DL2、第一開關元件SW1、第二開關元件SW2、第三開關元件SW3、第四開關元件SW4、第一連接線CL1、第二連接線CL2、第三連接線CL3、第四連接線CL4、各個畫素電極之間的區域以及各個次畫素區之間的區域。遮光層BM可包括第一遮光部BM1、第二遮光部BM2、第三遮光部BM3、第四遮光部BM4，第一遮光部BM1對應遮蔽第二掃描線SL2以及第三掃描線SL3，第二遮光部BM2對應遮蔽第一掃描線SL1、第二連接線CL2、在第二方向D2上相鄰的畫素單元PU之第四掃描線SL4以及在第二方向D2上相鄰的畫素單元PU之第四連接線CL4，或是對應遮蔽第四掃描線SL4、第四連接線CL4、在第二方向D2上相鄰的畫素單元PU之第一掃描線SL1以及在第二方向D2上相鄰的畫素單元PU之第二連接線CL2，第三遮光部BM3對應遮蔽第一資料線DL1或是第二資料線DL2，第四遮光部BM4對應遮蔽第一連接線CL1、第三連接線CL3、第一開關元件SW1、第二開關元件SW2、第三開關元件SW3、第四開關元件SW4、第一畫素電極SPE1與第二畫素電極SPE2之間的區域以及第三畫素電極SPE3與第四畫素電極SPE4之間的區域，在第4圖中，雖然第一遮光部BM1、第二遮光部BM2、第三遮光部BM3、第四遮光部BM4以不同之網底所繪示，但第一遮光部BM1、第二遮光部BM2、第三遮光部BM3、第四遮光部BM4可為同一膜層所構成。由於各掃描線、各資料線以及各連接線皆設置於相鄰的次畫素的交界區域，因此，各個遮光部皆對應遮蔽相鄰次畫素區的交界區域。舉例來說，為使各掃描線之間彼此平行並排，且掃描線與連接線之間彼此不連接，會於各掃描線之間以及掃描線與連接線之間形成空隙，因此，在本實施例中，第一遮光部BM1同時對應遮蔽第二掃描線SL2與第三掃描線SL3之間的空隙，第二遮光部BM2同時對應遮蔽第一掃描線SL1、第二連接線CL2、在第二方向D2上相鄰的畫素單元PU之第四連接線CL4以及在第二方向D2上相鄰的畫素單元PU之第四掃描線SL4彼此之間的空隙，或是同時對應遮蔽第四掃描線SL4、第四連接線CL4、在第二方向D2上相鄰的畫素單元PU之第二連接線CL2以及在第二方向D2上相鄰的畫素單元PU之第一掃描線SL1彼此之間的空隙，以避免此部分之光線影響顯示畫面的對比度。另外，由於第一遮光部BM1僅對應遮蔽兩條掃描線，第二遮光部BM2對應遮蔽兩條掃描線與至少一條連接線，因此第一遮光部BM1沿第二方向D2上之寬度小於第二遮光部BM2沿第二方向D2上之寬度。
由於遮光層BM的尺寸除了受限於本身的製程極限之外，更會受到與不透明元件之間的對位精準能力的限制而必須保留一定的對位容忍度，因此遮光層BM的各遮光部寬度皆大於所需對應遮蔽之結構的寬度，舉例而言，若第二掃描線SL2以及第三掃描線SL3之寬度為6微米，且第二掃描線SL2與第三掃描線SL3之間的空隙為6微米，則第一遮光部BM1沿第二方向D2上之寬度必須大於18微米，但不以此為限。在本實施例中，第一遮光部BM1沿第二方向D2上之寬度範圍為約19微米至約34微米，在較佳實施例中，第一遮光部BM1沿第二方向D2上之寬度範圍為約23微米至約25微米，但不以此為限。
由上述可知，由於第一開關元件SW1之源極SW1s透過第二連接線CL2與第一資料線DL1電性連接，第二開關元件SW2之源極SW2s依序透過第一連接線CL1、第一開關元件SW1之源極SW1s以及第二連接線CL2與第一資料線DL1電性連接，第三開關元件SW3之源極SW3s依序透過第三連接線CL3、第四開關元件SW4之源極SW4s以及第四連接線CL4與第二資料線DL2電性連接，第四開關元件SW4之源極SW4s透過第四連接線CL4與第二資料線DL2電性連接，因此，第一開關元件SW1之源極SW1s以及第二開關元件SW2之源極SW2s共用第二連接線CL2之導電路徑，第三開關元件SW3之源極SW3s以及第四開關元件SW4之源極SW4s共用第四連接線CL4之導電路徑，故不須另外增設會影響畫素開口率的連接線直接連接於第二開關元件SW2之源極SW2s與第一資料線DL1之間或是直接連接於第三開關元件SW3之源極SW3s與第二資料線DL2之間，進而不須另外對應增加第一遮光部BM1之面積。而在第一連接線CL1以及第三連接線CL3的部分，由於第一連接線CL1設置於第一畫素電極SPE1以及第二畫素電極SPE2之間，第三連接線CL3設置於第三畫素電極SPE3以及第四畫素電極SPE4之間，且原本第一畫素電極SPE1與第二畫素電極SPE2之間以及第三畫素電極SPE3與第四畫素電極SPE4之間即須設置第四遮光部BM4來遮蔽漏光，因此，遮光層BM的第四遮光部BM4可同時對應遮蔽第一連接線CL1、第三連接線CL3、第一畫素電極SPE1與第二畫素電極SPE2之間的區域以及第三畫素電極SPE3與第四畫素電極SPE4之間的區域，故不須另外對應增加遮光層BM之面積，換句話說，在上述配置且第一開關元件SW1之源極SW1s與第一資料線DL1電性連接以及第四開關元件SW4之源極SW4s與第二資料線DL2電性連接之狀況下，第二開關元件SW2之源極SW2s可藉由位於第一畫素電極SPE1以及第二畫素電極SPE2之間的第一連接線CL1與第一開關元件SW1之源極SW1s連接，使得第二開關元件SW2之源極SW2s與第一資料線DL1電性連接，第三開關元件SW3之源極SW3s可藉由位於第三畫素電極SPE3以及第四畫素電極SPE4之間的第三連接線CL3與第四開關元件SW4之源極SW4s連接，使得第三開關元件SW3之源極SW3s與第二資料線DL2電性連接，藉此可對應縮減遮光層BM之面積，進而提升畫素開口率。
請參考第5圖，第5圖繪示了本發明之第一實施例之顯示面板與對照實施例之顯示面板的開口率之提升率之模擬結果，其中對照實施例的顯示面板之畫素單元之各個開關元件係分別經由不同的連接線與資料線連接，因此在兩相鄰並排中的掃描線皆具有連接線。如第5圖所示，在對照實施例的畫素單元與第一實施例的畫素單元PU面積相同且皆具有四個次畫素區的條件下，當顯示面板PN的畫素密度在141每英吋畫素(PPI)時，模擬結果顯示對照實施例之顯示面板之畫素單元的開口率約為57.57%，而第一實施例之顯示面板PN之畫素單元PU的開口率約為60.61%，因此，第一實施例之畫素單元PU的開口率相較於對照實施例之畫素單元的開口率之提升率約4.95%。須說明的是，本發明之PPI可定義為「顯示面板對角線之解析度除以顯示面板對角線的長度(英吋)」。若同時將對照實施例之顯示面板與第一實施例之顯示面板PN的畫素密度增加時，第一實施例之畫素單元PU的開口率相較於對照實施例之畫素單元的開口率之提升率也可進一步提高，例如當顯示面板的畫素密度在283 PPI時，第一實施例之畫素單元PU的開口率相較於對照實施例之畫素單元的開口率之提升率可達到約23%。
本發明之畫素單元及顯示面板並不以上述實施例為限。下文將依序介紹本發明之其它較佳實施例之畫素單元，且為了便於比較各實施例之相異處並簡化說明，在下文之各實施例中使用相同的符號標注相同的元件，且主要針對各實施例之相異處進行說明，而不再對重覆部分進行贅述。
請參考第6圖，第6圖為本發明第二實施例之顯示面板之主動陣列基板的部分上視示意圖，其中畫素單元PU’沿第一方向D1以及第二方向D2形成畫素陣列，而第6圖繪示具有四個次畫素的畫素單元PU’以及在第二方向D2上相鄰的畫素單元PU’的部分結構，也就是說，本實施例之畫素單元PU’係由四個次畫素組成。如第6圖所示，不同於第一實施例之處在於本實施例的顯示面板之畫素單元PU’之第四開關元件SW4之源極SW4s之第一端SW4s1不與第二資料線DL2直接連接，而第三開關元件SW3之源極SW3s之第二端SW3s2則不受限制。由於第三開關元件SW3之源極SW3s與第二資料線DL2電性連接，且在第四開關元件SW4之源極SW4s之第一端SW4s1不與第二資料線DL2直接連接之狀況下須將第四開關元件SW4之源極SW4s與第二資料線DL2電性連接，因此，藉由第三連接線CL3將第三開關元件SW3之源極SW3s以及第四開關元件SW4之源極SW4s彼此電性連接，使得第三開關元件SW3之源極SW3s以及第四開關元件SW4之源極SW4s均電性連接於第二資料線DL2，也就是說，第四開關元件SW4之源極SW4s須透過第三連接線CL3而與第二資料線DL2電性連接。另一方面，由於第四開關元件SW4之源極SW4s之第一端SW4s1不與第二資料線DL2直接連接，因此，在本實施例中，第四開關元件SW4之源極SW4s之第一端SW4s1可不與任何導線直接連接，但不以此為限。
同樣的，在本實施例中，畫素單元PU’可另包括第四連接線CL4，並電連接於第三開關元件SW3之源極SW3s之第二端SW3s2與第二資料線DL2之間，第三開關元件SW3之源極SW3s透過第四連接線CL4與第二資料線DL2電性連接，第四開關元件SW4之源極SW4s依序透過第三連接線CL3、第三開關元件SW3之源極SW3s以及第四連接線CL4與第二資料線DL2電性連接。另外，第三開關元件SW3之源極SW3s之第二端SW3s2可直接連接於第四連接線CL4，因此，第三開關元件SW3之源極SW3s透過與其第二端SW3s2直接連接的第四連接線CL4而與第二資料線DL2電性連接。除此之外，在本實施例中，第四連接線CL4實質上位於第二掃描線SL2與第三掃描線SL3之間，因此，畫素單元PU’之第二連接線CL2與第四連接線CL4在第一方向D1以及第二方向D2上錯位，但不以此為限，在變化實施例中，第四連接線CL4可位於第三掃描線SL3與第四掃描線SL4之間。
請參考第7圖，第7圖為本發明第二實施例之顯示面板之主動陣列基板以及遮光層的部分上視示意圖，其中第7圖所繪示的區域與第6圖相同。如第7圖所示，本實施例之遮光層BM與第一實施例之差異在於第一遮光部BM1對應遮蔽第二掃描線SL2、第三掃描線SL3以及第四連接線CL4，第二遮光部BM2對應遮蔽第一掃描線SL1、第二連接線CL2以及在第二方向D2上相鄰的畫素單元PU’之第四掃描線SL4，或是對應遮蔽第四掃描線SL4、在第二方向D2上相鄰的畫素單元PU’之第二連接線CL2以及在第二方向D2上相鄰的畫素單元PU’之第一掃描線SL1，須說明的是，在第7圖中，雖然第一遮光部BM1、第二遮光部BM2、第三遮光部BM3、第四遮光部BM4以不同之網底所繪示，但第一遮光部BM1、第二遮光部BM2、第三遮光部BM3、第四遮光部BM4可為同一膜層所構成。除此之外，在本實施例中，第一遮光部BM1同時對應遮蔽第二掃描線SL2、第三掃描線SL3以及第四連接線CL4彼此之間的空隙，第二遮光部BM2同時對應遮蔽第一掃描線SL1、第二連接線CL2以及在第二方向D2上相鄰的畫素單元PU’之第四掃描線SL4彼此之間的空隙，或是同時對應遮蔽第四掃描線SL4、在第二方向D2上相鄰的畫素單元PU’之第二連接線CL2以及在第二方向D2上相鄰的畫素單元PU’之第一掃描線SL1彼此之間的空隙，以避免此部分之光線影響顯示畫面的對比度。
另外，更進一步說明，第一遮光部BM1具有第一窄部BM1a以及第一寬部BM1b，第二遮光部BM2具有第二窄部BM2a以及第二寬部BM2b，其中第一遮光部BM1之第一窄部BM1a對應遮蔽第二掃描線SL2以及第三掃描線SL3，第一遮光部BM1之第一寬部BM1b對應遮蔽第二掃描線SL2、第三掃描線SL3以及第四連接線CL4，第二遮光部BM2之第二窄部BM2a對應遮蔽第一掃描線SL1以及在第二方向D2上相鄰的畫素單元PU’之第四掃描線SL4，或是對應遮蔽第四掃描線SL4以及在第二方向D2上相鄰的畫素單元PU’之第一掃描線SL1，第二遮光部BM2之第二寬部BM2b對應遮蔽第一掃描線SL1、第二連接線CL2以及在第二方向D2上相鄰的畫素單元PU’之第四掃描線SL4，或是對應遮蔽第四掃描線SL4、在第二方向D2上相鄰的畫素單元PU’之第一掃描線SL1以及在第二方向D2上相鄰的畫素單元PU’之第二連接線CL2，因此，第一窄部BM1a沿第二方向D2上之寬度小於第一寬部BM1b沿第二方向D2上之寬度，第二窄部BM2a沿第二方向D2上之寬度小於第二寬部BM2b沿第二方向D2上之寬度，而在本實施例中，第一窄部BM1a沿第二方向D2上之寬度約等於第二窄部BM2a沿第二方向D2上之寬度，第一寬部BM1b沿第二方向D2上之寬度約等於第二寬部BM2b沿第二方向D2上之寬度，但不以此為限。另外，在本實施例中，第一遮光部BM1之第一窄部BM1a沿第二方向D2上之寬度範圍以及第二遮光部BM2之第二窄部BM2a沿第二方向D2上之寬度範圍為約19微米至約34微米，在較佳實施例中，第一遮光部BM1之第一窄部BM1a沿第二方向D2上之寬度範圍以及第二遮光部BM2之第二窄部BM2a沿第二方向D2上之寬度範圍為約23微米至約25微米，但不以此為限。
值得一提的是，在本實施例中，由於畫素單元PU’之第二連接線CL2與第四連接線CL4在第二方向D2上錯位，因此，在第二方向D2上，第一遮光部BM1之第一窄部BM1a與第二遮光部BM2之第二寬部BM2b彼此交替排列，第一遮光部BM1之第一寬部BM1b與第二遮光部BM2之第二窄部BM2a彼此交替排列，此設置使得使用者在觀看本實施例之顯示面板時，相較於第一實施例可較不易察覺遮光層BM的寬度變化，進而提供更佳的顯示效果，特別是在高畫素密度的顯示面板中，例如畫素密度高於200PPI之顯示面板，但不以此為限。故本實施例的顯示面板不只可縮減遮光層BM之面積的效果，進而提升畫素開口率，還可以提升顯示畫面的顯示效果。
綜上所述，本發明之畫素單元在其中一開關元件之源極與對應的資料線電性連接之狀況下，另一開關元件之源極可藉由位於兩畫素電極之間的連接線與與其對應的資料線電性連接之開關元件之源極連接，使得此開關元件之源極可在不需另外設置會影響畫素開口率的連接線之狀況下與其對應的資料線電性連接，藉此可縮減所需之遮光層的面積，進而提升畫素開口率。   以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
AS‧‧‧主動陣列基板
BM‧‧‧遮光層
BM1‧‧‧第一遮光部
BM1a‧‧‧第一窄部
BM1b‧‧‧第一寬部
BM2‧‧‧第二遮光部
BM2a‧‧‧第二窄部
BM2b‧‧‧第二寬部
BM3‧‧‧第三遮光部
BM4‧‧‧第四遮光部
CL1‧‧‧第一連接線
CL2‧‧‧第二連接線
CL3‧‧‧第三連接線
CL4‧‧‧第四連接線
D1‧‧‧第一方向
D2‧‧‧第二方向
DL1‧‧‧第一資料線
DL2‧‧‧第二資料線
DM‧‧‧顯示介質層
OS‧‧‧對向基板
PN‧‧‧顯示面板
PU、PU’‧‧‧畫素單元
SL1‧‧‧第一掃描線
SL2‧‧‧第二掃描線
SL3‧‧‧第三掃描線
SL4‧‧‧第四掃描線
SP1‧‧‧第一次畫素區
SP2‧‧‧第二次畫素區
SP3‧‧‧第三次畫素區
SP4‧‧‧第四次畫素區
SPE1‧‧‧第一畫素電極
SPE2‧‧‧第二畫素電極
SPE3‧‧‧第三畫素電極
SPE4‧‧‧第四畫素電極
SW1‧‧‧第一開關元件
SW2‧‧‧第二開關元件
SW3‧‧‧第三開關元件
SW4‧‧‧第四開關元件
SW1s、SW2s、SW3s、SW4s‧‧‧源極
SW1g、SW2g、SW3g、SW4g‧‧‧閘極
SW1d、SW2d、SW3d、SW4d‧‧‧汲極
SW1s1、SW2s1、SW3s1、SW4s1‧‧‧第一端
SW1s2、SW2s2、SW3s2、SW4s2‧‧‧第二端
第1圖為本發明實施例之顯示面板的剖面示意圖。 第2圖為本發明第一實施例之顯示面板之主動陣列基板的部分上視示意圖。 第3圖為本發明第一實施例之顯示面板之主動陣列基板的另一部分上視示意圖。 第4圖為本發明第一實施例之顯示面板之主動陣列基板以及遮光層的另一部分上視示意圖。 第5圖繪示了本發明之第一實施例之顯示面板與對照實施例之顯示面板的開口率之提升率之模擬結果。 第6圖為本發明第二實施例之顯示面板之主動陣列基板的部分上視示意圖。 第7圖為本發明第二實施例之顯示面板之主動陣列基板以及遮光層的部分上視示意圖。
AS‧‧‧主動陣列基板
CL1‧‧‧第一連接線
CL2‧‧‧第二連接線
CL3‧‧‧第三連接線
CL4‧‧‧第四連接線
D1‧‧‧第一方向
D2‧‧‧第二方向
DL1‧‧‧第一資料線
DL2‧‧‧第二資料線
PU‧‧‧畫素單元
SL1‧‧‧第一掃描線
SL2‧‧‧第二掃描線
SL3‧‧‧第三掃描線
SL4‧‧‧第四掃描線
SP1‧‧‧第一次畫素區
SP2‧‧‧第二次畫素區
SP3‧‧‧第三次畫素區
SP4‧‧‧第四次畫素區
SPE1‧‧‧第一畫素電極
SPE2‧‧‧第二畫素電極
SPE3‧‧‧第三畫素電極
SPE4‧‧‧第四畫素電極
SW1‧‧‧第一開關元件
SW2‧‧‧第二開關元件
SW3‧‧‧第三開關元件
SW4‧‧‧第四開關元件
SW1s、SW2s、SW3s、SW4s‧‧‧源極
SW1g、SW2g、SW3g、SW4g‧‧‧閘極
SW1d、SW2d、SW3d、SW4d‧‧‧汲極
SW1s1、SW2s1、SW3s1、SW4s1‧‧‧第一端
SW1s2、SW2s2、SW3s2、SW4s2‧‧‧第二端

Claims (18)

  1. 一種畫素單元，其包括： 一第一掃描線與一第二掃描線； 一第一資料線； 一第一開關元件，與該第一掃描線以及該第一資料線電性連接，其中該第一開關元件之一源極具有一第一端以及一第二端； 一第二開關元件，與該第二掃描線以及該第一資料線電性連接，其中該第二開關元件之一源極具有一第一端以及一第二端，且該第二開關元件之該源極之該第二端不與該第一資料線直接連接； 一第一畫素電極，與該第一開關元件電性連接； 一第二畫素電極，與該第二開關元件電性連接；以及 一第一連接線，電性連接於該第一開關元件之該源極之該第二端以及該第二開關元件之該源極之該第一端之間，且該第一連接線實質上位於該第一畫素電極以及該第二畫素電極之間。
  2. 如請求項1所述之畫素單元，其中該第二開關元件之該源極之該第二端不與任何導線直接連接。
  3. 如請求項1所述之畫素單元，其另包括一第二連接線，電連接於該第一開關元件之該源極之該第一端與該第一資料線之間。
  4. 如請求項3所述之畫素單元，其中該第一開關元件之該源極之該第一端係直接連接於該第二連接線。
  5. 如請求項1所述之畫素單元，其另包括： 一第三掃描線與一第四掃描線，該第二掃描線位於該第一掃描線和該第三掃描線之間，而該第三掃描線位於該第四掃描線與該第二掃描線之間； 一第二資料線，該第一畫素電極與該第二畫素電極實質上位於該第一資料線與該第二資料線之間； 一第三開關元件，與該第三掃描線以及該第二資料線電性連接，其中該第三開關元件之一源極具有一第一端以及一第二端，且該第三開關元件之該源極之該第二端不與該第二資料線直接連接； 一第四開關元件，與該第四掃描線以及該第二資料線電性連接，其中該第四開關元件之一源極具有一第一端以及一第二端； 一第三畫素電極，與該第三開關元件電性連接； 一第四畫素電極，與該第四開關元件電性連接；以及 一第三連接線，電性連接於該第三開關元件之該源極之該第一端以及該第四開關元件之該源極之該第二端之間，且該第三連接線實質上位於該第三畫素電極以及該第四畫素電極之間。
  6. 如請求項5所述之畫素單元，其中該第三開關元件之該源極之該第二端不與任何導線直接連接。
  7. 如請求項5所述之畫素單元，其另包括： 一第二連接線，電連接於該第一開關元件之該源極之該第一端與該第一資料線之間；以及 一第四連接線，電連接於該第四開關元件之該源極之該第一端與該第二資料線之間。
  8. 如請求項7所述之畫素單元，其中該第一掃描線實質上位於該第二連接線以及該第二掃描線之間，而該第四掃描線實質上位於該第四連接線以及該第三掃描線之間。
  9. 如請求項5所述之畫素單元，其中該第二掃描線與該第三掃描線係相鄰並排，且實質上位於該第一連接線與該第三連接線之間。
  10. 如請求項5所述之畫素單元，其中該第二掃描線與該第三掃描線係相鄰並排，且實質上位於該第二開關元件之該源極與該第三開關元件之該源極之間。
  11. 如請求項5所述之畫素單元，其中該第二開關元件之該源極與該第三開關元件之該源極實質上係不位於該第二掃描線以及該第三掃描線之間。
  12. 如請求項1所述之畫素單元，其另包括： 一第三掃描線與一第四掃描線，該第二掃描線位於該第一掃描線和該第三掃描線之間，而該第三掃描線位於該第四掃描線與該第二掃描線之間； 一第二資料線，該第一畫素電極與該第二畫素電極實質上位於該第一資料線與該第二資料線之間； 一第三開關元件，與該第三掃描線以及該第二資料線電性連接，其中該第三開關元件之一源極具有一第一端以及一第二端； 一第四開關元件，與該第四掃描線以及該第二資料線電性連接，其中該第四開關元件之一源極具有一第一端以及一第二端，且該第四開關元件之該源極之該第一端不與該第二資料線直接連接； 一第三畫素電極，與該第三開關元件電性連接； 一第四畫素電極，與該第四開關元件電性連接；以及 一第三連接線，電性連接於該第三開關元件之該源極之該第一端以及該第四開關元件之該源極之該第二端之間，且該第三連接線實質上位於該第三畫素電極以及該第四畫素電極之間。
  13. 如請求項12所述之畫素單元，其中該第四開關元件之該源極之該第一端不與任何導線直接連接。
  14. 如請求項12所述之畫素單元，其另包括： 一第二連接線，電連接於該第一開關元件之該源極之該第一端與該第一資料線之間；以及 一第四連接線，電連接於該第三開關元件之該源極之該第二端與該第二資料線之間。
  15. 如請求項14所述之畫素單元，其中該第四連接線位於該第二掃描線與該第三掃描線之間。
  16. 如請求項14所述之畫素單元，其中該第二掃描線位於該第二連接線與該第三掃描線之間。
  17. 一種顯示面板，包括： 一主動陣列基板，包括複數個如請求項1所述的畫素單元；以及 一遮光層，對應該些第一掃描線以及該些第二掃描線設置。
  18. 如請求項17所述之顯示面板，其中每一該畫素單元另包括： 一第三掃描線與一第四掃描線，該第二掃描線位於該第一掃描線和該第三掃描線之間，而該第三掃描線位於該第四掃描線與該第二掃描線之間； 一第二資料線，該第一畫素電極與該第二畫素電極實質上位於該第一資料線與該第二資料線之間； 一第三開關元件，與該第三掃描線以及該第二資料線電性連接，其中該第三開關元件之一源極具有一第一端以及一第二端，且該第三開關元件之該源極之該第二端不與該第二資料線直接連接； 一第四開關元件，與該第四掃描線以及該第二資料線電性連接，其中該第四開關元件之一源極具有一第一端以及一第二端； 一第三畫素電極，與該第三開關元件電性連接； 一第四畫素電極，與該第四開關元件電性連接；以及 一第三連接線，電性連接於該第三開關元件之該源極之該第一端以及該第四開關元件之該源極之該第二端之間，且該第三連接線實質上位於該第三畫素電極以及該第四畫素電極之間，其中一空隙係形成於該第二掃描線以及該第三掃描線之間，該遮光層更對應該些第三掃描線以及該些第四掃描線設置，該遮光層具有一遮光部實質上遮蔽該等畫素單元中之一者之該第二掃描線、該第三掃描線以及該空隙，且該遮光部之寬度範圍為約19微米至約34微米。
TW105121056A 2016-07-04 2016-07-04 畫素單元及顯示面板 TWI574093B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105121056A TWI574093B (zh) 2016-07-04 2016-07-04 畫素單元及顯示面板
CN201610700827.2A CN106125428B (zh) 2016-07-04 2016-08-22 像素单元及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105121056A TWI574093B (zh) 2016-07-04 2016-07-04 畫素單元及顯示面板

Publications (2)

Publication Number Publication Date
TWI574093B true TWI574093B (zh) 2017-03-11
TW201802557A TW201802557A (zh) 2018-01-16

Family

ID=57279457

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105121056A TWI574093B (zh) 2016-07-04 2016-07-04 畫素單元及顯示面板

Country Status (2)

Country Link
CN (1) CN106125428B (zh)
TW (1) TWI574093B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI631402B (zh) * 2017-06-20 2018-08-01 友達光電股份有限公司 陣列基板與顯示面板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106950772B (zh) * 2017-04-01 2019-12-20 厦门天马微电子有限公司 阵列基板、显示面板和显示装置
KR102513840B1 (ko) * 2017-11-15 2023-03-23 엘지디스플레이 주식회사 표시패널
TWI709888B (zh) 2019-07-30 2020-11-11 友達光電股份有限公司 畫素陣列基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201037441A (en) * 2009-04-15 2010-10-16 Au Optronics Corp Pixel structure and driving method thereof, and driving method of display
TW201037435A (en) * 2009-04-09 2010-10-16 Au Optronics Corp Pixel array and display panel
TW201120549A (en) * 2009-12-15 2011-06-16 Au Optronics Corp Display device and electro-optical apparatus using the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101369082B (zh) * 2008-10-16 2010-06-09 友达光电股份有限公司 像素阵列、驱动像素阵列的方法及显示面板
TWI446079B (zh) * 2011-06-29 2014-07-21 Au Optronics Corp 畫素結構及其驅動方法
CN204314580U (zh) * 2015-01-08 2015-05-06 京东方科技集团股份有限公司 一种像素结构、阵列基板、显示面板和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201037435A (en) * 2009-04-09 2010-10-16 Au Optronics Corp Pixel array and display panel
TW201037441A (en) * 2009-04-15 2010-10-16 Au Optronics Corp Pixel structure and driving method thereof, and driving method of display
TW201120549A (en) * 2009-12-15 2011-06-16 Au Optronics Corp Display device and electro-optical apparatus using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI631402B (zh) * 2017-06-20 2018-08-01 友達光電股份有限公司 陣列基板與顯示面板
US10559270B2 (en) 2017-06-20 2020-02-11 Au Optronics Corporation Array substrate and display panel

Also Published As

Publication number Publication date
CN106125428B (zh) 2019-01-01
CN106125428A (zh) 2016-11-16
TW201802557A (zh) 2018-01-16

Similar Documents

Publication Publication Date Title
TWI581043B (zh) 畫素結構
TWI542932B (zh) 顯示面板及曲面顯示器
CN111880345B (zh) 液晶显示装置
CN108983518B (zh) 阵列基板及其制备方法
TWI581038B (zh) 液晶顯示面板
TWI574093B (zh) 畫素單元及顯示面板
US20150092132A1 (en) Thin film transistor array panel, liquid crystal display and manufacturing method of thin film transistor array panel
CN107024808B (zh) 显示面板
WO2016070518A1 (zh) 像素结构及具有该像素结构的液晶显示面板
TWI678583B (zh) 顯示裝置
CN107871756B (zh) 显示面板
TWI631402B (zh) 陣列基板與顯示面板
CN109270734B (zh) 像素结构
US20170068130A1 (en) Display device
CN111580309B (zh) 一种阵列基板、显示面板
TWI694289B (zh) 顯示裝置
TW201942639A (zh) 顯示裝置
KR100920348B1 (ko) 액정 표시 장치
CN113238419A (zh) 阵列基板、显示面板和显示装置
JP2015206829A (ja) 表示装置
US10955695B2 (en) Display device
JP6400935B2 (ja) 表示装置
JP2017187544A (ja) 液晶表示装置
CN118011700A (zh) 显示设备
JP4131520B2 (ja) 液晶表示装置