CN106125428B - 像素单元及显示面板 - Google Patents
像素单元及显示面板 Download PDFInfo
- Publication number
- CN106125428B CN106125428B CN201610700827.2A CN201610700827A CN106125428B CN 106125428 B CN106125428 B CN 106125428B CN 201610700827 A CN201610700827 A CN 201610700827A CN 106125428 B CN106125428 B CN 106125428B
- Authority
- CN
- China
- Prior art keywords
- switch element
- line
- scan line
- pixel
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 35
- 230000005611 electricity Effects 0.000 claims description 6
- 240000007594 Oryza sativa Species 0.000 claims 1
- 235000007164 Oryza sativa Nutrition 0.000 claims 1
- 235000009566 rice Nutrition 0.000 claims 1
- 230000000873 masking effect Effects 0.000 description 25
- 101100366322 Arabidopsis thaliana ADC1 gene Proteins 0.000 description 19
- 101100366333 Arabidopsis thaliana ADC2 gene Proteins 0.000 description 19
- 101150032645 SPE1 gene Proteins 0.000 description 19
- 101150089804 SPE2 gene Proteins 0.000 description 19
- 101100366397 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SPE3 gene Proteins 0.000 description 14
- 101100478264 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SPE4 gene Proteins 0.000 description 14
- 239000000463 material Substances 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000002708 enhancing effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种像素单元，包括第一扫描线、第二扫描线、数据线、第一开关元件、第二开关元件、第一像素电极、第二像素电极、连接线。第一开关元件与第一扫描线、数据线以及第一像素电极电性连接，第二开关元件与第二扫描线、数据线以及第二像素电极电性连接，其中第一开关元件的源极以及第二开关元件的源极具有第一端以及第二端，且第二开关元件的源极的第二端不与数据线直接连接。连接线电性连接于第一开关元件的源极的第二端以及第二开关元件的源极的第一端之间，且连接线实质上位于第一像素电极以及第二像素电极之间。
Description
技术领域
本发明关于一种像素单元，尤指一种具有高开口率(aperture ratio)的像素单元，以及包含前述像素单元的显示面板。
背景技术
显示面板主要包括阵列基板、对向基板与设置于上述两基板之间的显示介质层，其中阵列基板上设置有扫描线、数据线、开关元件以及像素电极等元件，以形成多个次像素。而由于基板上的部分元件一般由不透明的材料例如金属材料所形成，故此些元件与透明的像素电极之间的设置状况会影响到遮光图案(black matrix，BM)的设置分布，进而影响显示面板的像素开口率，因此，如何在不影响显示功能的前提下藉由改变像素单元中各元件的配置设计来达到提升显示面板的像素开口率的目的为目前显示面板业界的一大课题。
发明内容
本发明的目的之一在于提供一种藉由设计不透明元件的配置而提高像素开口率的像素单元，并将其应用于显示面板。
本发明的一实施例提供一种像素单元，包括第一扫描线、第二扫描线、第一数据线、第一开关元件、第二开关元件、第一像素电极、第二像素电极、第一连接线。第一开关元件与第一扫描线以及第一数据线电性连接，其中第一开关元件的源极具有第一端以及第二端。第二开关元件与第二扫描线以及第一数据线电性连接，其中第二开关元件的源极具有第一端以及第二端，且第二开关元件的源极的第二端不与第一数据线直接连接。第一像素电极与第一开关元件电性连接。第二像素电极与第二开关元件电性连接。第一连接线电性连接于第一开关元件的源极的第二端以及第二开关元件的源极的第一端之间，且第一连接线实质上位于第一像素电极以及第二像素电极之间。
本发明的另一实施例提供一种显示面板，包括主动阵列基板以及遮光层。主动阵列基板包括多个如上所述的像素单元。遮光层对应第一扫描线以及第二扫描线设置。
本发明的像素单元在第一开关元件的源极与对应的数据线电性连接的状况下，第二开关元件的源极可藉由位于两像素电极之间的连接线与与其对应的数据线电性连接的第一开关元件的源极连接，使得第二开关元件的源极可在不需另外设置会影响像素开口率的连接线的状况下与其对应的数据线电性连接，藉此使得所需的遮光层的面积相对缩小，进而提升像素开口率。
附图说明
图1为本发明实施例的显示面板的剖面示意图。
图2为本发明第一实施例的显示面板的主动阵列基板的部分上视示意图。
图3为本发明第一实施例的显示面板的主动阵列基板的另一部分上视示意图。
图4为本发明第一实施例的显示面板的主动阵列基板以及遮光层的另一部分上视示意图。
图5绘示了本发明的第一实施例的显示面板与对照实施例的显示面板的开口率的提升率的模拟结果。
图6为本发明第二实施例的显示面板的主动阵列基板的部分上视示意图。
图7为本发明第二实施例的显示面板的主动阵列基板以及遮光层的部分上视示意图。
其中，附图标记：
AS 主动阵列基板
BM 遮光层
BM1 第一遮光部
BM1a 第一窄部
BM1b 第一宽部
BM2 第二遮光部
BM2a 第二窄部
BM2b 第二宽部
BM3 第三遮光部
BM4 第四遮光部
CL1 第一连接线
CL2 第二连接线
CL3 第三连接线
CL4 第四连接线
D1 第一方向
D2 第二方向
DL1 第一数据线
DL2 第二数据线
DM 显示介质层
OS 对向基板
PN 显示面板
PU、PU’ 像素单元
SL1 第一扫描线
SL2 第二扫描线
SL3 第三扫描线
SL4 第四扫描线
SP1 第一次像素区
SP2 第二次像素区
SP3 第三次像素区
SP4 第四次像素区
SPE1 第一像素电极
SPE2 第二像素电极
SPE3 第三像素电极
SPE4 第四像素电极
SW1 第一开关元件
SW2 第二开关元件
SW3 第三开关元件
SW4 第四开关元件
SW1s、SW2s、SW3s、SW4s 源极
SW1g、SW2g、SW3g、SW4g 栅极
SW1d、SW2d、SW3d、SW4d 漏极
SW1s1、SW2s1、SW3s1、SW4s1 第一端
SW1s2、SW2s2、SW3s2、SW4s2 第二端
具体实施方式
为使熟悉本发明所属技术领域的一般技艺者能更进一步了解本发明，下文特列举本发明的较佳实施例，并配合所附图式，详细说明本发明的构成内容及所欲达成的功效。
请参考图1，图1为本发明实施例的显示面板的剖面示意图。如图1所示，本实施例的显示面板PN包括主动阵列基板AS、显示介质层DM、遮光层BM以及对向基板OS，其中主动阵列基板AS包括多个像素单元，以做为显示画面的基本单元并形成像素阵列。在本实施例中，显示面板PN可为液晶显示面板，其中液晶显示面板可为平面电场驱动型液晶显示面板例如边缘电场切换型(fringe field switching,FFS)液晶显示面板或平面电场切换型(in-plane switching,IPS)液晶显示面板，但不以此为限。在变化实施例中，显示面板PN也可以是蓝相液晶显示面板或其它适合的显示面板。另外，主动阵列基板AS以及对向基板OS可为透明基板，其可为硬式基板或可挠式基板例如玻璃基板、塑胶基板或蓝宝石基板，但不以此为限。
请参考图2，图2为本发明第一实施例的显示面板的主动阵列基板的部分上视示意图，其中图2仅绘示具有两个次像素的像素单元PU，也就是说，本实施例的像素单元PU由两个次像素组成。如图2所示，本实施例的像素单元PU包括第一开关元件SW1、第一像素电极SPE1、第二开关元件SW2、第二像素电极SPE2、第一扫描线SL1、第二扫描线SL2、第一数据线DL1、第二数据线DL2、第一连接线CL1。第一开关元件SW1以及第一像素电极SPE1位于第一次像素区SP1，第二开关元件SW2以及第二像素电极SPE2位于第二次像素区SP2，且第一次像素区SP1以及第二次像素区SP2在第一方向D1上相邻。在本实施例中，第一次像素区SP1以及第二次像素区SP2的形状可为弯折型，但不以此为限，第一次像素区SP1以及第二次像素区SP2的形状也可为矩形、平行四边形或其他适合的形状。第一扫描线SL1以及第二扫描线SL2沿第一方向D1延伸且在第二方向D2上平行并排，第一数据线DL1以及第二数据线DL2实质上沿第二方向D2延伸且实质上在第一方向D1上平行并排，而第一数据线DL1以及第二数据线DL2分别并同时与第一扫描线SL1以及第二扫描线SL2相交但不接触。在本实施例中，第一数据线DL1以及第二数据线DL2为弯折形，但不以此为限，本发明的显示面板PN的第一数据线DL1以及第二数据线DL2的形状依据第一次像素区SP1以及第二次像素区SP2的形状而对应设置。须说明的是，第一次像素区SP1以及第二次像素区SP2实质上位于第一扫描线SL1与第二扫描线SL2之间以及位于第一数据线DL1与第二数据线DL2之间，而第一次像素区SP1以及第二次像素区SP2可分别提供相同或不同的色彩显示。第一开关元件SW1与第一扫描线SL1、第一数据线DL1以及第一像素电极SPE1电性连接，第二开关元件SW2与第二扫描线SL2、第一数据线DL1以及第二像素电极SPE2电性连接，第一开关元件SW1具有栅极SW1g、源极SW1s以及漏极SW1d，第一开关元件SW1的栅极SW1g与第一扫描线SL1电性连接，第一开关元件SW1的源极SW1s与第一数据线DL1电性连接，第一开关元件SW1的漏极SW1d与第一像素电极SPE1电性连接，第二开关元件SW2具有栅极SW2g、源极SW2s以及漏极SW2d，第二开关元件SW2的栅极SW2g与第二扫描线SL2电性连接，第二开关元件SW2的源极SW2s与第一数据线DL1电性连接，第二开关元件SW2的漏极SW2d与第二像素电极SPE2电性连接。此外，在本实施例中，第一像素电极SPE1以及第二像素电极SPE2为不具有狭缝的电极，但不以此为限，在变化实施例中，第一像素电极SPE1以及第二像素电极SPE2皆可为具有狭缝的电极。另外，第一扫描线SL1、第二扫描线SL2、第一数据线DL1以及第二数据线DL2的材料可包括金属或是其他阻抗较低的不透明导电材料，以降低显示资讯在传递过程中的耗损，第一像素电极SPE1以及第二像素电极SPE2的材料可包括铟锡氧化物(ITO)、铟锌氧化物(IZO)或是其他适合的透明导电材料，第一开关元件SW1以及第二开关元件SW2可为薄膜晶体管(TFT)或其他适合的开关元件。
另外，第一开关元件SW1的源极SW1s具有第一端SW1s1以及第二端SW1s2，第二开关元件SW2的源极SW2s具有第一端SW2s1以及第二端SW2s2，而第一连接线CL1电性连接于第一开关元件SW1的源极SW1s的第二端SW1s2以及第二开关元件SW2的源极SW2s的第一端SW2s1之间，第二开关元件SW2的源极SW2s的第二端SW2s2不与第一数据线DL1直接连接。在本实施例中，第一开关元件SW1的源极SW1s的第一端SW1s1以及第二端SW1s2可为源极SW1s在第二方向D2上相对的两端，第二开关元件SW2的源极SW2s的第一端SW2s1以及第二端SW2s2可为源极SW2s在第二方向D2上相对的两端，源极SW2s的第一端SW2s1相对第二端SW2s2靠近第一开关元件SW1的一侧，但并不以此为限。由于第一开关元件SW1的源极SW1s与第一数据线DL1电性连接，且在第二开关元件SW2的源极SW2s的第二端SW2s2不与第一数据线DL1直接连接的状况下须将第二开关元件SW2的源极SW2s与第一数据线DL1电性连接，因此，藉由第一连接线CL1将第一开关元件SW1的源极SW1s以及第二开关元件SW2的源极SW2s彼此电性连接，使得第一开关元件SW1的源极SW1s以及第二开关元件SW2的源极SW2s均电性连接至第一数据线DL1，也就是说，第二开关元件SW2的源极SW2s须通过第一连接线CL1而与第一数据线DL1电性连接。在本实施例中，第一开关元件SW1的源极SW1s的第二端SW1s2以及第二开关元件SW2的源极SW2s的第一端SW2s1位于第一开关元件SW1的源极SW1s的第一端SW1s1与第二开关元件SW2的源极SW2s的第二端SW2s2之间，但不以此为限。另一方面，由于第二开关元件SW2的源极SW2s的第二端SW2s2不与第一数据线DL1直接连接，因此，在本实施例中，第二开关元件SW2的源极SW2s的第二端SW2s2可不与任何导线直接连接，但不以此为限。除此之外，由于第一连接线CL1电性连接于第一开关元件SW1的源极SW1s的第二端SW1s2以及第二开关元件SW2的源极SW2s的第一端SW2s1之间，故第一连接线CL1实质上可位于第一像素电极SPE1以及第二像素电极SPE2之间。另外，第一连接线CL1的材料可包括金属或是其他阻抗较低的不透明导电材料，而在本实施例中，第一连接线CL1与第一数据线DL1可为同一层导电层，但不以此为限。
在本实施例中，像素单元PU可另包括第二连接线CL2，并电连接于第一开关元件SW1的源极SW1s的第一端SW1s1与第一数据线DL1之间，第一开关元件SW1的源极SW1s通过第二连接线CL2与第一数据线DL1电性连接，第二开关元件SW2的源极SW2s依序通过第一连接线CL1、第一开关元件SW1的源极SW1s以及第二连接线CL2与第一数据线DL1电性连接。另外，第一开关元件SW1的源极SW1s的第一端SW1s1可直接连接于第二连接线CL2，因此，第一开关元件SW1的源极SW1s通过与其第一端SW1s1直接连接的第二连接线CL2而与第一数据线DL1电性连接。除此之外，在本实施例中，第一扫描线SL1实质上位于第二连接线CL2与第二扫描线SL2之间，但不以此为限，在变化实施例中，第二连接线CL2可位于第一扫描线SL1与第二扫描线SL2之间。另外，第二连接线CL2的材料可包括金属或是其他阻抗较低的不透明导电材料，而在本实施例中，第二连接线CL2与第一数据线DL1可为同一层导电层，但不以此为限。
请再参考图1，并同时参考图2，本实施例的显示面板PN的遮光层BM设置于对向基板OS上，并位于显示介质层DM与对向基板OS之间，用来遮蔽主动阵列基板AS上的不透明元件与像素电极的相邻区域，以避免显示面板PN于操作时于像素电极的边缘以及未设置像素电极的区域产生漏光而影响显示效果，并同时用来分隔相邻的次像素区，因此，遮光层BM会对应遮蔽第一扫描线SL1、第二扫描线SL2、第一数据线DL1、第二数据线DL2、第一开关元件SW1、第二开关元件SW2、第一连接线CL1、第二连接线CL2以及第一像素电极SPE1与第二像素电极SPE2之间的区域。在变化实施例中，遮光层BM可设置于主动阵列基板AS与显示介质层DM之间或是设置于主动阵列基板AS中。
由上述可知，由于第一开关元件SW1的源极SW1s以及第二开关元件SW2的源极SW2s同时电性连接于第一数据线DL1，因此，第一次像素区SP1以及第二次像素区SP2之间可不具有数据线，进而减少提供信号的晶片所需电连接的数据线数量，并且降低成本。另一方面，由于第一开关元件SW1的源极SW1s通过第二连接线CL2与第一数据线DL1电性连接，第二开关元件SW2的源极SW2s依序通过第一连接线CL1、第一开关元件SW1的源极SW1s以及第二连接线CL2与第一数据线DL1电性连接，因此，第一开关元件SW1的源极SW1s以及第二开关元件SW2的源极SW2s共用第二连接线CL2的导电路径，故不须另外增设会影响像素开口率的连接线直接连接于第二开关元件SW2的源极SW2s与第一数据线DL1之间，进而不须另外对应增加遮光层BM的面积，而在第一连接线CL1的部分，由于第一连接线CL1设置于第一像素电极SPE1以及第二像素电极SPE2之间，且原本第一像素电极SPE1以及第二像素电极SPE2之间即须设置遮光层BM来遮蔽漏光，因此，遮光层BM可同时对应遮蔽第一连接线CL1以及第一像素电极SPE1与第二像素电极SPE2之间的区域，故不须另外对应增加遮光层BM的面积，换句话说，在上述配置且第一开关元件SW1的源极SW1s与第一数据线DL1电性连接的状况下，第二开关元件SW2的源极SW2s可藉由位于第一像素电极SPE1以及第二像素电极SPE2之间的第一连接线CL1与第一开关元件SW1的源极SW1s连接，使得第二开关元件SW2的源极SW2s与第一数据线DL1电性连接，藉此可对应缩减遮光层BM的面积，进而提升像素开口率。
请参考图3，图3为本发明第一实施例的显示面板的主动阵列基板的另一部分上视示意图，其中像素单元PU沿第一方向D1以及第二方向D2排列而形成像素阵列，且图3绘示具有四个次像素的像素单元PU以及在第二方向D2上相邻的像素单元PU的部分结构，也就是说，本实施例的像素单元PU由四个次像素组成。如图3所示，本实施例的像素单元PU可另包括第三开关元件SW3、第三像素电极SPE3、第四开关元件SW4、第四像素电极SPE4、第三扫描线SL3、第四扫描线SL4以及第三连接线CL3。第三开关元件SW3以及第三像素电极SPE3位于第三次像素区SP3，第四开关元件SW4以及第四像素电极SPE4位于第四次像素区SP4，第三次像素区SP3以及第四次像素区SP4在第一方向D1上相邻，第一次像素区SP1以及第三次像素区SP3在第二方向D2上相邻，第二次像素区SP2以及第四次像素区SP4在第二方向D2上相邻。第三扫描线SL3以及第四扫描线SL4沿第一方向D1延伸且平行并排，第二扫描线SL2位于第一扫描线SL1和第三扫描线SL3之间，第三扫描线SL3位于第四扫描线SL4与第二扫描线SL2之间，第一数据线DL1以及第二数据线DL2分别并同时与第三扫描线SL3以及第四扫描线SL4相交但不接触。须说明的是，第三次像素区SP3以及第四次像素区SP4位于第三扫描线SL3与第四扫描线SL4之间以及位于第一数据线DL1与第二数据线DL2之间，而第一次像素区SP1、第二次像素区SP2、第三次像素区SP3以及第四次像素区SP4可分别提供相同或不同的色彩显示。第三开关元件SW3与第三扫描线SL3、第二数据线DL2以及第三像素电极SPE3电性连接，第四开关元件SW4与第四扫描线SL4、第二数据线DL2以及第四像素电极SPE4电性连接，第三开关元件SW3具有栅极SW3g、源极SW3s以及漏极SW3d，第三开关元件SW3的栅极SW3g与第三扫描线SL3电性连接，第三开关元件SW3的源极SW3s与第二数据线DL2电性连接，第三开关元件SW3的漏极SW3d与第三像素电极SPE3电性连接，第四开关元件SW4具有栅极SW4g、源极SW4s以及漏极SW4d，第四开关元件SW4的栅极SW4g与第四扫描线SL4电性连接，第四开关元件SW4的源极SW4s与第二数据线DL2电性连接，第四开关元件SW4的漏极SW4d与第四像素电极SPE4电性连接。在本实施例中，第二扫描线SL2与第三扫描线SL3相邻并排，且实质上位于第二开关元件SW2的源极SW2s与第三开关元件SW3的源极SW3s之间，也就是说，第二开关元件SW2的源极SW2s与第三开关元件SW3的源极SW3s实质上不位于第二扫描线SL2以及第三扫描线SL3之间，更进一步说明，像素单元PU的第一扫描线SL1邻近于在第二方向D2上相邻的像素单元PU的第四扫描线SL4，像素单元PU的第四扫描线SL4邻近于在第二方向D2上相邻的像素单元PU的第一扫描线SL1。此外，在本实施例中，第三像素电极SPE3以及第四像素电极SPE4为不具有狭缝的电极，但不以此为限，在变化实施例中，第三像素电极SPE3以及第四像素电极SPE4皆可为具有狭缝的电极。另外，第三扫描线SL3、第四扫描线SL4的材料可包括金属或是其他阻抗较低的不透明导电材料，以降低显示资讯在传递过程中的耗损，第三像素电极SPE3以及第四像素电极SPE4的材料可包括铟锡氧化物(ITO)、铟锌氧化物(IZO)或是其他适合的透明导电材料，第三开关元件SW3以及第四开关元件SW4可为薄膜晶体管(TFT)或其他适合的开关元件。
同样的，第三开关元件SW3的源极SW3s具有第一端SW3s1以及第二端SW3s2，第四开关元件SW4的源极SW4s具有第一端SW4s1以及第二端SW4s2，而第三连接线CL3电性连接于第三开关元件SW3的源极SW3s的第一端SW3s1以及第四开关元件SW4的源极SW4s的第二端SW4s2之间，且第三开关元件SW3的源极SW3s的第二端SW3s2不与第二数据线DL2直接连接。由于第四开关元件SW4的源极SW4s与第二数据线DL2电性连接，且在第三开关元件SW3的源极SW3s的第二端SW3s2不与第二数据线DL2直接连接的状况下须将第三开关元件SW3的源极SW3s与第二数据线DL2电性连接，因此，藉由第三连接线CL3将第四开关元件SW4的源极SW4s以及第三开关元件SW3的源极SW3s彼此电性连接，使得第四开关元件SW4的源极SW4s以及第三开关元件SW3的源极SW3s均电性连接于第二数据线DL2，也就是说，第三开关元件SW3的源极SW3s须通过第三连接线CL3而与第二数据线DL2电性连接。在本实施例中，第三开关元件SW3的源极SW3s的第一端SW3s1以及第四开关元件SW4的源极SW4s的第二端SW4s2位于第三开关元件SW3的源极SW3s的第二端SW3s2与第四开关元件SW4的源极SW4s的第一端SW4s1之间，但不以此为限。另一方面，由于第三开关元件SW3的源极SW3s的第二端SW3s2不与第二数据线DL2直接连接，因此，在本实施例中，第三开关元件SW3的源极SW3s的第二端SW3s2可不与任何导线直接连接，但不以此为限。除此之外，由于第三连接线CL3电性连接于第四开关元件SW4的源极SW4s的第二端SW4s2以及第三开关元件SW3的源极SW3s的第一端SW3s1之间，故第三连接线CL3实质上位于第三像素电极SPE3以及第四像素电极SPE4之间，也就是说，第二扫描线SL2与第三扫描线SL3实质上位于第一连接线CL1与第三连接线CL3之间。另外，第三连接线CL3的材料可包括金属或是其他阻抗较低的不透明导电材料，而在本实施例中，第三连接线CL3与第二数据线DL2可为同一层导电层，但不以此为限。
在本实施例中，像素单元PU可另包括第四连接线CL4，第四连接线CL4电连接于第四开关元件SW4的源极SW4s的第一端SW4s1与第二数据线DL2之间，第四开关元件SW4的源极SW4s通过第四连接线CL4与第二数据线DL2电性连接，第三开关元件SW3的源极SW3s依序通过第三连接线CL3、第四开关元件SW4的源极SW4s以及第四连接线CL4与第二数据线DL2电性连接。另外，第四开关元件SW4的源极SW4s的第一端SW4s1可直接连接于第四连接线CL4，因此，第四开关元件SW4的源极SW4s通过与其第一端SW4s1直接连接的第四连接线CL4而与第二数据线DL2电性连接。除此之外，在本实施例中，第四扫描线SL4实质上位于第四连接线CL4与第三扫描线SL3之间，换句话说，像素单元PU的第二连接线CL2与在第二方向D2上相邻的像素单元PU的第四连接线CL4在第一方向D1上相邻设置，像素单元PU的第四连接线CL4与在第二方向D2上相邻的像素单元PU的第二连接线CL2在第一方向D1上相邻设置，但不以此为限，在变化实施例中，第四连接线CL4可位于第三扫描线SL3与第四扫描线SL4之间。另外，第四连接线CL4的材料可包括金属或是其他阻抗较低的不透明导电材料，而在本实施例中，第四连接线CL4与第二数据线DL2可为同一层导电层，但不以此为限。
请参考图4，图4为本发明第一实施例的显示面板的主动阵列基板以及遮光层的另一部分上视示意图，其中图4所绘示的区域与图3相同。如图4所示，本实施例的显示面板PN的遮光层BM会对应遮蔽第一扫描线SL1、第二扫描线SL2、第三扫描线SL3、第四扫描线SL4、第一数据线DL1、第二数据线DL2、第一开关元件SW1、第二开关元件SW2、第三开关元件SW3、第四开关元件SW4、第一连接线CL1、第二连接线CL2、第三连接线CL3、第四连接线CL4、各个像素电极之间的区域以及各个次像素区之间的区域。遮光层BM可包括第一遮光部BM1、第二遮光部BM2、第三遮光部BM3、第四遮光部BM4，第一遮光部BM1对应遮蔽第二扫描线SL2以及第三扫描线SL3，第二遮光部BM2对应遮蔽第一扫描线SL1、第二连接线CL2、在第二方向D2上相邻的像素单元PU的第四扫描线SL4以及在第二方向D2上相邻的像素单元PU的第四连接线CL4，或是对应遮蔽第四扫描线SL4、第四连接线CL4、在第二方向D2上相邻的像素单元PU的第一扫描线SL1以及在第二方向D2上相邻的像素单元PU的第二连接线CL2，第三遮光部BM3对应遮蔽第一数据线DL1或是第二数据线DL2，第四遮光部BM4对应遮蔽第一连接线CL1、第三连接线CL3、第一开关元件SW1、第二开关元件SW2、第三开关元件SW3、第四开关元件SW4、第一像素电极SPE1与第二像素电极SPE2之间的区域以及第三像素电极SPE3与第四像素电极SPE4之间的区域，在图4中，虽然第一遮光部BM1、第二遮光部BM2、第三遮光部BM3、第四遮光部BM4以不同的网底所绘示，但第一遮光部BM1、第二遮光部BM2、第三遮光部BM3、第四遮光部BM4可为同一膜层所构成。由于各扫描线、各数据线以及各连接线皆设置于相邻的次像素的交界区域，因此，各个遮光部皆对应遮蔽相邻次像素区的交界区域。举例来说，为使各扫描线之间彼此平行并排，且扫描线与连接线之间彼此不连接，会于各扫描线之间以及扫描线与连接线之间形成空隙，因此，在本实施例中，第一遮光部BM1同时对应遮蔽第二扫描线SL2与第三扫描线SL3之间的空隙，第二遮光部BM2同时对应遮蔽第一扫描线SL1、第二连接线CL2、在第二方向D2上相邻的像素单元PU的第四连接线CL4以及在第二方向D2上相邻的像素单元PU的第四扫描线SL4彼此之间的空隙，或是同时对应遮蔽第四扫描线SL4、第四连接线CL4、在第二方向D2上相邻的像素单元PU的第二连接线CL2以及在第二方向D2上相邻的像素单元PU的第一扫描线SL1彼此之间的空隙，以避免此部分的光线影响显示画面的对比度。另外，由于第一遮光部BM1仅对应遮蔽两条扫描线，第二遮光部BM2对应遮蔽两条扫描线与至少一条连接线，因此第一遮光部BM1沿第二方向D2上的宽度小于第二遮光部BM2沿第二方向D2上的宽度。
由于遮光层BM的尺寸除了受限于本身的制程极限之外，更会受到与不透明元件之间的对位精准能力的限制而必须保留一定的对位容忍度，因此遮光层BM的各遮光部宽度皆大于所需对应遮蔽的结构的宽度，举例而言，若第二扫描线SL2以及第三扫描线SL3的宽度为6微米，且第二扫描线SL2与第三扫描线SL3之间的空隙为6微米，则第一遮光部BM1沿第二方向D2上的宽度必须大于18微米，但不以此为限。在本实施例中，第一遮光部BM1沿第二方向D2上的宽度范围为约19微米至约34微米，在较佳实施例中，第一遮光部BM1沿第二方向D2上的宽度范围为约23微米至约25微米，但不以此为限。
由上述可知，由于第一开关元件SW1的源极SW1s通过第二连接线CL2与第一数据线DL1电性连接，第二开关元件SW2的源极SW2s依序通过第一连接线CL1、第一开关元件SW1的源极SW1s以及第二连接线CL2与第一数据线DL1电性连接，第三开关元件SW3的源极SW3s依序通过第三连接线CL3、第四开关元件SW4的源极SW4s以及第四连接线CL4与第二数据线DL2电性连接，第四开关元件SW4的源极SW4s通过第四连接线CL4与第二数据线DL2电性连接，因此，第一开关元件SW1的源极SW1s以及第二开关元件SW2的源极SW2s共用第二连接线CL2的导电路径，第三开关元件SW3的源极SW3s以及第四开关元件SW4的源极SW4s共用第四连接线CL4的导电路径，故不须另外增设会影响像素开口率的连接线直接连接于第二开关元件SW2的源极SW2s与第一数据线DL1之间或是直接连接于第三开关元件SW3的源极SW3s与第二数据线DL2之间，进而不须另外对应增加第一遮光部BM1的面积。而在第一连接线CL1以及第三连接线CL3的部分，由于第一连接线CL1设置于第一像素电极SPE1以及第二像素电极SPE2之间，第三连接线CL3设置于第三像素电极SPE3以及第四像素电极SPE4之间，且原本第一像素电极SPE1与第二像素电极SPE2之间以及第三像素电极SPE3与第四像素电极SPE4之间即须设置第四遮光部BM4来遮蔽漏光，因此，遮光层BM的第四遮光部BM4可同时对应遮蔽第一连接线CL1、第三连接线CL3、第一像素电极SPE1与第二像素电极SPE2之间的区域以及第三像素电极SPE3与第四像素电极SPE4之间的区域，故不须另外对应增加遮光层BM的面积，换句话说，在上述配置且第一开关元件SW1的源极SW1s与第一数据线DL1电性连接以及第四开关元件SW4的源极SW4s与第二数据线DL2电性连接的状况下，第二开关元件SW2的源极SW2s可藉由位于第一像素电极SPE1以及第二像素电极SPE2之间的第一连接线CL1与第一开关元件SW1的源极SW1s连接，使得第二开关元件SW2的源极SW2s与第一数据线DL1电性连接，第三开关元件SW3的源极SW3s可藉由位于第三像素电极SPE3以及第四像素电极SPE4之间的第三连接线CL3与第四开关元件SW4的源极SW4s连接，使得第三开关元件SW3的源极SW3s与第二数据线DL2电性连接，藉此可对应缩减遮光层BM的面积，进而提升像素开口率。
请参考图5，图5绘示了本发明的第一实施例的显示面板与对照实施例的显示面板的开口率的提升率的模拟结果，其中对照实施例的显示面板的像素单元的各个开关元件分别经由不同的连接线与数据线连接，因此在两相邻并排中的扫描线皆具有连接线。如图5所示，在对照实施例的像素单元与第一实施例的像素单元PU面积相同且皆具有四个次像素区的条件下，当显示面板PN的像素密度在141每英吋像素(PPI)时，模拟结果显示对照实施例的显示面板的像素单元的开口率约为57.57％，而第一实施例的显示面板PN的像素单元PU的开口率约为60.61％，因此，第一实施例的像素单元PU的开口率相较于对照实施例的像素单元的开口率的提升率约4.95％。须说明的是，本发明的PPI可定义为“显示面板对角线的解析度除以显示面板对角线的长度(英吋)”。若同时将对照实施例的显示面板与第一实施例的显示面板PN的像素密度增加时，第一实施例的像素单元PU的开口率相较于对照实施例的像素单元的开口率的提升率也可进一步提高，例如当显示面板的像素密度在283PPI时，第一实施例的像素单元PU的开口率相较于对照实施例的像素单元的开口率的提升率可达到约23％。
本发明的像素单元及显示面板并不以上述实施例为限。下文将依序介绍本发明的其它较佳实施例的像素单元，且为了便于比较各实施例的相异处并简化说明，在下文的各实施例中使用相同的符号标注相同的元件，且主要针对各实施例的相异处进行说明，而不再对重复部分进行赘述。
请参考图6，图6为本发明第二实施例的显示面板的主动阵列基板的部分上视示意图，其中像素单元PU’沿第一方向D1以及第二方向D2形成像素阵列，而图6绘示具有四个次像素的像素单元PU’以及在第二方向D2上相邻的像素单元PU’的部分结构，也就是说，本实施例的像素单元PU’由四个次像素组成。如图6所示，不同于第一实施例之处在于本实施例的显示面板的像素单元PU’的第四开关元件SW4的源极SW4s的第一端SW4s1不与第二数据线DL2直接连接，而第三开关元件SW3的源极SW3s的第二端SW3s2则不受限制。由于第三开关元件SW3的源极SW3s与第二数据线DL2电性连接，且在第四开关元件SW4的源极SW4s的第一端SW4s1不与第二数据线DL2直接连接的状况下须将第四开关元件SW4的源极SW4s与第二数据线DL2电性连接，因此，藉由第三连接线CL3将第三开关元件SW3的源极SW3s以及第四开关元件SW4的源极SW4s彼此电性连接，使得第三开关元件SW3的源极SW3s以及第四开关元件SW4的源极SW4s均电性连接于第二数据线DL2，也就是说，第四开关元件SW4的源极SW4s须通过第三连接线CL3而与第二数据线DL2电性连接。另一方面，由于第四开关元件SW4的源极SW4s的第一端SW4s1不与第二数据线DL2直接连接，因此，在本实施例中，第四开关元件SW4的源极SW4s的第一端SW4s1可不与任何导线直接连接，但不以此为限。
同样的，在本实施例中，像素单元PU’可另包括第四连接线CL4，并电连接于第三开关元件SW3的源极SW3s的第二端SW3s2与第二数据线DL2之间，第三开关元件SW3的源极SW3s通过第四连接线CL4与第二数据线DL2电性连接，第四开关元件SW4的源极SW4s依序通过第三连接线CL3、第三开关元件SW3的源极SW3s以及第四连接线CL4与第二数据线DL2电性连接。另外，第三开关元件SW3的源极SW3s的第二端SW3s2可直接连接于第四连接线CL4，因此，第三开关元件SW3的源极SW3s通过与其第二端SW3s2直接连接的第四连接线CL4而与第二数据线DL2电性连接。除此之外，在本实施例中，第四连接线CL4实质上位于第二扫描线SL2与第三扫描线SL3之间，因此，像素单元PU’的第二连接线CL2与第四连接线CL4在第一方向D1以及第二方向D2上错位，但不以此为限，在变化实施例中，第四连接线CL4可位于第三扫描线SL3与第四扫描线SL4之间。
请参考图7，图7为本发明第二实施例的显示面板的主动阵列基板以及遮光层的部分上视示意图，其中图7所绘示的区域与图6相同。如图7所示，本实施例的遮光层BM与第一实施例的差异在于第一遮光部BM1对应遮蔽第二扫描线SL2、第三扫描线SL3以及第四连接线CL4，第二遮光部BM2对应遮蔽第一扫描线SL1、第二连接线CL2以及在第二方向D2上相邻的像素单元PU’的第四扫描线SL4，或是对应遮蔽第四扫描线SL4、在第二方向D2上相邻的像素单元PU’的第二连接线CL2以及在第二方向D2上相邻的像素单元PU’的第一扫描线SL1，须说明的是，在图7中，虽然第一遮光部BM1、第二遮光部BM2、第三遮光部BM3、第四遮光部BM4以不同的网底所绘示，但第一遮光部BM1、第二遮光部BM2、第三遮光部BM3、第四遮光部BM4可为同一膜层所构成。除此之外，在本实施例中，第一遮光部BM1同时对应遮蔽第二扫描线SL2、第三扫描线SL3以及第四连接线CL4彼此之间的空隙，第二遮光部BM2同时对应遮蔽第一扫描线SL1、第二连接线CL2以及在第二方向D2上相邻的像素单元PU’的第四扫描线SL4彼此之间的空隙，或是同时对应遮蔽第四扫描线SL4、在第二方向D2上相邻的像素单元PU’的第二连接线CL2以及在第二方向D2上相邻的像素单元PU’的第一扫描线SL1彼此之间的空隙，以避免此部分的光线影响显示画面的对比度。
另外，更进一步说明，第一遮光部BM1具有第一窄部BM1a以及第一宽部BM1b，第二遮光部BM2具有第二窄部BM2a以及第二宽部BM2b，其中第一遮光部BM1的第一窄部BM1a对应遮蔽第二扫描线SL2以及第三扫描线SL3，第一遮光部BM1的第一宽部BM1b对应遮蔽第二扫描线SL2、第三扫描线SL3以及第四连接线CL4，第二遮光部BM2的第二窄部BM2a对应遮蔽第一扫描线SL1以及在第二方向D2上相邻的像素单元PU’的第四扫描线SL4，或是对应遮蔽第四扫描线SL4以及在第二方向D2上相邻的像素单元PU’的第一扫描线SL1，第二遮光部BM2的第二宽部BM2b对应遮蔽第一扫描线SL1、第二连接线CL2以及在第二方向D2上相邻的像素单元PU’的第四扫描线SL4，或是对应遮蔽第四扫描线SL4、在第二方向D2上相邻的像素单元PU’的第一扫描线SL1以及在第二方向D2上相邻的像素单元PU’的第二连接线CL2，因此，第一窄部BM1a沿第二方向D2上的宽度小于第一宽部BM1b沿第二方向D2上的宽度，第二窄部BM2a沿第二方向D2上的宽度小于第二宽部BM2b沿第二方向D2上的宽度，而在本实施例中，第一窄部BM1a沿第二方向D2上的宽度约等于第二窄部BM2a沿第二方向D2上的宽度，第一宽部BM1b沿第二方向D2上的宽度约等于第二宽部BM2b沿第二方向D2上的宽度，但不以此为限。另外，在本实施例中，第一遮光部BM1的第一窄部BM1a沿第二方向D2上的宽度范围以及第二遮光部BM2的第二窄部BM2a沿第二方向D2上的宽度范围为约19微米至约34微米，在较佳实施例中，第一遮光部BM1的第一窄部BM1a沿第二方向D2上的宽度范围以及第二遮光部BM2的第二窄部BM2a沿第二方向D2上的宽度范围为约23微米至约25微米，但不以此为限。
值得一提的是，在本实施例中，由于像素单元PU’的第二连接线CL2与第四连接线CL4在第二方向D2上错位，因此，在第二方向D2上，第一遮光部BM1的第一窄部BM1a与第二遮光部BM2的第二宽部BM2b彼此交替排列，第一遮光部BM1的第一宽部BM1b与第二遮光部BM2的第二窄部BM2a彼此交替排列，此设置使得使用者在观看本实施例的显示面板时，相较于第一实施例可较不易察觉遮光层BM的宽度变化，进而提供更佳的显示效果，特别是在高像素密度的显示面板中，例如像素密度高于200PPI的显示面板，但不以此为限。故本实施例的显示面板不只可缩减遮光层BM的面积的效果，进而提升像素开口率，还可以提升显示画面的显示效果。
综上所述，本发明的像素单元在其中一开关元件的源极与对应的数据线电性连接的状况下，另一开关元件的源极可藉由位于两像素电极之间的连接线与与其对应的数据线电性连接的开关元件的源极连接，使得此开关元件的源极可在不需另外设置会影响像素开口率的连接线的状况下与其对应的数据线电性连接，藉此可缩减所需的遮光层的面积，进而提升像素开口率。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (18)
1.一种像素单元，其特征在于，包括：
一第一扫描线与一第二扫描线；
一第一数据线；
一第一开关元件，与该第一扫描线以及该第一数据线电性连接，其中该第一开关元件的一源极具有一第一端以及一第二端；
一第二开关元件，与该第二扫描线以及该第一数据线电性连接，其中该第二开关元件的一源极具有一第一端以及一第二端，且该第二开关元件的该源极的该第二端不与该第一数据线直接连接；
一第一像素电极，与该第一开关元件电性连接；
一第二像素电极，与该第二开关元件电性连接；以及
一第一连接线，电性连接于该第一开关元件的该源极的该第二端以及该第二开关元件的该源极的该第一端之间，且该第一连接线实质上位于该第一像素电极以及该第二像素电极之间。
2.根据权利要求1所述的像素单元，其特征在于，该第二开关元件的该源极的该第二端不与任何导线直接连接。
3.根据权利要求1所述的像素单元，其特征在于，另包括一第二连接线，电连接于该第一开关元件的该源极的该第一端与该第一数据线之间。
4.根据权利要求3所述的像素单元，其特征在于，该第一开关元件的该源极的该第一端直接连接于该第二连接线。
5.根据权利要求1所述的像素单元，其特征在于，另包括：
一第三扫描线与一第四扫描线，该第二扫描线位于该第一扫描线和该第三扫描线之间，而该第三扫描线位于该第四扫描线与该第二扫描线之间；
一第二数据线，该第一像素电极与该第二像素电极实质上位于该第一数据线与该第二数据线之间；
一第三开关元件，与该第三扫描线以及该第二数据线电性连接，其中该第三开关元件的一源极具有一第一端以及一第二端，且该第三开关元件的该源极的该第二端不与该第二数据线直接连接；
一第四开关元件，与该第四扫描线以及该第二数据线电性连接，其中该第四开关元件的一源极具有一第一端以及一第二端；
一第三像素电极，与该第三开关元件电性连接；
一第四像素电极，与该第四开关元件电性连接；以及
一第三连接线，电性连接于该第三开关元件的该源极的该第一端以及该第四开关元件的该源极的该第二端之间，且该第三连接线实质上位于该第三像素电极以及该第四像素电极之间。
6.根据权利要求5所述的像素单元，其特征在于，该第三开关元件的该源极的该第二端不与任何导线直接连接。
7.根据权利要求5所述的像素单元，其特征在于，另包括：
一第二连接线，电连接于该第一开关元件的该源极的该第一端与该第一数据线之间；以及
一第四连接线，电连接于该第四开关元件的该源极的该第一端与该第二数据线之间。
8.根据权利要求7所述的像素单元，其特征在于，该第一扫描线实质上位于该第二连接线以及该第二扫描线之间，而该第四扫描线实质上位于该第四连接线以及该第三扫描线之间。
9.根据权利要求5所述的像素单元，其特征在于，该第二扫描线与该第三扫描线相邻并排，且实质上位于该第一连接线与该第三连接线之间。
10.根据权利要求5所述的像素单元，其特征在于，该第二扫描线与该第三扫描线相邻并排，且实质上位于该第二开关元件的该源极与该第三开关元件的该源极之间。
11.根据权利要求5所述的像素单元，其特征在于，该第二开关元件的该源极与该第三开关元件的该源极实质上不位于该第二扫描线以及该第三扫描线之间。
12.根据权利要求1所述的像素单元，其特征在于，另包括：
一第三扫描线与一第四扫描线，该第二扫描线位于该第一扫描线和该第三扫描线之间，而该第三扫描线位于该第四扫描线与该第二扫描线之间；
一第二数据线，该第一像素电极与该第二像素电极实质上位于该第一数据线与该第二数据线之间；
一第三开关元件，与该第三扫描线以及该第二数据线电性连接，其中该第三开关元件的一源极具有一第一端以及一第二端；
一第四开关元件，与该第四扫描线以及该第二数据线电性连接，其中该第四开关元件的一源极具有一第一端以及一第二端，且该第四开关元件的该源极的该第一端不与该第二数据线直接连接；
一第三像素电极，与该第三开关元件电性连接；
一第四像素电极，与该第四开关元件电性连接；以及
一第三连接线，电性连接于该第三开关元件的该源极的该第一端以及该第四开关元件的该源极的该第二端之间，且该第三连接线实质上位于该第三像素电极以及该第四像素电极之间。
13.根据权利要求12所述的像素单元，其特征在于，该第四开关元件的该源极的该第一端不与任何导线直接连接。
14.根据权利要求12所述的像素单元，其特征在于，另包括：
一第二连接线，电连接于该第一开关元件的该源极的该第一端与该第一数据线之间；以及
一第四连接线，电连接于该第三开关元件的该源极的该第二端与该第二数据线之间。
15.根据权利要求14所述的像素单元，其特征在于，该第四连接线位于该第二扫描线与该第三扫描线之间。
16.根据权利要求14所述的像素单元，其特征在于，该第二扫描线位于该第二连接线与该第三扫描线之间。
17.一种显示面板，其特征在于，包括：
一主动阵列基板，包括多个如权利要求1所述的像素单元；以及
一遮光层，对应该些第一扫描线以及该些第二扫描线设置。
18.根据权利要求17所述的显示面板，其特征在于，每一该像素单元另包括：
一第三扫描线与一第四扫描线，该第二扫描线位于该第一扫描线和该第三扫描线之间，而该第三扫描线位于该第四扫描线与该第二扫描线之间；
一第二数据线，该第一像素电极与该第二像素电极实质上位于该第一数据线与该第二数据线之间；
一第三开关元件，与该第三扫描线以及该第二数据线电性连接，其中该第三开关元件的一源极具有一第一端以及一第二端，且该第三开关元件的该源极的该第二端不与该第二数据线直接连接；
一第四开关元件，与该第四扫描线以及该第二数据线电性连接，其中该第四开关元件的一源极具有一第一端以及一第二端；
一第三像素电极，与该第三开关元件电性连接；
一第四像素电极，与该第四开关元件电性连接；以及
一第三连接线，电性连接于该第三开关元件的该源极的该第一端以及该第四开关元件的该源极的该第二端之间，且该第三连接线实质上位于该第三像素电极以及该第四像素电极之间，其中一空隙形成于该第二扫描线以及该第三扫描线之间，该遮光层更对应该些第三扫描线以及该些第四扫描线设置，该遮光层具有一遮光部实质上遮蔽所述像素单元中之一者的该第二扫描线、该第三扫描线以及该空隙，且该遮光部的宽度范围为19微米至34微米。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105121056A TWI574093B (zh) | 2016-07-04 | 2016-07-04 | 畫素單元及顯示面板 |
| TW105121056 | 2016-07-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106125428A CN106125428A (zh) | 2016-11-16 |
| CN106125428B true CN106125428B (zh) | 2019-01-01 |
Family
ID=57279457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610700827.2A Active CN106125428B (zh) | 2016-07-04 | 2016-08-22 | 像素单元及显示面板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN106125428B (zh) |
| TW (1) | TWI574093B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106950772B (zh) * | 2017-04-01 | 2019-12-20 | 厦门天马微电子有限公司 | 阵列基板、显示面板和显示装置 |
| TWI631402B (zh) * | 2017-06-20 | 2018-08-01 | 友達光電股份有限公司 | 陣列基板與顯示面板 |
| KR102513840B1 (ko) * | 2017-11-15 | 2023-03-23 | 엘지디스플레이 주식회사 | 표시패널 |
| TWI709888B (zh) | 2019-07-30 | 2020-11-11 | 友達光電股份有限公司 | 畫素陣列基板 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101369082A (zh) * | 2008-10-16 | 2009-02-18 | 友达光电股份有限公司 | 像素阵列、驱动像素阵列的方法及显示面板 |
| TW201037435A (en) * | 2009-04-09 | 2010-10-16 | Au Optronics Corp | Pixel array and display panel |
| TW201037441A (en) * | 2009-04-15 | 2010-10-16 | Au Optronics Corp | Pixel structure and driving method thereof, and driving method of display |
| TW201120549A (en) * | 2009-12-15 | 2011-06-16 | Au Optronics Corp | Display device and electro-optical apparatus using the same |
| CN102411242A (zh) * | 2011-06-29 | 2012-04-11 | 友达光电股份有限公司 | 像素结构及其驱动方法 |
| CN204314580U (zh) * | 2015-01-08 | 2015-05-06 | 京东方科技集团股份有限公司 | 一种像素结构、阵列基板、显示面板和显示装置 |
-
2016
- 2016-07-04 TW TW105121056A patent/TWI574093B/zh active
- 2016-08-22 CN CN201610700827.2A patent/CN106125428B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101369082A (zh) * | 2008-10-16 | 2009-02-18 | 友达光电股份有限公司 | 像素阵列、驱动像素阵列的方法及显示面板 |
| TW201037435A (en) * | 2009-04-09 | 2010-10-16 | Au Optronics Corp | Pixel array and display panel |
| TW201037441A (en) * | 2009-04-15 | 2010-10-16 | Au Optronics Corp | Pixel structure and driving method thereof, and driving method of display |
| TW201120549A (en) * | 2009-12-15 | 2011-06-16 | Au Optronics Corp | Display device and electro-optical apparatus using the same |
| CN102411242A (zh) * | 2011-06-29 | 2012-04-11 | 友达光电股份有限公司 | 像素结构及其驱动方法 |
| CN204314580U (zh) * | 2015-01-08 | 2015-05-06 | 京东方科技集团股份有限公司 | 一种像素结构、阵列基板、显示面板和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI574093B (zh) | 2017-03-11 |
| CN106125428A (zh) | 2016-11-16 |
| TW201802557A (zh) | 2018-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI581043B (zh) | 畫素結構 | |
| CN106125428B (zh) | 像素单元及显示面板 | |
| CN108983518B (zh) | 阵列基板及其制备方法 | |
| CN111880345B (zh) | 液晶显示装置 | |
| US11947760B2 (en) | Display device with position input function | |
| CN107422506B (zh) | 阵列基板与显示面板 | |
| CN106200101A (zh) | 彩色滤光片基板及制作方法与液晶显示面板 | |
| US20150092132A1 (en) | Thin film transistor array panel, liquid crystal display and manufacturing method of thin film transistor array panel | |
| CN107578700B (zh) | 像素结构 | |
| CN101430463A (zh) | 液晶显示装置及其制作方法 | |
| CN104977747B (zh) | 显示面板与显示装置 | |
| CN111240521B (zh) | 触控显示装置 | |
| CN107463044B (zh) | 像素结构及主动开关阵列基板 | |
| CN104659036A (zh) | 显示面板的像素结构 | |
| CN108646943A (zh) | 触控显示装置 | |
| CN107422562A (zh) | 主动开关阵列基板 | |
| CN102681245A (zh) | 半透半反液晶显示阵列基板及其制造方法、显示装置 | |
| CN106842736A (zh) | 显示面板和显示装置 | |
| CN104035250A (zh) | 主动元件阵列基板 | |
| CN109270734A (zh) | 像素结构 | |
| KR100920348B1 (ko) | 액정 표시 장치 | |
| CN108490705B (zh) | 阵列基板、液晶显示面板与显示装置 | |
| CN110806653A (zh) | 液晶显示面板及液晶显示装置 | |
| KR101702567B1 (ko) | 액정표시장치 | |
| CN106997131B (zh) | 显示面板和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |