TWI566273B - 半導體圖案之製造方法 - Google Patents

Description

半導體圖案之製造方法

本發明是有關一種半導體之製造方法，且特別是有關一種半導體圖案之製造方法。

在奈米世代的半導體元件製程中，一方面需要縮小半導體元件尺寸且避免產生短通道效應，另一方面需要提高半導體元件的反應速度且減少消耗功率。為了符合上述種種需要，選用具有較大通道寬度的立體半導體元件，例如：鰭式閘極場效應電晶體(FINFET)，是一種解決方案。然而，若因功能電路之設計需求，需要在同一基底上製造具有不同的立體通道寬度的奈米級半導體元件，一方面必須克服現有微影製程的解析度限制，另一方面必須保持不同線寬的立體通道的形狀完整性。因此，如何解決上述種種問題，即是發展本發明之目的。

一種半導體圖案之製造方法包含下列步驟。首先，提供一基底，基底上具有至少一第一半導體圖案以及至少一第二半導體圖案，其中第一半導體圖案之線寬與第二半導體圖案之線寬相同。接著，於第一半導體圖案表面上形成一阻擋圖案而露出第二半導體圖案。接著，使第二半導體圖案之表面部分反應形成一犧牲結構層。接著，去除阻擋圖案以及犧牲結構層，而使第二半導體圖案之線寬小於該第一半導體圖案之線寬。

本發明之半導體圖案之製造方法係於第二半導體圖案之表面部分反應形成犧牲結構層，於去除該犧牲結構層時不會影響第二半導體圖案，所以能保持第二半導體圖案之形狀完整性。具有不同線寬且形狀完整之第一半導體圖案以及第二半導體圖案能用以製造出具有良好電性效能之次奈米級立體半導體元件。

為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

100、200‧‧‧基底

111、211‧‧‧第一半導體圖案

112、212‧‧‧第二半導體圖案

120、220‧‧‧第一材料層

121、221‧‧‧阻擋圖案

1121、2121‧‧‧犧牲結構層

130、230‧‧‧遮罩

201‧‧‧矽層

202‧‧‧保護層

203‧‧‧假結構

210‧‧‧間隙壁

213‧‧‧第三半導體圖案

240‧‧‧絕緣層

241‧‧‧第二絕緣層

250‧‧‧閘極介電層

260‧‧‧金屬閘極

2011‧‧‧第一矽圖案

2012‧‧‧第二矽圖案

2013‧‧‧第三矽圖案

w1、w3‧‧‧第一半導體圖案之線寬

w2、w4‧‧‧第二半導體圖案之線寬

w5‧‧‧第三半導體圖案之線寬

w6‧‧‧第一矽圖案之線寬

w7‧‧‧第二矽圖案之線寬

w8‧‧‧第三矽圖案之線寬

圖1A~1D繪示本發明之第一實施例部分步驟剖面示意圖。

圖2A~2G繪示本發明之第二實施例部分步驟剖面示意圖。

首先，圖1A~1D繪示本發明之第一實施例部分步驟剖面示意圖。請參見圖1A，提供基底100，基底100上具有至少一第一半導體圖案111以及至少一第二半導體圖案112，其中第一半導體圖案111之線寬w1與第二半導體圖案112之線寬w2相同，而第一半導體圖案111以及第二半導圖案111、112之線長可為相同或不同。基底100可以是無摻雜、P摻雜或N摻雜之本體矽基底、絕緣層上矽基底(SOI)、鍺基底或其他半導體材料基底，本發明不做限制。在本實施例中，形成第一半導體圖案111以及第二半導體圖案112之方式可選擇：以微影製程定義SOI中絕緣層上之半導體層；或於基底100上先形成一保護層，例如是氧化物層或氮化物層，再於保護層上以磊晶或沉積如矽、鍺、矽鍺、矽碳或鍺碳等半導體材料於該保護層上形成一半導體層，接著再定義該半導體層來完成。在本實施例中，選擇以矽做為材料來形成第一半導體圖案111以及第二半導體圖案112。

接著，請參見圖1B，於第一半導體圖案111以及第二半導體圖案112之表面上以原子層沉積製程沉積如：氧化物、氮化物、氮氧化物或碳化物等材料來形成與其表面形狀一致的第一材料層120。之後，於第一半導體圖案111上方以微影製程定義出遮罩130，其中選擇形成遮罩130之材料與形成第一材料層120之材料間具有相當程度的蝕刻選擇比，例如：在本實施例中第一材料層120為矽氧化物而遮罩130為光阻。

接著，請參見圖1C，去除部分之第一材料層，剩餘之第一材料層於第一半導體圖案111表面上形成阻擋圖案121，而露出第二半導體圖案112。之後，於去除遮罩130時或於去除遮罩130後，以氧化、氮化、氮氧化或碳化等反應方式，使第二半導體圖案112之表面部分反應形成犧牲結構層1121，其中犧牲結構層1121之材料與形成阻擋圖案121之材料可以被同一蝕刻配方去除。在本實施例中，形成阻擋圖案121之材料為矽氧化物，於去除遮罩時以一氧化劑，例如：稀硫酸或過氧化氫溶液等，使第二半導體圖案112之表面部分氧化形成犧牲結構層1121，犧牲結構層1121之矽氧化物與形成阻擋圖案121之材料為矽氧化物即可被同一蝕刻配方去除。值得一提的是，本發明可藉由調整第二半導體圖案112之表面部分反應之溫度、時間、配方等條件，來控制犧牲結構層1121之厚度以及均勻性。

接著，請參見圖1D，去除該阻擋圖案以及該犧牲結構層後，第二半導體圖案之線寬w2減縮小於第一半導體圖案w1之線寬。因本發明可藉由調整該犧牲結構層之厚度來縮減第二半導體圖案之線寬w2，且於去除該阻擋圖案以及該犧牲結構層時，不會影響第一半導體圖案111以及第二半導體圖案112，所以能保持該等半導體圖案之形狀完整性。依據本發明之方法，具有不同線寬之第一半導體圖案111以及第二半導體圖案112可進一步被製造為立體半導體元件或是用以做為形成奈米級立體半導體元件之遮罩圖案。

其次，圖2A~2G繪示本發明之第二實施例部分步驟剖面示 意圖。請參見圖2A，提供基底200，基底200上形成有矽層201以及保護層202。於保護層202上形成至少一假結構203，以及於假結構203以及保護層202上形成一半導體材料層(圖中虛線所示)，其中假結構203、該半導體材料層以及保護層202間具有蝕刻選擇比，例如是：保護層202之材料為矽氮化物、半導體材料層為矽以及假結構203之材料為矽氧化物。以保護層202為終止層，進行一非等向性蝕刻製程來去除部分之該半導體材料層，而於假結構203之側壁上形成間隙壁210。

接著，請參見圖2B，去除該假結構後，該間隙壁形成複數個半導體圖案，其至少包含第一、第二以及第三半導體圖案211、212、213，其中第一半導體圖案211之線寬w3、第二半導體圖案211之線寬w4以及第三半導體圖案213之線寬w5相同。在本實施例中，可藉由調整形成間隙壁210之半導體材料層之厚度以及非等向性蝕刻製程之條件來控制形成第一半導體圖案211之線寬w1、第二半導體圖案211之線寬w2以及第三半導體圖案213之線寬w3大小，而第一、第二以及第三半導體圖案211、212、213之線長可為相同或不同。

為了便於說明，以下圖2C~2F中僅繪示基底200上之第一半導體圖案211、第二半導體圖案212以及第三半導體圖案213。

接著，請參見圖2C，如第一實施例中所述之步驟，於第一半導體圖案211、第二半導體圖案212以及第三半導體圖案213上，形成與其表面形狀一致的第一材料層220。接著，於第一半導體圖案211以及第三半導體圖案213上形成遮罩230。再請參見圖2D，去除部分之第一材料層220，剩餘之第一材料層於第一半導體圖案211以及第三半導體圖案213表面上形成阻擋圖案221，而露出第二半導體圖案212。之後，於去除遮罩230時或於去除遮罩230後，以氧化、氮化、氮氧化或碳化等反應方式，使第二半導體圖案212之表面部分反應形成犧牲結構層2121，其中犧牲結構層2121之材料與形成阻擋圖案220之材料可以被同一蝕刻配方去除，且保護 層202與阻擋圖案221或犧牲結構層2121間具有蝕刻選擇比，例如是：保護層202之材料為矽氮化物、阻擋圖案221以及犧牲結構層2121之材料為矽氧化物。

接著，請參見圖2E，利用同一蝕刻配方去除該阻擋圖案以及該犧牲結構層，而使第二半導體圖案212之線寬w4小於第一半導體圖案之線寬w3以及第三半導體圖案之線寬w5。在本發明之其他實施例中，還可選擇重複上述步驟：於第三半導體圖案213上形成一第二阻擋圖案(圖未示)；使第一半導體圖案211之表面部分以及第二半導體圖案212之表面部分反應形成一第二犧牲結構層(圖未示)；以及去除該第二阻擋圖案以及該第二犧牲結構層，而使第二半導體圖案212之線寬w4小於第一半導體圖案211之線寬w3，第一半導體圖案211之線寬w3小於第三半導體圖案213之線寬w5(圖未示)，其餘相關之步驟，於此不再贅述。值得一提的是，在本實施例中，形成第一半導體圖案211之線寬w3、第二立體半導體212之線寬w4以及第三半導體圖案213之線寬w5可不需受到微影製程解析度的限制，線寬w3、w4以及線寬w5可小於50奈米，甚至達到30奈米以下。

接著，請參見圖2F，以第一半導體圖案211、第二半導體圖案212以及第三半導體圖案213為遮罩，定義保護層202以及矽層201而形成第一矽圖案2011、第二矽圖案2012以及第三矽圖案2013，其中第二矽圖案212之線寬w7小於第一矽圖案2011之線寬w6以及第三矽圖案2013之線寬w8。值得一提的是，依據上述第一、第二以及第三半導體圖案之線寬所形成第一矽圖案2011之線寬w6、第二矽圖案2012之線寬w7以及第三矽圖案2013之線寬w8同樣可小於50奈米，甚至達到30奈米以下。第一矽圖案2011、第二矽圖案2012以及第三矽圖案2013可用以製造具有不同載子通道面積的立體半導體元件。在本實施例中，於第一矽圖案2011、第二矽圖案2012、第三矽圖案2013等矽圖案上形成絕緣層240，例如是二氧化矽層，用以隔離該等矽圖案。平坦化絕緣層240後，回蝕去除部分之 絕緣層240而露出部分之第一、第二以及第三矽圖案2011、2012、2013表面。

接著，為了便於說明，圖2G中僅繪示第一矽圖案2011。請參見圖2G，於部份露出之第一矽圖案2011表面上，形成一介電層(圖未示)以及於該介電層上形成一虛置閘極(圖未示)。接著，於該虛置閘極之側壁形成間隙壁(圖未示)，並以該虛置閘極為遮罩摻雜露出之第一矽圖案2011形成源/汲區(圖未示)。接著，於第一矽圖案2011、該虛置閘極與該間隙壁上覆蓋另一第二絕緣層241後，平坦化該第二絕緣層241而露出該虛置閘極。以及，去除該虛置閘極與該介電層而露出部分之第一矽圖案2011後，以高介電係數之材料，例如是二氧化鋯、二氧化鉿等，形成閘極介電層250，於閘極介電層250上以導電材料，例如：鈦或氮化鈦等，形成金屬閘極260。形成有源/汲極與金屬閘極260之第一矽圖案2011進而可製造鰭式閘極場效應電晶體。

綜上所述，本發明之半導體圖案之製造方法，應用於基底上具有相同線寬的第一半導體圖案以及第二半導體圖案，於第一半導體圖案表面上形成一阻擋圖案而露出第二半導體圖案，使第二半導體圖案之表面部分反應形成一犧牲結構層，以及去除阻擋圖案以及犧牲結構層，而使第二半導體圖案之線寬小於第一半導體圖案之線寬。本發明之方法係於第二半導體圖案之表面部分反應形成犧牲結構層，於去除該犧牲結構層時不會影響第二半導體圖案，所以能保持第二半導體圖案112之形狀完整性，具有不同線寬且形狀完整之第一半導體圖案以及第二半導體圖案進而能製造出具有良好電性效能之奈米級立體半導體元件。

然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

200‧‧‧基底

201‧‧‧矽層

202‧‧‧保護層

211‧‧‧第一半導體圖案

212‧‧‧第二半導體圖案

213‧‧‧第三半導體圖案

2121‧‧‧犧牲結構層

221‧‧‧阻擋圖案

Claims (12)

1. 一種半導體圖案之製造方法，包含下列步驟：提供一基底，該基底上具有至少一第一半導體圖案以及至少一第二半導體圖案，其中該第一半導體圖案之線寬與該第二半導體圖案之線寬相同；於該第一半導體圖案表面上形成一阻擋圖案而露出該第二半導體圖案；使該第二半導體圖案之表面部分反應形成一犧牲結構層，包含氧化反應、氮化反應、氮氧化反應或碳化反應；以及去除該阻擋圖案以及該犧牲結構層，而使該第二半導體圖案之線寬小於該第一半導體圖案之線寬。
2. 如申請專利範圍第1項所述半導體圖案之製造方法，其中該基底上形成有一矽層以及一保護層形成於該矽層上，該第一半導體圖案以及該第二半導體圖案形成於該保護層上，形成該第一半導體圖案以及該第二半導體圖案之步驟包含：於該保護層上形成至少一假結構；以一半導體材料於該假結構之側壁上形成一間隙壁；以及去除該假結構後於該保護層上，該間隙壁形成該第一半導體圖案以及該第二半導體圖案。
3. 如申請專利範圍第2項所述半導體圖案之製造方法，其中形成該保護層之材料為矽氮化物，形成該假結構以及該阻擋圖案為矽氧化物，以及該犧牲結構層為一矽氧化物層。
4. 如申請專利範圍第2項所述半導體圖案之製造方法，其方法更包含下列 步驟：以該第一半導體圖案以及該第二半導體圖案為遮罩，定義該保護層以及該矽層而形成一第一矽圖案以及一第二矽圖案，其中該第二矽圖案之線寬小於該第一矽圖案之線寬；於該第一矽圖案以及該第二矽圖案上形成一絕緣層後，平坦化該絕緣層；回蝕去除部分之該絕緣層而露出部分之該第一矽圖案以及部分之該第二矽圖案表面；於露出部分之該第一矽圖案以及部分之該第二矽圖案表面上形成一閘極介電層；以及於該閘極介電層上形成一閘極層。
5. 如申請專利範圍第4項所述半導體圖案之製造方法，其中該第一矽圖案之線寬以及該第二矽圖案之線寬不大於50奈米。
6. 如申請專利範圍第1項所述半導體圖案之製造方法，其中於該第一半導體圖案表面上形成該阻擋圖案之步驟包含：於該第一半導體圖案以及該第二半導體圖案上以原子層沉積法形成一第一材料層；以及於該第一半導體圖案上方形成一遮罩，去除部分之該第一材料層而露出該第二半導體圖案，剩餘部份之該第一材料層形成該阻擋圖案。
7. 如申請專利範圍第6項所述半導體圖案之製造方法，其中形成該第一材料層之材料包含氧化物、氮化物、氮氧化物或碳化物。
8. 如申請專利範圍第6項所述立體半導體結構之製造方法，其中該形成遮 罩之材料為光阻。
9. 如申請專利範圍第6項所述半導體圖案之製造方法，其中形成第一材料層之材料為氧化物，於去除該遮罩時以一氧化劑使該第二半導體圖案之表面部分氧化形成該犧牲結構層。
10. 如申請專利範圍第1項所述半導體圖案之製造方法，其中該基底上還具有至少一第三半導體圖案，該第三半導體圖案與該第一半導體圖案之線寬相同，於該第一半導體圖案表面以及該第三半導體圖案上形成該阻擋圖案而露出該第二半導體圖案：以及於去除該阻擋圖案以及該犧牲結構層後，其方法更包含下列步驟：於該第三半導體圖案上形成一第二阻擋圖案而露出該第一半導體圖案以及該第二半導體圖案；使該第一半導體圖案之表面部分以及該第二半導體圖案之表面部分反應形成一第二犧牲結構層；以及去除該第二阻擋圖案以及該第二犧牲結構層，而使該第二半導體圖案之線寬小於該第一半導體圖案之線寬，該第一半導體圖案之線寬小於該第三半導體圖案之線寬。
11. 如申請專利範圍第10項所述半導體圖案之製造方法，其中形成該第二阻擋圖案之材料包含氧化物、氮化物、氮氧化物或碳化物。
12. 如申請專利範圍第10項所述半導體圖案之製造方法，其中使部分之該第一半導體圖案以及部分之該第二半導體圖案反應形成該第二犧牲結構層包含氧化反應、氮化反應、氮氧化反應或碳化反應。