TWI565027B - 具有延長的窗口之多晶粒焊線封裝 - Google Patents

具有延長的窗口之多晶粒焊線封裝 Download PDF

Info

Publication number
TWI565027B
TWI565027B TW103103345A TW103103345A TWI565027B TW I565027 B TWI565027 B TW I565027B TW 103103345 A TW103103345 A TW 103103345A TW 103103345 A TW103103345 A TW 103103345A TW I565027 B TWI565027 B TW I565027B
Authority
TW
Taiwan
Prior art keywords
microelectronic
opening
extending
package
substrate
Prior art date
Application number
TW103103345A
Other languages
English (en)
Other versions
TW201442202A (zh
Inventor
貝爾格森 哈巴
惠爾 佐尼
Original Assignee
英帆薩斯公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英帆薩斯公司 filed Critical 英帆薩斯公司
Publication of TW201442202A publication Critical patent/TW201442202A/zh
Application granted granted Critical
Publication of TWI565027B publication Critical patent/TWI565027B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06156—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Description

具有延長的窗口之多晶粒焊線封裝
本申請案之標的是關於微電子封裝以及其納入微電子封裝之組件。
半導體晶片通常被提供為個別的預先封裝單元。標準的晶片具有大的正面之平坦的矩形本體，該正面具有經連接到晶片的內部電路之接點。各個個別的晶片典型為容納在一個封裝中，該封裝具有連接到晶片的接點之外部端子。接著，該等端子(即：封裝的外部連接點)被裝配以電氣連接到一個電路面板，諸如：印刷電路板。在諸多習用設計中，晶片封裝佔有電路面板的面積為顯著大於晶片其本身的面積。如關於其具有正面的平坦晶片而在此揭露內容所使用，“晶片的面積”應被瞭解為指該正面的面積。
在“覆晶(倒裝晶片)(flip chip)”設計之中，晶片正面是面對一個封裝介電元件(即：封裝的基板)的表面，且在晶片上的接點是藉由焊錫凸塊或其他連接元件而直接黏合到基板表面上的接點。接著，基板可透過其在基板上面的外部端子而黏合到電路面板。“覆晶”設計提供一種相當緊密的佈置；各個封裝佔有電路面板的面積為等於或稍微大於晶片正面的面積，諸如：例如在共同讓渡的美國專利第5,148,265號、第5,148,266號、 以及第5,679,977號之某些實施例中所揭示者，此等美國專利的揭露內容是以參照方式而納入本文。某些創新的安裝技術提供接近或等於習用的覆晶黏合者之緊密度。可在電路面板的面積為等於或稍微大於晶片其本身的面積來容納單一個晶片之封裝通常被稱作為“晶片尺度封裝”。
尺寸是在晶片的任何實際佈置之重要考量。隨著可攜式電子裝置之迅速進展，對於晶片的更緊密的實際佈置之要求已變得更為強烈。僅為舉例而言，通常稱作為“智慧型手機”的裝置整合了手機以及強大的資料處理器、記憶體與輔助裝置的功能，輔助裝置為諸如：全球定位系統接收器、電子相機、與區域網路連接以及高解析度的顯示器與關聯的影像處理晶片。此類的裝置可提供諸如全網際網路連接性、包括全解析度視訊的娛樂、導航、電子銀行與更多者之能力，所有能力均在口袋尺寸的裝置中所提供。複雜的可攜式裝置需要將諸多的晶片封裝到小空間中。甚者，一些晶片具有許多的輸入與輸出連接，其通常稱作為“I/O”。此等I/O可與其他晶片的I/O為互連。形成互連的構件不應顯著增大該種組件的尺寸。類似的需求出現在其他應用中，如同例如在諸如用在網際網路搜尋引擎者的資料伺服器中，其中，提高的性能與尺寸縮小為必要。
含有特別是動態隨機存取記憶體(DRAM,dynamic random access memory)晶片與快閃記憶體晶片之記憶體儲存陣列的半導體晶片通常被封裝在單晶片或多晶片封裝及組件中。各個封裝具有用於端子與在其中的晶片之間來承載訊號、電力、與接地的諸多電氣連接。電氣連接可包括不同種類的導體：諸如例如軌跡、樑形引線、等等的水平導體，其朝相對於晶片之具有接點表面的一個水平方向而延伸；諸如通路的垂直導體，其 朝相對於晶片表面的一個垂直方向而延伸；以及，焊線，其朝相對於晶片表面的水平與垂直方向而延伸。
除了使得微電子組件所佔用之電路面板的平面面積為最小 之外，亦為合意來提供一種晶片封裝，其顯現垂直於電路面板的平面之低的整體高度或尺度。此種薄的微電子封裝考慮到其具有封裝經安裝於其中的一種電路面板之置放為緊鄰於相鄰結構，因此縮小其納入該種電路面板之產品的整體尺寸。
鑑於前文，某些改良可對於多晶片微電子封裝及組件來作出 以便改良電氣性能。本發明的此等特性可藉由如下文所述的微電子封裝及組件之結構來達成。
根據本發明的一個觀點，一種微電子封裝可包括一個基板，其具有各自朝第一方向與橫向於第一方向的第二方向而延伸的第一與第二相對表面。該基板可具有第一開口，其延伸在第一與第二表面之間且界定各自沿著朝第一方向而延伸的第一共同軸所延長的第一與第二相異部分。該種微電子封裝還可包括第一與第二微電子元件，其各自具有面對基板的第一表面之一個前表面與在個別的前表面之一排接點。第一微電子元件的該排接點可和第一開口的第一部分為對準。第二微電子元件的該排接點可和第一開口的第二部分為對準。
該種微電子封裝還可包括其暴露在第二表面的複數個端子。該等端子可被裝配用於將該微電子封裝連接到在該微電子封裝的外部之至少一個構件。該種微電子封裝還可包括第一電氣連接，其和第一開口 的第一部分為對準，從第一微電子元件的該等接點之中的至少一些者而延伸到該等端子之中的至少一些者。該種微電子封裝還可包括第二電氣連接，其和第一開口的第二部分為對準，從第二微電子元件的該等接點之中的至少一些者而延伸到該等端子之中的至少一些者。
在一個實例中，該第一與第二微電子元件可各自具有相對於 個別的前表面之一個後表面，且該第一與第二微電子元件可各自具有：第一與第二相對邊緣，其延伸在個別的微電子元件的前與後表面之間且朝第一方向而延伸；及，鄰近第一邊緣的第一外部區域、鄰近第二邊緣的第二外部區域、以及配置在第一與第二外部區域之間的一個中央區域。第一與第二外部區域以及中央區域之各者可具有相等的寬度，俾使中央區域延伸在第一與第二邊緣之間的距離的中間三分之一。個別的微電子元件之該等接點可被配置在個別的中央區域之中。
在一個特定實例中，該第一與第二微電子元件之各者的該排 接點可延伸在其垂直於基板的第一表面且含有第一共同軸之一個理論平面。在一個示範實施例中，該第一與第二微電子元件的前表面可被配置在平行於第一表面的單一個平面。在一個實例中，該第一微電子元件可具有延伸在第一微電子元件的前與後表面之間且朝第二方向而延伸的一個邊緣。該第二微電子元件的前表面可面對第一微電子元件的後表面且朝第一方向而突出超過第一微電子元件的該邊緣。
在一個特定實施例中，該等微電子元件之各者可被裝配以主 要提供記憶體儲存陣列功能。在一個實施例中，該等微電子元件可被裝配以共同作用為一個可定址記憶體模組。該種微電子封裝可被裝配以儲存在 該等微電子元件之各者中所接收的部分資料。在一個特定實例中，該第一電氣連接之中的至少一些者可包括其延伸通過第一開口的第一部分之焊線(wire bond)，且該第二電氣連接之中的至少一些者可包括其延伸通過第一開口的第二部分之焊線。
在一個示範實施例中，該第一電氣連接可均為其延伸通過第 一開口的第一部分之焊線，且該第二電氣連接可均為其延伸通過第一開口的第二部分之焊線。在一個實例中，該第一電氣連接之中的至少一些者可包括其和第一開口的第一部分為對準之引線黏合(lead bond)，且該第二電氣連接之中的至少一些者可包括其和第一開口的第二部分為對準之引線黏合。在一個特定實施例中，該基板可為實質由具有在基板平面的CTE小於12ppm/℃之一種材料所組成的一個元件。
在一個實施例中，該基板可具有第二開口，其延伸在第一與 第二表面之間且界定各自沿著平行於第一共同軸的第二共同軸所延長的第三與第四相異部分。該種微電子封裝還可包括第三與第四微電子元件，其各自具有面對基板的第一表面之一個前表面與在該前表面之一排接點。第三微電子元件的該排接點可和第二開口的第三部分為對準，且第四微電子元件的該排接點是和第二開口的第四部分為對準。該種微電子封裝還可包括第三電氣連接，其和第二開口的第三部分為對準，從第三微電子元件的該等接點之中的至少一些者而延伸到該等端子之中的至少一些者。該種微電子封裝還可包括第四電氣連接，其和第二開口的第四部分為對準，從第四微電子元件的該等接點之中的至少一些者而延伸到該等端子之中的至少一些者。
在一個特定實例中，該第三與第四微電子元件可各自具有相 對於個別的前表面之一個後表面。該第三與第四微電子元件可各自具有：第一與第二相對邊緣，其延伸在個別的微電子元件的前與後表面之間且朝第一方向而延伸；及，鄰近第一邊緣的第一外部區域、鄰近第二邊緣的第二外部區域、以及配置在第一與第二外部區域之間的一個中央區域。第一與第二外部區域以及中央區域之各者可具有相等的寬度，俾使中央區域延伸在第一與第二邊緣之間的距離的中間三分之一。個別的微電子元件之該等接點可被配置在個別的中央區域之中。
在一個示範實施例中，該第一與第二微電子元件之各者的該 排接點可延伸在其垂直於基板的第一表面且含有第一共同軸之第一理論平面。該第三與第四微電子元件之各者的該排接點可延伸在其垂直於基板的第一表面且含有第二共同軸之第二理論平面。在一個實例中，該第一、第二、第三、與第四微電子元件的前表面可被配置在平行於第一表面的單一個平面。
在一個特定實施例中，該第一與第二微電子元件可各自具有 延伸在個別的前與後表面之間且朝第一方向而延伸的一個邊緣。該第三微電子元件的前表面可面對第一微電子元件的後表面且可朝第二方向而突出超過第一微電子元件的該邊緣。該第四微電子元件的前表面可面對第二微電子元件的後表面且可朝第二方向而突出超過第二微電子元件的該邊緣。
在一個實施例中，該第一電氣連接之中的至少一些者可包括 其延伸通過第一開口的第一部分之焊線且該第二電氣連接之中的至少一些者可包括其延伸通過第一開口的第二部分之焊線。該第三電氣連接之中的 至少一些者可包括其延伸通過第二開口的第三部分之焊線且該第四電氣連接之中的至少一些者可包括其延伸通過第二開口的第四部分之焊線。
在一個特定實例中，該第一電氣連接可均為其延伸通過第一 開口的第一部分之焊線且該第二電氣連接可均為其延伸通過第一開口的第二部分之焊線。該第三電氣連接可均為其延伸通過第二開口的第三部分之焊線且該第四電氣連接可均為其延伸通過第二開口的第四部分之焊線。
在一個示範實施例中，該第一電氣連接之中的至少一些者可 包括其和第一開口的第一部分為對準之引線黏合且該第二電氣連接之中的至少一些者可包括其和第一開口的第二部分為對準之引線黏合。該第三電氣連接之中的至少一些者可包括其和第二開口的第三部分為對準之引線黏合且該第四電氣連接之中的至少一些者可包括其和第二開口的第四部分為對準之引線黏合。
在一個實例中，一種微電子組件可包括如上所述之微電子封 裝以及其具有面板接點之一個電路面板，該微電子封裝的該等端子被黏合到該等面板接點。在一個特定實施例中，一種系統可包括如上所述之微電子封裝以及其經電氣連接到該微電子封裝的一個或多個其他電子構件。在一個實施例中，該種系統還可包括一個外殼，該微電子封裝與該等其他電子構件被安裝到外殼。
5‧‧‧密封材料
6‧‧‧底部填充材料
10‧‧‧微電子封裝
11‧‧‧接合元件
12‧‧‧黏著劑
20‧‧‧基板
21‧‧‧第一表面
22‧‧‧第二表面
24‧‧‧導電元件
25‧‧‧端子
26‧‧‧窗口或開口
27a‧‧‧第一部分
27b‧‧‧第二部分
29‧‧‧共同軸
30‧‧‧微電子元件
30a‧‧‧第一微電子元件
30b‧‧‧第二微電子元件
31‧‧‧前表面
32a‧‧‧第一邊緣
32b‧‧‧第二邊緣
32c‧‧‧第三邊緣
32d‧‧‧第四邊緣
33‧‧‧後表面
35‧‧‧接點
36‧‧‧中央區域
37a‧‧‧第一外部區域
37b‧‧‧第二外部區域
40‧‧‧焊線
110‧‧‧微電子封裝
112‧‧‧黏著劑
114‧‧‧間隔件
120‧‧‧基板
121‧‧‧第一表面
125‧‧‧端子
126‧‧‧窗口或開口
127a‧‧‧第一部分
127b‧‧‧第二部分
129‧‧‧共同軸
130‧‧‧微電子元件
130a‧‧‧第一微電子元件
130b‧‧‧第二微電子元件
131‧‧‧前表面
132a‧‧‧第一邊緣
132b‧‧‧第二邊緣
132c‧‧‧邊緣
133‧‧‧後表面
135‧‧‧接點
136‧‧‧中央區域
140a‧‧‧第一電氣連接
140b‧‧‧第二電氣連接
210‧‧‧微電子封裝
220‧‧‧基板
221‧‧‧第一表面
226‧‧‧開口
226a‧‧‧第一窗口或開口
226b‧‧‧第二窗口或開口
227a‧‧‧第一部分
227b‧‧‧第二部分
227c‧‧‧第三部分
227d‧‧‧第四部分
229a‧‧‧第一平行軸
229b‧‧‧第二平行軸
230a‧‧‧第一微電子元件
230b‧‧‧第二微電子元件
230c‧‧‧第三微電子元件
230d‧‧‧第四微電子元件
310‧‧‧微電子封裝
312‧‧‧黏著劑
314‧‧‧間隔件
320‧‧‧基板
321‧‧‧第一表面
322‧‧‧第二表面
324‧‧‧導電元件
325‧‧‧端子
326a‧‧‧第一窗口或開口
326b‧‧‧第二窗口或開口
327a‧‧‧第一部分
327b‧‧‧第二部分
327c‧‧‧第三部分
327d‧‧‧第四部分
329a‧‧‧第一共同軸
329b‧‧‧第二共同軸
330a‧‧‧第一微電子元件
330b‧‧‧第二微電子元件
330c‧‧‧第三微電子元件
330d‧‧‧第四微電子元件
331‧‧‧前表面
332a‧‧‧第一邊緣
332b‧‧‧第二邊緣
333‧‧‧後表面
335‧‧‧接點
336‧‧‧中央區域
340‧‧‧電氣連接
400‧‧‧系統
401‧‧‧外殼
402‧‧‧電路板
404‧‧‧導線
406‧‧‧模組或構件
408‧‧‧半導體晶片
410‧‧‧顯示螢幕
411‧‧‧透鏡
圖1A是根據本發明的一個實施例之一種微電子封裝的概略俯視平面圖。
圖1B是圖1A之微電子封裝的側視截面圖，其沿著圖1A之線1B-1B所取得。
圖1C是圖1A之一種微電子元件的仰視平面圖。
圖2A是一種微電子封裝的概略俯視平面圖，該種微電子封裝具有一個微電子元件，其至少部分覆蓋另一個微電子元件。
圖2B是圖2A之微電子封裝的側視截面圖，其沿著圖2A之線2B-2B所取得。
圖3A是圖1A之微電子封裝的一種變化的概略俯視平面圖，該種變化具有四個微電子元件，其覆蓋二個延長的窗口。
圖3B是圖3A之微電子封裝的一種變化的概略俯視平面圖，該種變化具有二個微電子元件，其分別至少部分覆蓋二個其他的微電子元件。
圖3C是圖3B之微電子封裝的側視截面圖，其沿著圖3B之線3C-3C所取得。
圖4是根據本發明的一個實施例之一種系統的示意圖。
本發明的某些實施例提出一種封裝或微電子組件，其中例如半導體晶片或半導體晶片的堆疊配置之一個微電子元件被裝配以主要提供記憶體儲存陣列功能。在此種微電子元件中，在其中為裝配(即：經構成且與其他裝置互連)以提供記憶體儲存陣列功能之主動裝置(例如：電晶體)的數目是大於其裝配以提供任何其他功能之主動裝置的數目。因此，在一個實例中，諸如DRAM晶片的一個微電子元件可具有記憶體儲存陣列功能來作為其主要或唯一的功能。替代而言，在另一個實例中，此種微電子元件 可具有混合用途且可納入其裝配以提供記憶體儲存陣列功能之主動裝置，且還可納入其裝配以提供諸如尤其是處理器功能、或是訊號處理器或圖形處理器功能的另一個功能之主動裝置。在此情形，相較於該種微電子元件的任何其他功能，該種微電子元件仍然可具有較大量的主動裝置為裝配以提供記憶體儲存陣列功能。
本發明的實施例在此提供在其中具有超過一個半導體晶片 (即：微電子元件)之封裝。多晶片封裝可減少要將在其中的晶片連接到例如印刷接線板之電路面板所需要的面積或空間的量，封裝可透過諸如尤其是球柵陣列(BGA,ball grid array)、腳柵陣列(LGA,land grid array)、或針柵陣列(PGA,pin grid array)的一種端子陣列而被電氣且機械式連接到電路面板。此連接空間是在例如諸如“智慧型手機”或平板電腦的手持式裝置之小型或可攜式計算裝置中為特別受限制，該等裝置典型結合了個人電腦的功能與對於寬頻世界的無線連接性。多晶片封裝可為特別有用來製造對系統可用之大量的相當不昂貴的記憶體，諸如例如在DDR3型式的DRAM晶片與其後繼者中之進階的高性能的動態隨機存取記憶體(DRAM)晶片。
要將多晶片封裝連接到其所需要之電路面板的面積的量可 藉由提供在封裝上的共同端子而被降低，至少一些訊號是透過共同端子而傳送為往返於封裝內的二或多個晶片。然而，就支援高性能的操作而言，此舉顯現有挑戰性。為了避免不合意的效應，諸如：歸因於無端的短線之訊號的不合意反射，將封裝外部的端子與電路面板上的總體接線電氣連接之在電路面板上的線跡、通路、與其他導體必須不會過長。對於先進晶片而言，散熱亦顯現有挑戰性，俾使對於各個晶片的大平坦表面的至少一者 而言為合意被耦合到一個散熱片或被暴露到或是熱連通於在安裝系統內的氣流。下文所述的封裝可有助於促進此等目標。
圖1A與1B說明根據本發明的一個實施例之一種特定型式 的微電子封裝10。如在圖1A與1B所看到，微電子封裝10可包括封裝結構，例如：具有第一與第二相對表面21與22的一個基板20。在一些情形中，基板20可實質為由一種材料所組成，其具有在該基板的一個平面(朝平行於基板20的第一表面21之一個方向)之低熱膨脹係數(CTE,coefficient of thermal expansion)，即：小於每攝氏度數為百萬分之12(在下文為“ppm/℃”)的CTE，諸如例如矽的一種半導體材料或諸如陶瓷材料或二氧化矽的一種介電材料，例如：玻璃。替代而言，基板20可包括一種薄片狀的基板，其可實質為由一種聚合材料所組成，諸如聚醯亞胺、環氧樹脂、熱塑性、熱固性塑膠、或其他適合的聚合材料，或是其包括或實質為由一種複合聚合-無機材料所組成，諸如BT(雙馬來亞醯胺(bismaleimide)-三氮六環(triazine))樹脂或環氧樹脂玻璃(尤其是諸如FR-4)的一種玻璃強化結構。在一個實例中，此種基板20可實質為由其具有在該基板平面(即：朝沿著其表面的一個方向)之小於30ppm/℃的CTE之一種材料所組成。
基板20的第一與第二表面21、22可各自朝第一方向H1與其橫向於該第一方向的第二方向H2而延伸。在圖1A與1B，平行於基板20的第一表面21之方向H1與H2是在本文稱作為“水平”或“側向”方向，而垂直於第一表面之方向是在本文稱作為朝上或朝下方向且亦在本文稱作為“垂直”方向。在本文所提到的方向是在所提到之結構的參考框架中。因此，此等方向可位在對於在重力參考框架中之正常“朝上”或“朝下” 方向的任何方位。
一個特徵被配置在比另一個特徵“在一個表面之上”的較 大高度之陳述所意指的是，一個特徵是在比該另一個特徵為朝其離開表面的同個正交方向之較大距離處。反之，一個特徵被配置在比另一個特徵“在一個表面之上”的較小高度之陳述所意指的是，一個特徵是在比該另一個特徵為朝其離開表面的同個正交方向之較小距離處。
至少一個窗口或開口26可延伸在基板20的第一與第二表面 21、22之間。如可在圖1A所看到，基板20可具有延伸通過於其的一個開口26。在其他實施例(例如：圖3A與3B)中，基板可具有延伸通過於其的複數個開口。
如在圖1A所示，開口26可朝第一方向H1為延長，俾使其 沿著第一方向而延伸之該開口的長尺度或長度L是大於其沿著第二方向而延伸之該開口的短尺度或寬度W。開口26可界定其各自朝第一方向H1為延長的第一與第二相異部分27a與27b，俾使該開口的第一部分的長尺度或長度L1是大於該開口的第一部分的的短尺度或寬度W1，且該開口的第二部分的長尺度或長度L2是大於該開口的第二部分的的短尺度或寬度W2。 如在本文所使用，當開口被描述為界定第一與第二“相異(distinct)”部分，“相異”意指該開口可被分割為第一與第二個未重疊的部分。
如可在圖1A所看到，開口26的第一與第二部分27a、27b 可各自沿著其朝第一方向H1而延伸的單一個共同軸29為延長。如在本文所使用，當開口或開口的一部分被描述為“沿著一個軸”延長，其意指該開口或開口的該部分之較長的尺度是平行於該軸而延伸，且該軸是將開口 或開口的部分為縱向平分。在圖1A，長度L、L1、與L2分別為開口26、第一部分27a、與第二部分27b的長的尺度。
基板20可具有在其上的複數個端子25，例如：導電墊、連接盤、或導電柱或接腳。此類的端子25可被暴露在基板20的第二表面22。端子25可作用為用於微電子封裝10與一個外部構件的對應導電元件之連接的端點，外部構件是諸如：尤其是電路面板(例如：印刷接線板)、可撓電路面板、插座、其他微電子組件或封裝、插入件、或被動構件組件(例如：在圖4所示的電路面板402)。在一個實例中，此類的電路面板可為一種主機板或DIMM模組板。在一個特定實施例中，該等端子可被配置在諸如尤其是球柵陣列(BGA)(其包括如下文所述的接合元件11)、腳柵陣列(LGA)、或針柵陣列(PGA)的一個面陣列中。在一個實施例中，端子25可被配置沿著基板20的第二表面22的周邊。
如在此揭露內容所用，一個導電元件被“暴露在”一個結構的表面之陳述所指出的是，該導電元件可用於接觸其朝垂直於表面的一個方向而移動朝向在該結構外側的表面之一個理論點。因此，經暴露在一個結構的表面之一個端子或其他導電元件可從該表面所突出；可與該表面為同高；或可相對於該表面為凹陷且透過在該結構中的孔或凹坑而被暴露。
微電子封裝10可包括接合元件11，其被附接到端子25以用於和外部構件之連接。舉例來說，接合元件11可為諸如焊錫、錫、銦、共熔組成物或其組合之諸多的焊接金屬、或諸如導電塗料或導電黏著劑的另一種接合材料。在一個特定實施例中，在端子25與一個外部構件(例如：在圖4所示的電路面板402)的接點之間的接合可包括諸如在共同所有的美 國專利申請案第13/155,719號與第13/158,797號所述的一種導電基體材料，此等美國專利申請案的揭露內容是以參照方式而納入本文。在一個特定實施例中，接合可具有如同此等美國專利申請案所述的類似結構或是以如同此等美國專利申請案所述的一種方式所形成。
微電子封裝10還可包括複數個微電子元件30a與30b(集體 為微電子元件30)，其各自具有面對基板20的第一表面21之一個前表面31與相對於該前表面的一個後表面33。在圖1A與1B的實施例中，第一與第二微電子元件30a與30b的前表面31被佈置在平行於基板20的第一表面21之單一個平面P。在其他實施例(例如：圖2A、2B、3B與3C)之中，微電子元件30的前表面31無須被佈置在單一個平面，如將在下文所描述。
在一個實施例中，微電子元件30之各者可被裝配以主要提 供記憶體儲存陣列功能。在一個示範實施例中，在微電子封裝10之中的微電子元件30可被裝配以共同作用為一個可定址的記憶體模組，該種微電子封裝被裝配以儲存在各個微電子元件之中所接收的部分資料。
在一個實例中，微電子元件30的各者可為裸晶片或微電子 單元，其各自納入諸如動態隨機存取記憶體(DRAM)儲存陣列或其經裝配以主要作用為DRAM儲存陣列(例如：DRAM積體電路晶片)的一個記憶體儲存元件。如在本文所使用，“記憶體儲存元件”是指其配置成一個陣列之大量的記憶體單元、連同可用以儲存資料且從其擷取資料的電路，諸如：用於透過一個電氣介面的資料傳輸。在一個特定實例中，微電子封裝10可被包括在單列直插式記憶體模組(SIMM,single in-line memory module)或雙列直插式記憶體模組(DIMM,dual in-line memory module)之中。
在一個特定實例中，其包括有記憶體儲存元件之一個微電子 元件30可具有至少一個記憶體儲存陣列功能，但該微電子元件可能並非為全功能的記憶體晶片。此種微電子元件其本身可能不具有緩衝功能，但是其可被電氣連接到一堆的微電子元件之中的其他微電子元件，其中，在該堆中的至少一個微電子元件具有緩衝功能(該緩衝微電子元件可為一個緩衝晶片、全功能的記憶體晶片、或控制器晶片)。
在其他實例中，本文所述的任一種封裝之中的一個或多個微 電子元件可實現為較多個主動裝置，除了任何其他功能之外而提供記憶體儲存陣列功能，例如：快閃記憶體、DRAM或其他型式的記憶體，且可連同其經裝配來主要提供邏輯功能之另一個微電子元件或“邏輯晶片”而被佈置在一種封裝之中。在一個特定實施例中，該種邏輯晶片可為諸如微處理器或其他通用計算元件的一種可程式或處理器元件。該種邏輯晶片可為一種微控制器元件、圖形處理器、浮點處理器、共處理器、數位訊號處理器、等等。在一個特定實施例中，該種邏輯晶片可主要實行硬體狀態機器功能，或是用其他方式來硬編碼以適用一個特定功能或目的。替代而言，該種邏輯晶片可為一種特定應用積體電路(ASIC,application specific integrated circuit)或現場可程式閘陣列(FPGA,field programmable gate array)晶片。在此種變化中，該種封裝可於是為一種“系統級封裝(SIP,system in a package)”。
在另一個變化中，本文所述的任一種封裝之中的一個微電子元件可均具有嵌入在其中的邏輯與記憶體功能，諸如：具有與其嵌入在同一個微電子元件中的一或多個關聯記憶體儲存陣列之一種可程式處理器。此種微電子元件有時被稱為一種“單晶片系統(SOC,system-on-a-chip)”，在 於：諸如處理器的邏輯是連同諸如記憶體儲存陣列的其他電路或用於實行其可為一個特別功能之某個其他功能的電路而被嵌入。
如在圖1C所示，各個微電子元件30的前表面31之表面積 可朝在第一微電子元件的第一與第二相對邊緣32a、32b之間的一個方向而被分割為具有實質相等寬度的三個區域：第一外部區域37a、第二外部區域37b、以及經定位在第一外部區域與第二外部區域之間的一個中央區域36。 舉例來說，若在該等長邊緣之間的長度為6微米，第一外部區域37a、第二外部區域37b、與中央區域36可為2微米。中央區域36將因此被定位在離第一邊緣32a為2微米且離第二邊緣32b為2微米。換言之，中央區域36可被定位在第一微電子元件30的中間三分之一。各個微電子元件30還可具有朝前與後表面31、33之間的一個方向而延伸且朝第一與第二相對邊緣32a、32b之間的一個方向而延伸的第三與第四相對邊緣32c、32d。
在圖1A與1B所示的實施例中，第一微電子元件30a的中 央區域36可和開口26的第一部分27a為至少部分對準，且第二微電子元件30b的中央區域可和開口的第二部分27b為至少部分對準。在一個實例中，各個微電子元件30的中央區域36可和開口26為對準，俾使其垂直於基板20的第一表面21且含有開口的單一個共同軸29之一個理論平面可將該等微電子元件之各者平分在個別的微電子元件的第一與第二相對邊緣32a、32b之間。
各個微電子元件30可具有暴露在其前表面31之複數個導電 的接點35。如在圖1C所示，各個微電子元件30的接點35可為以一或多排所佈置來配置在前表面31之中央區域36，其佔有前表面之面積的一個中央 部分。如在圖1B所示，各個微電子元件30的接點35可和開口26為對準。
在一個實例中，一個或二個微電子元件30的第一與第二相 對邊緣32a與32b可延伸在個別的微電子元件30的前與後表面31、33之間且可朝第一方向H1而延伸，H1可為開口26朝其所延長的相同方向。一個或二個微電子元件30的接點35可被配置在個別的微電子元件的前表面31之中央區域36。在一個實施例中，各個微電子元件的一排接點35可延伸在其垂直於基板20的第一表面21且含有開口26的第一與第二部分27a、27b的單一個共同軸29之一個理論平面。
如在本文所使用，當一個元件是與另一個元件為“對準”，“對準”是相關於水平方向H1與H2，使得朝垂直於水平方向H1與H2的一個垂直方向V而延伸的一條線相交經對準的元件二者。舉例來說，如在圖1B所示，微電子元件30的一個接點35與開口26為對準所意指的是，朝垂直方向V而延伸的一條線A可經繪製為其相交該接點與該開口二者。
在一個特定實施例(例如：如在圖3A與3B所示)中，微電子封裝10可具有四個微電子元件30，各個微電子元件的接點35包括八個資料I/O接點。在另一個實施例中，微電子封裝10可具有四個微電子元件30，各個微電子元件的接點35包括十六個資料I/O接點。在一個特定實例中，微電子封裝10(以及本文所述之其他的微電子封裝的任一者)可經裝配以在一個時脈週期來平行轉移(即：由該封裝所接收或從該封裝所傳送)三十二個資料位元。在另一個實例中，微電子封裝10(以及本文所述之其他的微電子封裝的任一者)可經裝配以在一個時脈週期來平行轉移六十四個資料位元。一些其他的資料轉移量為可能，其中僅有少數的此類轉移量將在沒有限制 的情況下而描述。舉例來說，微電子封裝10(以及本文所述之其他的微電子封裝的任一者)可經裝配以在每個時脈週期來轉移七十二個資料位元，其可包括其代表資料的一組六十四個基本位元以及其為針對於該六十四個基本位元之錯誤校正碼(ECC,error correction code)的八個位元。96個資料位元、108個位元(資料與ECC位元)、128個資料位元、與144個位元(資料與ECC位元)是微電子封裝10(以及本文所述之其他微電子封裝的任一者)可經裝配以支援在每個週期的資料轉移寬度之其他實例。
在一個特定實例中，微電子元件30之中的各者可為功能及 機械等效於該等微電子元件之中的其他者，俾使各個微電子元件可具有在前表面31之相同型態的導電接點35以及相同功能，雖然各個微電子元件的長度、寬度、與高度之特定尺度可為不同於其他微電子元件者。
在一個實例中，微電子封裝10可具有第一與第二微電子元 件30a、30b，其各自具有面對基板20的第一表面21之一個前表面31以及在該前表面之一排接點35。第一微電子元件30a的該排接點35可和開口26的第一部分27a為對準，且第二微電子元件30b的該排接點可和開口的第二部分27b為對準。在本文所述之本發明的實施例中，使單一個開口26置於二或多個微電子元件30a與30b之下，可考慮到微電子封裝10之較容易的形成(例如：較少的處理步驟、在基板20之中的開口之較快速形成)，因為僅有單一個開口必須被形成在該二或多個微電子元件30a、30b將作配置於其之下的基板位置。
在各個微電子元件30的接點35和端子25之間的電氣連接 可包括例如焊線40的引線、或其他可能結構，其中，至少部分的引線是和 該等開口26之中的至少一者為對準。舉例來說，如在圖1B所看到，至少一些電氣連接可包括一條焊線40，其延伸通過在基板中的一個開口26且被接合到接點35與基板的一個導電元件24。在一個實施例中，至少一些電氣連接可包括引線黏合。此種連接可包括引線，其沿著基板20的第一與第二表面21、22之任一者或二者而延伸在導電元件24與端子25之間。在一個特定實例中，各條引線可被電氣連接在各個微電子元件30的接點35和端子25之間，各條引線具有其和該等開口26之中的至少一者為對準的一個部分。
在一個特定實施例中，微電子封裝10可包括：第一電氣連 接(例如：焊線40)，其和開口26的第一部分27a為對準且從第一微電子元件30a的至少一些接點35而延伸到至少一些端子25；以及，第二電氣連接，其和該開口的第二部分27b為對準且從第二微電子元件30b的至少一些接點而延伸到至少一些端子。
在一個實例中，第一電氣連接之中的至少一些者可包括其延 伸通過開口26的第一部分27a之焊線40，且第二電氣連接之中的至少一些者可包括其延伸通過該開口的第二部分27b之焊線。在一個特定實例中，所有的第一電氣連接均可為其延伸通過開口26的第一部分27a之焊線40，且所有的第二電氣連接均可為其延伸通過該開口的第二部分27b之焊線。 在一個實施例中，第一電氣連接之中的至少一些者可包括其和開口26的第一部分27a為對準之引線黏合，且第二電氣連接之中的至少一些者可包括其和該開口的第二部分27b為對準之引線黏合。
微電子封裝10可更包括在第一與第二微電子元件30a、30b的前表面31和基板20的第一表面21之間的一種黏著劑12。微電子封裝10 還可包括一種密封材料5，其可選用式遮蓋、部分遮蓋、或保留為未遮蓋該微電子元件30的後表面33。舉例來說，在圖1A與1B所示的封裝中，一種密封材料可經流動、模印、網印、或散佈到微電子元件30的後表面33。在另一個實例中，密封材料可為藉由包覆成型而形成在其上的一種模製化合物。
微電子封裝10還可包括一種底部填充材料(underfill)6，其可 配置於基板20的第一表面21與在微電子元件30的前表面31的接點35之間。在一個實例中，底部填充材料6可延伸環繞在微電子元件30的接點35與基板20的導電元件24之間的電氣連接(例如：焊線40)。在本文所述之本發明的實施例中，使單一個開口26置於二或多個微電子元件30a與30b之下，可考慮到其透過單一個開口的底部填充材料6之較容易的沉積(例如：較少的處理步驟、底部填充材料的流動之較少的阻礙、等等)，比起若底部填充材料必須透過一個單獨的對應開口而被沉積在各個微電子元件之下。
在上述的實施例之變化中，微電子元件的接點可能並非配置 在其表面的中央區域。更確切而言，該等接點可為以一或多列而配置鄰近於此種微電子元件的一個邊緣。在另一個變化中，微電子元件的接點可被配置鄰近於此種微電子元件的二個相對邊緣。在還有一個變化中，微電子元件的接點可被配置鄰近於任何二個邊緣，或是被配置鄰近於此種微電子元件的超過二個邊緣。在此類的情形中，微電子元件相對於基板的位置可經修改使得該等微電子元件的至少一些接點是與在基板中的開口為對準。
圖2A與2B說明根據其相關於圖1A至1C之上述的實施例 的變化之一種微電子封裝110，其中該等微電子元件130之中的一者為部分 覆蓋該等微電子元件之中的另一者。如可在圖2B所看到，第一微電子元件130a的前表面131可被配置為鄰近於基板120的第一表面121。第一微電子元件130a可具有前與後的相對表面131、133以及其延伸在前與後表面之間且朝第二方向H2而延伸的一個邊緣132c(例如：在圖1C所示的第三邊緣)。 第二微電子元件130b的前表面131可面對第一微電子元件130a的後表面133且可朝第一方向H1而突出超過第一微電子元件130a的邊緣132c，俾使第二微電子元件為部分覆蓋第一微電子元件。
如在本文所用，當一個元件“覆蓋”另一個元件，“覆蓋” 是關於水平方向H1與H2，俾使其朝垂直於水平方向H1與H2的一個垂直方向V而延伸的一條線相交在覆蓋者所涉及的元件二者。舉例來說，如在圖2B所示，第二微電子元件130b為部分覆蓋第一微電子元件130a，意指的是，朝垂直方向V而延伸的一條線B可經繪製為其相交二個微電子元件。
“部分覆蓋”術語之中的“部分”部分指出的是，在上面的元件具有一個 部分為延伸超過在下面的元件之邊緣，俾使朝垂直於水平方向H1與H2的一個垂直方向V而延伸的一條線相交在上面的元件而未相交在下面的元件。舉例來說，如在圖2B所示，第二微電子元件130b具有延伸超過第一微電子元件130a的邊緣130c之一個部分，俾使朝垂直方向V而延伸的一條線C可經繪製為其相交第二微電子元件而未相交第一微電子元件。
雖然第二微電子元件130b為部分覆蓋第一微電子元件 130a，該等微電子元件130之各者的中央區域136仍然可用類似於圖1A的實施例之方式而和窗口或開口126為對準，俾使其垂直於基板120的第一表面121且含有開口的單一個共同軸129之一個理論平面可將該等微電子元件 之各者平分在個別的微電子元件的第一與第二相對邊緣132a、132b之間。
如可在圖2B所看到，微電子封裝110可包括第一電氣連接 140a，其和開口126的第一部分127a為對準且從第一微電子元件130a的至少一些接點135而延伸到在至少一些端子125。微電子封裝110可更包括第二電氣連接140b，其和開口126的第二部分127b為對準且從第二微電子元件130b的至少一些接點135而延伸到在至少一些端子125。
如可在圖2B所看到，一種黏著劑112可被使用來將第二微 電子元件130b的前表面131的一部分黏合到第一微電子元件130a的後表面133的一部分。一個間隔件114可被定位在第二微電子元件130b的前表面131和基板120的第一表面121的一部分之間，不論有無黏著劑112為位在該間隔件與基板的第一表面之間。此間隔件114可由例如諸如二氧化矽的介電材料、諸如矽的半導體材料、或是一或多層的黏著劑所作成。若間隔件114包括黏著劑，該等黏著劑可將第二微電子元件130b連接到基板120。 在一個實施例中，如同第一微電子元件130a在其前與後表面131、133之間的厚度T2，間隔件114可具有朝實質垂直於基板120的第一表面121之垂直方向V的的實質相同厚度T1。在一個特定實施例中，舉例來說，當間隔件114是由一種黏著材料所作成，間隔件114可在沒有黏著劑112的情況下而使用。
圖3A說明根據其相關於圖1A至1C之上述的實施例的變化之一種微電子封裝210，其中，二個微電子元件230覆蓋基板220的第一窗口或開口226a，且二個微電子元件覆蓋該基板的第二窗口或開口226b。
在微電子封裝210之中，基板220具有第一與第二開口 226a、226b，其各自延伸在基板的第一與第二相對表面之間。第一開口226a可界定其各自朝第一水平方向H1而延長的第一與第二相異部分227a、227b，且第二開口226b可界定其朝第一水平方向而延長的第三與第四相異部分227c、227d。第一與第二開口226a、226b是朝第一水平方向H1沿著個別的第一與第二平行軸229a、229b而延伸。
微電子封裝210可具有第一、第二、第三、與第四微電子元 件230a、230b、230c與230d，其各自具有面對基板220的第一表面221之一個前表面。各個微電子元件230可具有在個別的前表面之一排接點。在一個實施例中，第一微電子元件230a的該排接點可和第一開口226a的第一部分227a為對準，第二微電子元件230b的該排接點可和第一開口226a的第二部分227b為對準，第三微電子元件230c的該排接點可和第二開口226b的第三部分227c為對準，且第四微電子元件230d的該排接點可和第二開口226b的第四部分227d為對準。
在本文所述之本發明的實施例中，使單一個第一開口226a 置於二或多個微電子元件230a與230b之下、且使單一個第二開口226b置於二或多個微電子元件230c與230d之下，可考慮到微電子封裝210之較容易的形成(例如：較少的處理步驟、在基板220之中的開口之較快速形成)，因為僅有單一個第一開口226a必須被形成在該二或多個微電子元件230a、230b將作配置於其之下的基板位置，且因為僅有單一個第二開口226b必須被形成在該二或多個微電子元件230c、230d將作配置於其之下的基板位置。
在圖3A的實施例中，第一、第二、第三、與第四微電子元 件230a、230b、230c與230d的前表面231被佈置在平行於基板220的第一 表面221之單一個平面。
在一個特定實施例中，微電子封裝210可包括：第一電氣連 接，其和第一開口226a的第一部分227a為對準，從第一微電子元件230a的至少一些接點而延伸到在基板220的第二表面的至少一些端子；第二電氣連接，其和第一開口226a的第二部分227b為對準，從第二微電子元件230b的至少一些接點而延伸到至少一些端子；第三電氣連接，其和第二開口226b的第三部分227c為對準，從第三微電子元件230c的至少一些接點而延伸到至少一些端子；以及，第四電氣連接，其和第二開口226b的第四部分227d為對準，從第四微電子元件230d的至少一些接點而延伸到至少一些端子。
在一個實例中，第一、第二、第三、與第四電氣連接之中的 至少一些者可包括其延伸通過開口226的個別的第一、第二、第三、與第四部分227a、227b、227c、與227d之焊線。在一個特定實例中，第一、第二、第三、與第四電氣連接可均為其延伸通過開口226的個別的第一、第二、第三、與第四部分227a、227b、227c、與227d之焊線。在一個實施例中，第一、第二、第三、與第四電氣連接之中的至少一些者可包括其和開口226的個別的第一、第二、第三、與第四部分227a、227b、227c、與227d為對準之引線黏合。
圖3B與3C說明根據其相關於圖3A之上述的實施例的變化 之一種微電子封裝310，其中，該等微電子元件330之中的二者為部分覆蓋該等微電子元件之中的其他二者。如可在圖3B與3C所看到，第一與第二微電子元件330a與330b之各者的前表面331可被配置為鄰近於基板320的 第一表面321。第一與第二微電子元件330a、330b可各自具有前與後的相對表面331、333以及其延伸在該前與後表面之間且朝第一方向H1而延伸的一個邊緣332b(例如：在圖1C所示的第二邊緣)。
第三微電子元件330c的前表面331可面對第一微電子元件 330a的後表面333且可朝第二水平方向H2而突出超過第一微電子元件的邊緣332b，俾使第三微電子元件為部分覆蓋第一微電子元件。第四微電子元件330d的前表面331可面對第二微電子元件330b的後表面333且可朝第二水平方向H2而突出超過第二微電子元件的邊緣332b，俾使第四微電子元件為部分覆蓋第二微電子元件。第一與第二微電子元件330a與330b的前表面331可被佈置在平行於基板320的第一表面321之單一個平面。
雖然第三與第四微電子元件分別為部分覆蓋第一與第二微 電子元件，第一與第二微電子元件330a與330b之各者的中央區域336仍然可用類似於圖3A的實施例之方式而和第一窗口或開口326a為對準，俾使其垂直於基板320的第一表面321且含有第一開口的第一共同軸329a之第一理論平面可將第一與第二微電子元件之各者平分在個別的微電子元件330a與330b的第一與第二相對邊緣332a、332b之間，且第三與第四微電子元件330c與330d之各者的中央區域仍然可用類似於圖3A的實施例之方式而和第二窗口或開口326b為對準，俾使其垂直於該基板的第一表面且含有第二開口的第二共同軸329b之第二理論平面可將第三與第四微電子元件之各者平分在個別的微電子元件330c與330d的第一與第二相對邊緣332a、332b之間。
如可在圖3C所看到，舉例來說，第一、第二、第三、與第 四微電子元件330a、330b、330c、與330d可包括個別的第一、第二、第三、與第四電氣連接340，其延伸在該等微電子元件的接點335與暴露在基板320的第二表面322的端子325之間。在圖3C所示的實例中，第一、第二、第三、與第四電氣連接340是通過開口326的個別的第一、第二、第三、與第四部分327a、327b、327c、與327d而延伸在該等微電子元件330的接點335與基板的導電元件324之間。類似於在本文所述的其他實施例，圖3B與3C的實施例之第一、第二、第三、與第四電氣連接340可包括一些焊線，可均為焊線，或可包括引線黏合。
類似於在圖2A與2B所示的實施例，一種黏著劑312可被 使用來將第三與第四微電子元件330c與330d的前表面331的一部分黏合到第一與第二微電子元件330a與330b的後表面333的一部分。一個間隔件314可被定位在第三與第四微電子元件330c與330d的前表面331和基板320的第一表面321的一部分之間。
關於圖1A到3C之上文所述的微電子封裝以及微電子組件 可被利用在種種電子系統之建構，諸如：在圖4所示的系統400。舉例來說，根據本發明的再一個實施例之系統400包括連同其他電子構件408、410、與411之諸如上述的微電子封裝10、110、210、與310的複數個模組或構件406。
在圖示的示範系統400之中，該種系統可包括一個電路板、 主機板、或豎板402，諸如：可撓式印刷電路板，且該電路板可包括諸多的導線404，其中的僅有一者被描繪在圖4，將該等模組或構件406、408、410彼此互連。此種電路板402可將訊號輸送往返於其包括在系統400之中的微 電子封裝的各者。然而，此僅為示範性質；用於製造在該等模組或構件406之間的電氣連接之任何適合結構均可被使用。
在一個特定實施例中，系統400還可包括諸如半導體晶片 408的一種處理器，俾使各個模組或構件406可經裝配以在一個時脈週期中平行轉移N個資料位元，且該種處理器可經裝配以在一個時脈週期中平行轉移M個資料位元，M為大於或等於N。
在一個實例中，系統400可包括一個處理器晶片408，其經 裝配以在一個時脈週期中平行轉移三十二個資料位元，且該系統還可包括諸如關於圖1A至1C所述的微電子封裝10之四個模組406，各個模組406經裝配以在一個時脈週期中平行轉移八個資料位元(即：各個模組406可包括第一與第二微電子元件，該二個微電子元件之各者被裝配以在一個時脈週期中平行轉移四個資料位元)。
在另一個實例中，系統400可包括一個處理器晶片408，其 經裝配以在一個時脈週期中平行轉移六十四個資料位元，且該系統還可包括諸如關於圖3A至3C之任一者所述的微電子封裝之四個模組406，各個模組406經裝配以在一個時脈週期中平行轉移十六個資料位元(即：各個模組406可包括四個微電子元件，該四個微電子元件之各者被裝配以在一個時脈週期中平行轉移四個資料位元)。
在圖4所描繪的實例中，構件408是一個半導體晶片且構件 410是一個顯示螢幕，但任何其他構件均可被使用在系統400之中。誠然，雖然為了圖示清楚而僅有二個附加構件408與411被描繪在圖4之中，系統400可包括任何數目個此類的構件。
模組或構件406以及構件408與411可被安裝在其用虛線來 示意描繪之一個共同外殼401，且可隨著必要而為彼此電氣互連以形成期望的電路。外殼401被描繪為可用在於例如行動電話或個人數位助理的一種可攜式外殼，且螢幕410可被暴露在外殼的表面。在其中一種結構406包括諸如成像晶片的一個光敏元件之實施例中，一個透鏡411或其他光學裝置亦可提供用於將光線路由到該結構。再者，在圖4所示的簡化系統是僅為示範性質；包括諸如桌上型電腦、路由器與類似者之其通常視為固定結構的系統之其他系統亦可使用上述的結構來作成。
在前文所述的任何或所有微電子封裝之中，該等微電子元件 之中的一或多者的後表面可在完成製造之後而為至少部分暴露在該微電子封裝的一個外表面。因此，在關於圖1A之上述的微電子封裝10之中，微電子元件30的後表面33可為部分或完全暴露在已完成的微電子封裝10之密封材料5的外表面。
在上述的任何實施例中，該種微電子封裝可包括其為部分或 整體由任何適合的導熱材料所作成之一個散熱片。適合的導熱材料之實例包括而不受限於：金屬、石墨、例如導熱環氧樹脂的導熱黏著劑、焊料、或類似者、或此類材料的組合。在一個實例中，散熱片可為一個實質連續的金屬薄片。
雖然本文已經關於特定實施例來描述本發明，要瞭解的是，此等實施例僅為說明本發明的原理與應用。因此要瞭解的是，可對於說明性的實施例來作出諸多修改，且可在沒有脫離由隨附申請專利範圍所界定之本發明的精神與範疇之情況下而思及其他配置。
將理解的是，種種的申請專利範圍附屬項以及在其中所陳述的特徵可用不同於在最初申請專利範圍所呈現的方式來組合。亦將理解的是，關連於個別實施例所描述的特徵可和其他所述實施例為共用。
5‧‧‧密封材料
6‧‧‧底部填充材料
10‧‧‧微電子封裝
11‧‧‧接合元件
12‧‧‧黏著劑
20‧‧‧基板
21‧‧‧第一表面
22‧‧‧第二表面
24‧‧‧導電元件
25‧‧‧端子
26‧‧‧窗口或開口
30a‧‧‧第一微電子元件
31‧‧‧前表面
32a‧‧‧第一邊緣
32b‧‧‧第二邊緣
33‧‧‧後表面
35‧‧‧接點
36‧‧‧中央區域
40‧‧‧焊線

Claims (21)

  1. 一種微電子封裝，其包含：一個基板，其具有各自朝第一方向與橫向於該第一方向的第二方向而延伸的第一與第二相對表面，該基板具有第一開口，其延伸在該第一與第二表面之間且界定各自沿著朝該第一方向而延伸的第一共同軸所延長的第一與第二相異部分；第一與第二微電子元件，其各自具有面對該基板的第一表面之一個前表面與在個別的前表面之一排接點，該第一微電子元件的該排接點是和該第一開口的第一部分為對準，該第二微電子元件的該排接點是和該第一開口的第二部分為對準；複數個端子，其暴露在該第二表面，該等端子被裝配用於將該微電子封裝連接到在該微電子封裝的外部之至少一個構件；第一電氣連接，其和該第一開口的第一部分為對準，從該第一微電子元件的該等接點之中的至少一些者而延伸到該等端子之中的至少一些者；及第二電氣連接，其和該第一開口的第二部分為對準，從該第二微電子元件的該等接點之中的至少一些者而延伸到該等端子之中的至少一些者，其中該第一與第二微電子元件各自具有相對於該個別的前表面之一個後表面，且其中該第一與第二微電子元件各自具有：第一與第二相對邊緣，其延伸在個別的微電子元件的該前與後表面之間且朝該第一方向而延伸；及鄰近該第一邊緣的第一外部區域、鄰近該第二邊緣的第二外部區域、 以及配置在該第一與第二外部區域之間的一個中央區域，該第一與第二外部區域以及該中央區域之各者具有相等的寬度，俾使該中央區域延伸在該第一與第二邊緣之間的距離的中間三分之一，其中該個別的微電子元件之該等接點被配置在個別的中央區域之中。
  2. 如申請專利範圍第1項之微電子封裝，其中該第一與第二微電子元件之各者的該排接點延伸在垂直於該基板的第一表面且含有該第一共同軸之一個理論平面。
  3. 如申請專利範圍第1項之微電子封裝，其中該第一與第二微電子元件的該等前表面被配置在平行於該第一表面的單一個平面。
  4. 如申請專利範圍第1項之微電子封裝，其中該第一微電子元件具有延伸在該第一微電子元件的該前與後表面之間且朝該第二方向而延伸的一個邊緣，且其中該第二微電子元件的該前表面是面對該第一微電子元件的該後表面且朝該第一方向而突出超過該第一微電子元件的該邊緣。
  5. 如申請專利範圍第1項之微電子封裝，其中該等微電子元件之各者被裝配以主要提供記憶體儲存陣列功能。
  6. 如申請專利範圍第1項之微電子封裝，其中該等微電子元件被裝配以共同作用為一個可定址記憶體模組，該微電子封裝被裝配以儲存在該等微電子元件之各者中所接收的部分資料。
  7. 如申請專利範圍第1項之微電子封裝，其中該第一電氣連接之中的至少一些者包括延伸通過該第一開口的第一部分之焊線，且其中該第二電氣連接之中的至少一些者包括延伸通過該第一開口的第二部分之焊線。
  8. 如申請專利範圍第1項之微電子封裝，其中該第一電氣連接均為延伸 通過該第一開口的第一部分之焊線，且其中該第二電氣連接均為延伸通過該第一開口的第二部分之焊線。
  9. 如申請專利範圍第1項之微電子封裝，其中該第一電氣連接之中的至少一些者包括與該第一開口的第一部分為對準之引線黏合，且其中該第二電氣連接之中的至少一些者包括和該第一開口的第二部分為對準之引線黏合。
  10. 如申請專利範圍第1項之微電子封裝，其中該基板是實質由具有在該基板平面的CTE為小於12ppm/℃之材料所組成的一個元件。
  11. 如申請專利範圍第1項之微電子封裝，其中該基板具有第二開口，其延伸在該第一與第二表面之間且界定各自沿著平行於該第一共同軸的第二共同軸所延長的第三與第四相異部分，該微電子封裝更包含：第三與第四微電子元件，其各自具有面對該基板的第一表面之一個前表面與在該前表面之一排接點，該第三微電子元件的該排接點是和該第二開口的第三部分為對準，該第四微電子元件的該排接點是和該第二開口的第四部分為對準；第三電氣連接，其和該第二開口的第三部分為對準，從該第三微電子元件的該等接點之中的至少一些者而延伸到該等端子之中的至少一些者；及第四電氣連接，其和該第二開口的第四部分為對準，從該第四微電子元件的該等接點之中的至少一些者而延伸到該等端子之中的至少一些者。
  12. 如申請專利範圍第11項之微電子封裝，其中該第三與第四微電子元件各自具有相對於該個別的前表面之一個後表面，且其中該第三與第四微 電子元件各自具有：第一與第二相對邊緣，其延伸在個別的微電子元件的該前與後表面之間且朝該第一方向而延伸；及鄰近該第一邊緣的第一外部區域、鄰近該第二邊緣的第二外部區域、以及配置在該第一與第二外部區域之間的一個中央區域，該第一與第二外部區域以及該中央區域之各者具有相等的寬度，俾使該中央區域延伸在該第一與第二邊緣之間的距離的中間三分之一，其中該個別的微電子元件之該等接點被配置在個別的中央區域之中。
  13. 如申請專利範圍第12項之微電子封裝，其中該第一與第二微電子元件之各者的該排接點延伸在垂直於該基板的第一表面且含有該第一共同軸之第一理論平面，且其中該第三與第四微電子元件之各者的該排接點延伸在垂直於該基板的第一表面且含有該第二共同軸之第二理論平面。
  14. 如申請專利範圍第11項之微電子封裝，其中該第一、第二、第三、與第四微電子元件的該等前表面被配置在平行於該第一表面的單一個平面。
  15. 如申請專利範圍第11項之微電子封裝，其中該第一與第二微電子元件各自具有延伸在個別的前與後表面之間且朝該第一方向而延伸的一個邊緣，且其中該第三微電子元件的該前表面是面對該第一微電子元件的該後表面且朝該第二方向而突出超過該第一微電子元件的該邊緣，且其中該第四微電子元件的該前表面是面對該第二微電子元件的該後表面且朝該第二方向而突出超過該第二微電子元件的該邊緣。
  16. 如申請專利範圍第11項之微電子封裝，其中該第一電氣連接之中的至少一些者包括延伸通過該第一開口的第一部分之焊線且該第二電氣連接之中的至少一些者包括其延伸通過該第一開口的第二部分之焊線，且其中該第三電氣連接之中的至少一些者包括延伸通過該第二開口的第三部分之焊線且該第四電氣連接之中的至少一些者包括延伸通過該第二開口的第四部分之焊線。
  17. 如申請專利範圍第11項之微電子封裝，其中該第一電氣連接均為延伸通過該第一開口的第一部分之焊線且該第二電氣連接均為延伸通過該第一開口的第二部分之焊線，且其中該第三電氣連接均為延伸通過該第二開口的第三部分之焊線且該第四電氣連接均為延伸通過該第二開口的第四部分之焊線。
  18. 如申請專利範圍第11項之微電子封裝，其中該第一電氣連接之中的至少一些者包括與該第一開口的第一部分為對準之引線黏合且該第二電氣連接之中的至少一些者包括和該第一開口的第二部分為對準之引線黏合，且其中該第三電氣連接之中的至少一些者包括和該第二開口的第三部分為對準之引線黏合且該第四電氣連接之中的至少一些者包括和該第二開口的第四部分為對準之引線黏合。
  19. 一種包括如申請專利範圍第1項之微電子封裝的微電子組件，其更包含一個電路面板，其具有面板接點，其中該微電子封裝的該等端子被黏合到該等面板接點。
  20. 一種包含如申請專利範圍第1項之微電子封裝以及經電氣連接到該微電子封裝的一個或多個其他電子構件的系統。
  21. 如申請專利範圍第20項之系統，其更包含一個外殼，該微電子封裝與該等其他電子構件被安裝到該外殼。
TW103103345A 2013-02-04 2014-01-29 具有延長的窗口之多晶粒焊線封裝 TWI565027B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/758,412 US8907500B2 (en) 2013-02-04 2013-02-04 Multi-die wirebond packages with elongated windows

Publications (2)

Publication Number Publication Date
TW201442202A TW201442202A (zh) 2014-11-01
TWI565027B true TWI565027B (zh) 2017-01-01

Family

ID=50102261

Family Applications (2)

Application Number Title Priority Date Filing Date
TW105137861A TW201709475A (zh) 2013-02-04 2014-01-29 具有延長的窗口之多晶粒焊線封裝
TW103103345A TWI565027B (zh) 2013-02-04 2014-01-29 具有延長的窗口之多晶粒焊線封裝

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW105137861A TW201709475A (zh) 2013-02-04 2014-01-29 具有延長的窗口之多晶粒焊線封裝

Country Status (4)

Country Link
US (3) US8907500B2 (zh)
KR (1) KR20150114967A (zh)
TW (2) TW201709475A (zh)
WO (1) WO2014120883A1 (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8907500B2 (en) * 2013-02-04 2014-12-09 Invensas Corporation Multi-die wirebond packages with elongated windows
US9237648B2 (en) 2013-02-25 2016-01-12 Invensas Corporation Carrier-less silicon interposer
KR20140130921A (ko) * 2013-05-02 2014-11-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9123555B2 (en) * 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9691693B2 (en) 2013-12-04 2017-06-27 Invensas Corporation Carrier-less silicon interposer using photo patterned polymer as substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
JP2015216263A (ja) * 2014-05-12 2015-12-03 マイクロン テクノロジー， インク． 半導体装置
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US20160035593A1 (en) * 2014-07-31 2016-02-04 Skyworks Solutions, Inc. Devices and methods related to support for packaging substrate panel having cavities
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9437536B1 (en) 2015-05-08 2016-09-06 Invensas Corporation Reversed build-up substrate for 2.5D
US10211160B2 (en) 2015-09-08 2019-02-19 Invensas Corporation Microelectronic assembly with redistribution structure formed on carrier
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US11037904B2 (en) 2015-11-24 2021-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Singulation and bonding methods and structures formed thereby
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
CN111128802B (zh) * 2019-12-16 2022-09-27 深圳友讯达科技股份有限公司 一种微电子管芯的封装系统
US11362071B2 (en) 2020-08-24 2022-06-14 Micron Technology, Inc. Stacked semiconductor dies for semiconductor device assemblies

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6122171A (en) * 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making
US6703713B1 (en) * 2002-09-10 2004-03-09 Siliconware Precision Industries Co., Ltd. Window-type multi-chip semiconductor package
US20120267771A1 (en) * 2011-04-21 2012-10-25 Tessera, Inc. Stacked chip-on-board module with edge connector

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5811879A (en) 1996-06-26 1998-09-22 Micron Technology, Inc. Stacked leads-over-chip multi-chip module
US6815251B1 (en) * 1999-02-01 2004-11-09 Micron Technology, Inc. High density modularity for IC's
TW450425U (en) 1999-04-27 2001-08-11 Advanced Semiconductor Eng Substrate structure of ball grid array package body
TW440065U (en) 1999-06-11 2001-06-07 Advanced Semiconductor Eng Bare die-type ball grid array package device with an enhanced structure
JP2002076252A (ja) * 2000-08-31 2002-03-15 Nec Kyushu Ltd 半導体装置
JP3499202B2 (ja) * 2000-10-16 2004-02-23 沖電気工業株式会社 半導体装置の製造方法
US7402911B2 (en) * 2005-06-28 2008-07-22 Infineon Technologies Ag Multi-chip device and method for producing a multi-chip device
JP5714564B2 (ja) * 2009-03-30 2015-05-07 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 上部ポストパッシベーション技術および底部構造技術を使用する集積回路チップ
KR101601847B1 (ko) * 2009-05-21 2016-03-09 삼성전자주식회사 반도체 패키지
US8304881B1 (en) * 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8338963B2 (en) * 2011-04-21 2012-12-25 Tessera, Inc. Multiple die face-down stacking for two or more die
US8890304B2 (en) 2011-06-08 2014-11-18 Tessera, Inc. Fan-out microelectronic unit WLP having interconnects comprising a matrix of a high melting point, a low melting point and a polymer material
US9117811B2 (en) 2011-06-13 2015-08-25 Tessera, Inc. Flip chip assembly and process with sintering material on metal bumps
US8907500B2 (en) * 2013-02-04 2014-12-09 Invensas Corporation Multi-die wirebond packages with elongated windows

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6122171A (en) * 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making
US6703713B1 (en) * 2002-09-10 2004-03-09 Siliconware Precision Industries Co., Ltd. Window-type multi-chip semiconductor package
US20120267771A1 (en) * 2011-04-21 2012-10-25 Tessera, Inc. Stacked chip-on-board module with edge connector

Also Published As

Publication number Publication date
US8907500B2 (en) 2014-12-09
WO2014120883A1 (en) 2014-08-07
US20160233193A1 (en) 2016-08-11
US20150091194A1 (en) 2015-04-02
TW201709475A (zh) 2017-03-01
KR20150114967A (ko) 2015-10-13
TW201442202A (zh) 2014-11-01
US9318467B2 (en) 2016-04-19
US9633975B2 (en) 2017-04-25
US20140217617A1 (en) 2014-08-07

Similar Documents

Publication Publication Date Title
TWI565027B (zh) 具有延長的窗口之多晶粒焊線封裝
US9508629B2 (en) Memory module in a package
US8513817B2 (en) Memory module in a package
US8436457B2 (en) Stub minimization for multi-die wirebond assemblies with parallel windows
US8502390B2 (en) De-skewed multi-die packages
US8345441B1 (en) Stub minimization for multi-die wirebond assemblies with parallel windows
US9728495B2 (en) Reconfigurable PoP
US9165906B2 (en) High performance package on package

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees