TWI556397B - 半導體裝置 - Google Patents
半導體裝置 Download PDFInfo
- Publication number
- TWI556397B TWI556397B TW103132726A TW103132726A TWI556397B TW I556397 B TWI556397 B TW I556397B TW 103132726 A TW103132726 A TW 103132726A TW 103132726 A TW103132726 A TW 103132726A TW I556397 B TWI556397 B TW I556397B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- circular sector
- radius
- disposed
- source
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 63
- 239000000758 substrate Substances 0.000 claims description 54
- 238000000926 separation method Methods 0.000 claims description 51
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 230000003068 static effect Effects 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 12
- 239000007943 implant Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 239000000969 carrier Substances 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium dioxide Chemical compound O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229940119177 germanium dioxide Drugs 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001659 ion-beam spectroscopy Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本發明係有關於一種半導體裝置，特別係有關於一種具有以圓形配置之靜電放電裝置以及功能裝置之半導體裝置。
靜電放電(ESD)為傳送能量至裝置之瞬間且不可預測之電壓或電流。靜電放電使得裝置之可操作性變得較預期低且較不實用。
本發明一實施例提供一種半導體裝置，包括一第一圓扇形、一第二圓扇形、一第一分離區域以及一第二分離區域。第一圓扇形係由一第一半徑、一第二半徑以及連接於其間之一第一圓弧所定義之區域，其中第一圓扇形包括一第一靜電放電(ESD)裝置。第二圓扇形係由一第三半徑、一第四半徑以及連接於其間之一第二圓弧所定義之區域，其中第二圓扇形包括一第一功能裝置。第一分離區域設置介於第一圓扇形之第一半徑以及第二圓扇形之第三半徑之間。第二分離區域設置介於第一圓扇形之第二半徑以及第二圓扇形之第四半徑之間。
本發明另一實施例提供一種半導體裝置，具有一圓形結構，上述半導體裝置包括一第一圓扇形、一第二圓扇形、一第一分離區域以及一第二分離區域。第一圓扇形係由一
第一半徑、一第二半徑以及連接於其間之一第一圓弧所定義之區域，其中第一圓扇形包括一第一靜電放電裝置。第一靜電放電裝置包括一第一源極區域、一第一中央汲極區域、一第一場氧化區域、一第一閘極區域以及一電流分流區域。第一源極區域設置於一基板之上且具有一第一導電類型。第一中央汲極區域設置於上述基板之上以及具有第一導電類型，且遠離第一源極區域。第一場氧化區域設置於上述基板之上且介於第一源極區域以及第一中央汲極區域之間。第一閘極區域設置於上述基板之上且介於第一場氧化區域以及第一源極區域之間。電流分流區域設置於上述基板中靠近第一中央汲極區域，具有與第一導電類型相反之一第二導電類型，用以抑制中央汲極區域之電流集聚。一第二圓扇形，係由一第三半徑、一第四半徑以及連接於其間之一第二圓弧所定義之區域，其中上述第二圓扇形包括一第一功能裝置。第一功能裝置包括一第二源極區域、一第二中央汲極區域、一第二場氧化區域以及一第二閘極區域。第二源極區域，設置於上述基板之上。第二中央汲極區域設置於上述基板之上，且遠離第二源極區域。第二場氧化區域設置於上述基板之上且介於第二源極區域以及第二中央汲極區域之間。第二閘極區域設置於上述基板之上且介於第二場氧化區域以及第二源極區域之間。第一分離區域設置介於上述第一圓扇形之第一半徑以及第二圓扇形之第三半徑之間。第二分離區域設置介於第一圓扇形之第二半徑以及第二圓扇形之第四半徑之間。
本發明另一實施例提供一種半導體裝置，具有一
圓形結構，上述半導體裝置包括一第一圓扇形、一第二圓扇形、一第一分離區域以及一第二分離區域。第一圓扇形係由一第一半徑、一第二半徑以及連接於其間之一圓弧所定義之區域，其中第一圓扇形包括一第一靜電放電裝置。第一靜電放電裝置包括一第一源極區域、一第一閘極區域、一第一場氧化區域、一第一場板區域、一電流分流區域以及一第一中央汲極區域。第一源極區域用以定義第一圓扇形之外周長。第一閘極區域與第一源極區域相鄰且沿著第一源極區域之內部邊緣延伸。第一場氧化區域與閘極區域相鄰且沿著第一閘極區域之內部邊緣延伸。第一場板區域與第一場氧化區域相鄰且沿著第一場氧化區域之內部邊緣延伸。電流分流區域與第一場板區域相鄰且沿著第一場板區域之內部邊緣延伸。第一中央汲極區域與電流分流區域相鄰。第二圓扇形係由一第三半徑、一第四半徑以及連接於其間之一第二圓弧所定義之區域，其中第二圓扇形包括一第一功能裝置。上述第一功能裝置包括：一第二源極區域、一第二閘極區域、一第二場氧化區域、一第二場板區域以及一第二中央汲極區域。第二源極區域用以定義半導體裝置之外周長。第二閘極區域與第二源極區域相鄰且沿著第二源極區域之內部邊緣延伸。第二場氧化區域與第二閘極區域相鄰且沿著第二閘極區域之內部邊緣延伸。第二場板區域與第二場氧化區域相鄰且沿著第二場氧化區域之內部邊緣延伸。第二中央汲極區域與第二場板區域相鄰。第一分離區域設置介於第一圓扇形之第一半徑以及第二圓扇形之第三半徑之間。第二分離區域設置介於第一圓扇形之第二半徑以及第二圓扇形之第四半徑
之間。
100‧‧‧半導體裝置
102‧‧‧第一圓扇形
104‧‧‧第二圓扇形
150‧‧‧第三圓扇形
106‧‧‧第一分離區域
108‧‧‧第二分離區域
152‧‧‧第三分離區域
200‧‧‧第一靜電放電裝置
202‧‧‧半導體基板
204‧‧‧基板表面
206‧‧‧第一源極區域
208‧‧‧第一中央汲極區域
210‧‧‧第一井區
211‧‧‧第二井區
211‧‧‧第二井區
212‧‧‧第一閘極區域
214‧‧‧第一閘極介電質
216‧‧‧第一汲極延伸區域
218‧‧‧第一場氧化物區域
220‧‧‧第一場板區域
222‧‧‧電流分流區域
249、280、449、480‧‧‧箭頭
304‧‧‧第一埋藏n型區域
306‧‧‧第一深p型井
308‧‧‧第一上表面
310‧‧‧第一p型井
312‧‧‧第一上基板表面
316‧‧‧第一重摻雜表面佈植區域
318‧‧‧第一深且輕摻雜佈植區域
320‧‧‧第一源極/主體接點
328‧‧‧第一汲極接點
400‧‧‧第一功能裝置
406‧‧‧第二源極區域
408‧‧‧第二中央汲極區域
410‧‧‧第三井區
411‧‧‧第四井區
412‧‧‧第二閘極區域
414‧‧‧第二閘極介電質
416‧‧‧第二汲極延伸區域
418‧‧‧第二場氧化物區域
420‧‧‧第二場板區域
428‧‧‧第二汲極接點
504‧‧‧第二埋藏n型井
506‧‧‧第二深p型井
508‧‧‧第二上表面
510‧‧‧第二p型井
512‧‧‧第二上基板表面
516‧‧‧第二重摻雜表面佈植區域
518‧‧‧第二深且輕摻雜佈植區域
520‧‧‧第二源極/主體接點
528‧‧‧第二汲極接點
700‧‧‧第三裝置
所揭露之方法可從以下之詳述並結合所附之圖式理解。必須了解的是圖式中之元件以及(或)架構不一定是按比例而繪製。因此，各種特徵之尺寸可根據清楚地討論而任意增加以及(或)減少。
第1圖係顯示根據本發明一些實施例所述之半導體裝置之上視圖。
第2圖係顯示根據本發明一些實施例所述之靜電放電裝置之剖面圖。
第3圖係顯示根據本發明一些實施例所述之靜電放電裝置之剖面圖。
第4圖係顯示根據本發明一些實施例所述之功能裝置之剖面圖。
第5圖係顯示根據本發明一些實施例所述之功能裝置之剖面圖。
第6圖係顯示根據本發明一些實施例所述之半導體裝置之上視圖。
第7圖係顯示根據本發明一些實施例所述之半導體裝置之上視圖。
第8圖係顯示根據本發明一些實施例所述之半導體裝置之上視圖。
有關本發明之敘述請配合圖式參考，其中在整篇說明書中，類似的元件係以類似的標號表示。於接下來之敘述中，目的在於提出具體之細節以幫助了解。必須了解的是，無論如何，所屬技術領域具有通常知識者可藉由具體之細節實現在此所述各方面之技術。此外，方塊圖所示之已知結構以及裝置係用以幫助了解。
在此係提供具有圓形排列之靜電放電裝置以及功能裝置之一個或多個半導體裝置。
請參閱第1圖，第1圖係顯示根據本發明一些實施例所述之半導體裝置100之上視圖。於一些實施例中，半導體裝置100係包括一超高壓金氧半場效電晶體。於一些實施例中，半導體裝置100具有一圓形結構。於一些實施例中，半導體裝置100包括一第一圓扇形102、一第二圓扇形104、一第一分離區域106或者一第二分離區域108之至少一者。於一些實施例中，第一圓扇形102係由至少一第一半徑110、一第二半徑112或者連接於其間之一第一圓弧114所定義之。於一些實施例中，第二圓扇形104係由一第三半徑116、一第四半徑118或者連接於其間之一第二圓弧120所定義之。於一些實施例中，一第一半徑110或者第二半徑112之至少一者會與第三半徑116或者第四半徑118之至少一者重疊。於一些實施例中，第一圓扇形102或者第二圓扇形104之至少一者係為一半圓形。於一些實施例中，第一圓扇形102或者第二圓扇形104之至少一者係大於另一者。於一些實施例中，第一圓扇形102或者第二圓扇形104之至少一者係包括如第2圖或者第3圖所述之第一靜電放電裝
置200，或者如第4圖或者第5圖所述之第一功能裝置400之至少一者。於一些實施例中，第一圓扇形102係包括第一靜電放電裝置200。於一些實施例中，第一靜電放電裝置200將減少半導體裝置100中之靜電。於一些實施例中，第二圓扇形104係包括第一功能裝置400。於一些實施例中，第一功能裝置400相較於第一靜電放電裝置200係具有較大之安全操作範圍(safe operation area,SOA)。於一些實施例中，第一功能裝置400具有大於800伏特之安全操作範圍。於一些實施例中，第一分離區域106係設置於第一圓扇形102之第一半徑110以及第二圓扇形104之第三半徑116之間。於一些實施例中，第二分離區域108係設置於第一圓扇形102之第二半徑112以及第二圓扇形104之第四半徑118之間。於一些實施例中，第一分離區域106或者第二分離區域108之至少一者係將第一靜電放電裝置200之至少一部份自第一功能裝置400之至少一部份分隔開。
接著請參閱第2圖，第2圖係顯示根據本發明一些實施例所述之靜電放電裝置之剖面圖。於一些實施例中，第一靜電放電裝置200係形成於半導體基板202上。於一些實施例中，第一靜電放電裝置200係包括第一源極區域206或者第一中央汲極區208之至少一者。於一些實施例中，第一源極區域206以及第一中央汲極區208係具有一第一摻雜類型。於一些實施例中，第一源極區域206以及第一中央汲極區208係摻雜n型或p型摻雜物之至少一者。於一些實施例中，第一靜電放電裝置200係包括第一井區210以及第二井區211之至少一者。於一些實施例中，第一井區210係可為第一摻雜類型，以及第二井區211係
可為與第一摻雜類型相反之第二摻雜類型。於一些實施例中，第一靜電放電裝置200係包括深井(deep well)或者埋藏井(buried well)之至少一者。於一些實施例中，第一靜電放電裝置200係包括第一閘極區域212。於一些實施例中，第一閘極區域212係為多晶矽或者金屬之至少一者。於一些實施例中，第一閘極介電質214係夾於第一閘極區域212以及第二井區211之間以提供電絕緣(electrical isolation)。於一些實施例中，第一汲極延伸區域216係設置於半導體基板202中並介於第二井區211以及第一中央汲極區域208之間。於一些實施例中，第一汲極延伸區域216係具有第一摻雜類型。於一些實施例中，第一場氧化物區域(field oxide region)218係設置於第一汲極延伸區域216之上。於一些實施例中，第一場氧化物區域218之厚度係大於第一閘極介電質214之厚度。於一些實施例中，第一場板區域(field plate region)220係設置於第一場氧化物區域218之上靠近於第一中央汲極區域208。於一些實施例中，第一場板區域220係可為多晶矽或者金屬之至少一者。於一些實施例中，電流分流區域(current diversion region)222係設置於基板202中靠近基板表面204且介於汲極延伸區域216以及第一中央汲極區域208之間。於一些實施例中，電流分流區域222係可為第二導電類型或者基板之本質載子濃度之至少一者以分流電流。於一些實施例中，電流分流區域222係可為電性浮接(electrically floating)之非矽化物區域。
於一些實施例中，第一靜電放電裝置200係根據提供至第一靜電放電裝置200之偏壓判斷為導通狀態或者非導通
狀態。於一些實施例中，導通狀態係包括介於第一源極區域206以及第一中央汲極區域208之間之一低電阻狀態，以及非導通狀態係包括介於第一源極區域206以及第一中央汲極區域208之間之一高電阻狀態。於一些實施例中，大於一預設電壓閥值(VTH)之一閘極電壓係提供至與第一源極區域206有關之第一閘極區域212以啟動導通狀態。於一些實施例中，相對高之閘極-汲極電壓(VGS)於閘極區域212下之第二井211中形成一空乏區。於一些實施例中，空乏導致多數載子或者電子由第一源極區域206流至空乏區中，藉此創造具有高濃度之移動多數載子或者電子之通道區。於一些實施例中，提供介於第一源極區域206以及第一中央汲極區域208之間之電壓偏壓將造成通道區域中之移動載子或電子流通過閘極延伸區域216至第一中央閘極區域208中，如箭頭249所示。於一些實施例中，為了達到非導通狀態，Vis係低於VTH。於一些實施例中，當第一靜電放電裝置200為非導通狀態時，些許或者無移動載子或電子出現於通道區域中以及第一源極區域206以及第一中央汲極區域208係為高電阻。
於一些實施例中，多數載子或者電子圍繞電流分流區域222較通過電流分流區域222容易，其原因為電流分流區域222係具有與汲極延伸區域216之第一導電類型相反之第二導電類型之基板材料。於一些實施例中，電流分流區域222係包括大於圍繞之第一井210之能量障壁層(energetic barrier)。
請參閱第3圖，第3圖係顯示根據本發明一些實施例所述之第一靜電放電裝置200之剖面圖。於一些實施例中，
第一靜電放電裝置200係形成於基板202上。於一些實施例中，基板202係包括矽晶圓或者絕緣層覆矽(silicon-on-insulator，以下簡稱SOI)晶圓。於一些實施例中，基板202係包括第一埋藏n型區域(buried n-region)304。於一些實施例中，第一埋藏n型區域304係包括n型摻雜晶圓。於一些實施例中，第一深p型井306形成於第一埋藏n型井304之上。於一些實施例中，第一深p型井係沿著靠近第一埋藏n型井304之第一上表面308延伸。於一些實施例中，第一p型井310自靠近第一上基板表面312向下延伸至第一深p型井306。於一些實施例中，第一p型井310係沿著第一閘極區域212之下方延伸。
於一些實施例中，第一靜電放電裝置200係包括第一重摻雜表面佈植區域316或者第一深且輕摻雜佈植區域318之至少一者。於一些實施例中，第一重摻雜表面佈植區域316或者第一深且輕摻雜佈植區域318之至少一者提供介於第一源極/主體接點320以及第一p型井310之間之歐姆性接觸。於一些實施例中，第一源極/主體接點320係為多晶矽或者金屬之至少一者。於一些實施例中，金屬係包括鎢(tungsten)、鋁或者銅。於一些實施例中，第一源極/主體接點320與第一源極區域206電性連接。於一些實施例中，第一源極區域206係為重摻雜n型區域。於一些實施例中，第一源極區域206形成於第一p型井310中靠近第一上基板表面。於一些實施例中，第一源極區域206係與第一閘極區域212自我對齊。
於一些實施例中，第一汲極延伸區域216係為高電壓n型井。於一些實施例中，第一汲極延伸區域216係於第一靜
電放電裝置200消耗大量電壓。於一些實施例中，第一汲極延伸區域216係緊鄰第一p型井310之一側。
於一些實施例中，第一中央汲極區域208係為一重摻雜n型區域。於一些實施例中，第一汲極接點328係與第一中央汲極區域208耦接。於一些實施例中，第一汲極區域328係為多晶矽或者金屬之至少一者。於一些實施例中，第一汲極接點328係為鎢、鋁或者銅之至少一者。
於一些實施例中，第一場氧化物區域218係緊鄰第一閘極介電質214。於一些實施例中，第一場氧化物區域218係設置於第一源極區域206以及第一中央汲極區域208之間。於一些實施例中，第一閘極介電質214以及第一場氧化物區域218之至少一者係為二氧化矽。
於一些實施例中，電流分流區域222係為p型區域。於一些實施例中，電流分流區域222之設置係與第一中央汲極區域208以及第一汲極延伸區域216相鄰。於一些實施例中，第一靜電放電裝置200之前述摻雜類型之極性為相反的。
請參閱第4圖，第4圖係顯示根據本發明一些實施例所述之功能裝置400之剖面圖。於一些實施例中，功能裝置400係類似於第一靜電放電裝置200，但不包括電流分流區域。於一些實施例中，第一功能裝置400係形成於半導體基板202上。於一些實施例中，第一功能裝置400係包括第二源極區域406或者第二中央汲極區域408之至少一者。於一些實施例中，第二源極區域406以及第二中央汲極區域408係具有第一摻雜類型。於一些實施例中，第二源極區域406以及第二中央汲極
區域408係摻雜n型摻雜物或者p型摻雜物之至少一者。於一些實施例中，第二中央汲極區域408係為重摻雜p型區域。於一些實施例中，第一功能裝置400係包括第三井區410以及第四井區411。於一些實施例中，第三井區410係具有第一摻雜類型，以及第四井區411係具有與第一摻雜類型相反之第二摻雜類型。於一些實施例中，功能裝置400係包括第二閘極區域412。於一些實施例中，第二閘極區域412係為多晶矽或者金屬之至少一者。於一些實施例中，第二閘極介電質414係夾於第二中央汲極區域412以及第四井區411之間以提供電絕緣。於一些實施例中，第二汲極延伸區域416係設置於半導體基板202中且介於第四井區411以及第二中央汲極區域408之間。於一些實施例中，第二汲極延伸區域416係為第一摻雜類型。於一些實施例中，第二場氧化物區域418係設置於第二汲極延伸區域416之上。於一些實施例中，第二場氧化物區域418之厚度係大於第二閘極介電質414之厚度。於一些實施例中，第二場板區域420係設置於第二場氧化物區域418之一部分之上靠近於第二中央汲極區域408。於一些實施例中，第二場板區域420係為多晶矽或者金屬。
於一些實施例中，介於第二源極區域406以及第二中央汲極區域408之間之電壓偏壓將造成通道區域中之移動載子或電子流通過閘極延伸區域416至第二中央閘極區域408中，如箭頭449所示。
請參閱第5圖，第5圖係顯示根據本發明一些實施例所述之功能裝置400之剖面圖。於一些實施例中，功能裝置
400係類似於第一靜電放電裝置200，但不包括電流分流區域。於一些實施例中，第一功能裝置400係形成於半導體基板202上。於一些實施例中，第二深p型井506係形成於第二埋藏n型井504之上。於一些實施例中，第二深p型井506係沿著靠近第二埋藏n型井504之第二上表面508延伸。於一些實施例中，第二p型井510自靠近第二上基板表面512向下延伸至第二深p型井506。於一些實施例中，第二p型井510係沿著第二閘極區域412之下方延伸。於一些實施例中，第一功能裝置400係包括第二重摻雜表面佈植區域(highly doped surface implant region)516或者第二深且輕摻雜佈植區域(deeper and lesser doped implant region)518之至少一者。於一些實施例中，第二重摻雜表面佈植區域516或者第二深且輕摻雜佈植區域518之至少一者提供介於第二源極/主體接點520以及第二p型井510之間之歐姆性接觸。於一些實施例中，第二汲極接點528係與第二中央汲極區域408耦接。
於一些實施例中，第二場氧化物區域418係與第二閘極介電質414相鄰。於一些實施例中，第二場氧化物區域418係設置於第二源極區域406以及第二中央汲極區域408之間。於一些實施例中，第二源極區域406係為重摻雜n型區域。於一些實施例中，第二汲極延伸區域416係為高電壓n型井。於一些實施例中，上述第一功能裝置400之複數重摻雜型態為互相相反。
接著請參閱第6圖，第6圖係顯示根據本發明一些實施例所述之半導體裝置100之上視圖。於一些實施例中，半導體裝置100具有一圓形結構。於一些實施例中，半導體裝置
100之直徑約為200至300微米。於一些實施例中，半導體裝置100係包括第一圓扇形102或者第二圓扇形104之至少一者。於一些實施例中，第一圓扇形102係包括第一靜電放電裝置200。於一些實施例中，第二圓扇形104係包括第一功能裝置400。
於一些實施例中，第一源極區域206係定義第一靜電放電裝置200之外周長。於一些實施例中，第一中央汲極區域208之設置係遠離第一源極區域206。於一些實施例中，第一中央汲極區域208以及第一源極區域206係包括第一導電類型。於一些實施例中，第一中央汲極區域208係包括第一汲極接點328。於一些實施例中，第一場氧化物區域218係介於第一源極區域206以及第一中央汲極區域208之間。於一些實施例中，第一閘極區域212係介於第一場氧化物區域218以及第一源極區域206之間。於一些實施例中，第一場板區域220係介於第一場氧化物區域218以及第一中央汲極區域208之間。於一些實施例中，電流分流區域222之設置係靠近於第一中央汲極區域208。於一些實施例中，電流分流區域222之設置係靠近於半導體基板202。於一些實施例中，電流分流區域222係包括與第一導電類型相反之第二導電類型，並用以抑制中央汲極區域之電流集聚(current crowding)。於一些實施例中，第一源極區域206、第一中央汲極區域208、第一場氧化物區域218、第一場板區域220或者第一閘極區域212之至少一者係設置於基板202之上。於一些實施例中，如箭頭280所示，藉由提供偏壓，操作電流將自位於第一閘極區域212之下之第一源極區域206流至第一中央汲極區域208。
於一些實施例中，第二源極區域406係定義第一功能裝置400之外周長。於一些實施例中，第二中央汲極區域408之設置係遠離第二源極區域406。於一些實施例中，第二中央汲極區域408以及第二源極區域406係為第一導電類型。於一些實施例中，第二中央汲極區域408係包括第二汲極接點428。於一些實施例中，第二場氧化物區域418係介於第二源極區域406以及第二中央汲極區域408之間。於一些實施例中，第二閘極區域412係介於第二場氧化物區域418以及第二源極區域406之間。於一些實施例中，第二場板區域420係介於第二場氧化物區域418以及第二中央汲極區域408之間。於一些實施例中，第二源極區域406、第二中央汲極區域408、第二場板區域420或者第二閘極區域412之至少一者係設置於基板202之上。於一些實施例中，如箭頭480所示，藉由提供偏壓，操作電流將自位於第二閘極區域412之下之第二源極區域406流至第二中央汲極區域408。
於一些實施例中，第一分離區域106或者第二分離區域108之至少一者係將第一靜電放電裝置200自第一功能裝置400分隔開。於一些實施例中，第一分離區域106或者第二分離區域108之至少一者係包括孔隙或者不導電材料之至少一者。於一些實施例中，孔隙至少介於第一源極區域206以及第一閘極區域212之間或者介於第二源極區域406以及第二閘極區域412之間。
於一些實施例中，第一源極區域206、第一中央汲極區域208、第一場氧化物區域218、第一場板區域220或者第
一閘極區域212之至少一者係分別與第二源極區域406、第二中央汲極區域408、第二場氧化物區域418、第二場板區域420或者第二閘極區域412之至少一者接觸，以形成連續環狀區域。
接著參閱第7圖，第7圖係顯示根據本發明一些實施例所述之半導體裝置100之上視圖。於一些實施例中，第一圓形結構102以及第二圓形結構104係形成一圓形。於一些實施例中，第一圓形結構102或第二圓形結構104之至少一者所佔用之圓形之面積百分比大於另一者。於一些實施例中，第一圓形結構102之區域係與第一靜電放電裝置200之靜電放電區域有關。於一些實施例中，第二圓形結構104之區域係與第一功能裝置400之功能區域有關。於一些實施例中，第一靜電放電裝置之靜電放電區域係與半導體裝置100之靜電放電位準成比例。於一些實施例中，第一功能裝置之功能區域係與半導體裝置100之驅動電流成比例。於一實施例中，半導體裝置100係藉由第一靜電放電裝置200或者第一功能裝置400之至少一者之區域以取得理想的或最佳的電路效能以及靜電放電之穩定性。
接著請參閱第8圖，第8圖係顯示根據本發明一些實施例所述之半導體裝置之上視圖。於一實施例中，半導體裝置100係包括第三圓扇形150。於一實施例中，第三圓扇形150係包括第三裝置700。於一實施例中，第三裝置係包括第二靜電放電裝置或第二功能裝置之至少一者。於一實施例中，第二靜電放電裝置或第二功能裝置之至少一者係與前述之第一靜電放電裝置200或第一功能裝置400之至少一者大致相同。於一實施例中，半導體裝置100係包括第三分離區域152。於一實施
例中，第三分離區域152之設置係介於第一圓扇形102以及第三圓扇形150之間或者第二圓扇形105以及第三圓扇形150之間。
於一些實施例中，係提供一半導體裝置。於一些實施例中，半導體裝置係包括第一圓扇形、第二圓扇形、第一分離區域以及第二分離區域，第一圓扇形係由第一半徑、第二半徑以及連接於其間之第一圓弧所定義之，第二圓扇形係由第三半徑、第四半徑以及連接於其間之第二圓弧所定義之，第一分離區域係設置介於第一圓扇形之第一半徑以及第二圓扇形之第三半徑之間，第二分離區域係設置介於第一圓扇形之第二半徑以及第二圓扇形之第四半徑之間。於一些實施例中，第一圓扇形係包括第一靜電放電裝置。於一些實施例中，第二圓扇形係包括第一功能裝置。
於一些實施例中，係提供一半導體裝置。於一些實施例中，半導體裝置係包括第一圓扇形、第二圓扇形、第一分離區域以及第二分離區域，第一圓扇形係由第一半徑、第二半徑以及連接於其間之第一圓弧所定義之，第二圓扇形係由第三半徑、第四半徑以及連接於其間之第二圓弧所定義之，第一分離區域係設置介於第一圓扇形之第一半徑以及第二圓扇形之第三半徑之間，第二分離區域係設置介於第一圓扇形之第二半徑以及第二圓扇形之第四半徑之間。於一些實施例中，第一圓扇形係包括第一靜電放電裝置。於一些實施例中，第一靜電放電裝置係包括第一源極區域、第一中央汲極區域、第一場氧化物區域、第一閘極區域以及電流分流區域，第一源極區域係具有第一導電類型且設置於基板之上，第一中央汲極區域係具
有第一導電類型且設置於基板之上以及遠離第一源極區域，第一場氧化區域係設置介於第一源極區域以及第一中央汲極區域之間，第一閘極區域係設置於基板之上並介於第一場氧化區域以及第一源極區域之間，電流分流區域係具有與第一導電類型相反之第二導電類型以及用以抑制中央汲極區域之電流集聚。於一些實施例中，第二圓扇形係包括第一功能裝置。於一些實施例中，第一功能裝置係包括第二源極區域、第二中央汲極區域、第二場氧化物區域以及第二閘極區域，第二源極區域係設置於基板之上，第二中央汲極區域係設置於基板之上且遠離第二源極區域，第二場氧化物區域係設置於基板之上且介於第二源極區域以及第二中央汲極區域之間，第二閘極區域係設置於基板之上且介於第二場氧化物以及第二源極區域之間。
於一些實施例中，係提供一半導體裝置。於一些實施例中，半導體裝置係包括第一圓扇形、第二圓扇形、第一分離區域以及第二分離區域，第一圓扇形係由第一半徑、第二半徑以及連接於其間之第一圓弧所定義之，第二圓扇形係由第三半徑、第四半徑以及連接於其間之第二圓弧所定義之，第一分離區域係設置介於第一圓扇形之第一半徑以及第二圓扇形之第三半徑之間，第二分離區域係設置介於第一圓扇形之第二半徑以及第二圓扇形之第四半徑之間。於一些實施例中，第一圓扇形係包括第一靜電放電裝置。於一些實施例中，第一靜電放電裝置係包括第一源極區域、第一閘極區域、第一場氧化區域、第一場板區域、電流分流區域以及第一中央汲極區域，第一源極區域係定義第一圓扇形之外周長，第一閘極區域之設置
係與第一源極區域相鄰且沿著第一源極區域之內部邊緣延伸，第一場氧化區域之設置係與閘極區域相鄰且沿著第一閘極區域之內部邊緣延伸，第一場板區域之設置係與第一場氧化區域相鄰且沿著第一場氧化區域之內部邊緣延伸，電流分流區域之設置係與第一場板區域相鄰且沿著第一場板區域之內部邊緣延伸，第一中央汲極區域係與電流分流區域相鄰。於一些實施例中，第二圓扇形係包括第一功能裝置。於一些實施例中，第一功能裝置包括第二源極區域、第二閘極區域、第二場氧化區域、第二場板區域以及第二中央汲極區域，第二源極區域係定義半導體裝置之外周長，第二閘極區域之設置係與第二源極區域相鄰且沿著第二源極區域之內部邊緣延伸，第二場氧化區域之設置係與第二閘極區域相鄰且沿著第二閘極區域之內部邊緣延伸，第二場板區域之設置係與第二場氧化區域相鄰且沿著第二場氧化區域之內部邊緣延伸，第二中央汲極區域係與第二場板區域相鄰。
儘管本發明之標的已明確地敘述於結構特徵或者方法動作中，但必須了解的是附屬之申請專利範圍之標的並未限制前述之特定特徵或動作。相當地，前述所揭露之特定特徵以及動作用以構成部分之申請專利範圍。
在此提供各種實施例之操作方法。在此所述之部分或所有操作之順序並非用以暗示上述操作必須依照所述之順序進行。所屬技術領域具有通常知識者將可理解替代之順序亦可具有本發明之優點。此外，必須了解的是本發明之每個實施例並未提供所有之操作方法。此外，必須了解的是並非所有
之操作皆描述於實施例中。
必須了解的是，在此所述之層、特徵、元件等係列舉出相對之尺寸，例如結構尺寸或者方位，舉例來說，為了簡單描述且易於理解，在一些實施例中相同元件之實際尺寸可能與本文所述之不同。此外，在此所述之各種技術係用以形成層特徵、元件等，例如蝕刻技術(etching technique)、佈植技術(implanting technique)、摻雜技術(doping technique)、旋塗技術(spin-on technique)、濺渡技術(sputtering technique)例如磁電管(magnetron)或離子束濺渡(ion beam sputtering)、成長技術(growth technique)例如熱成長(thermal growth)或者沈積技術(deposition technique)例如化學氣相沈積(chemical vapor deposition,CVD)、物理氣相沈積(physical vapor deposition,PVD)、電漿加強化學氣相沈積(plasma enhanced chemical vapor deposition,PECVD)或者原子層沈積(atomic layer deposition,ALD)。
此外，除非具體地指出，”第一”、”第二”或者類似之詞彙係用以表示時間方面、空間方面、順序等。相當地，上述之方式僅用以辨識、命名特徵、元件、物件等。舉例來說，第一通道以及第二通道通常與通道A以及通道B或者兩個不同或者兩個相同或相似之通道。
此外，在此所述之”範例”係指實例、例證等，以及非必要為有利的。應用中所述之”或者”係指包含之意而非排除之意。此外，應用中所述之”一個”可為”一個或以上”，除非內容具體地或清楚地指出其代表一單一型態。同時，A以及B之
少一者係指A或B或者A以及B兩者皆是。除此之外，所述之”包含”、”具有”或者相關之詞彙係指”包括”之意。
以及，儘管所揭露之範例係以一個或多個實施方式顯示以及描述，熟悉此技藝之人士可藉由閱讀以及了解本發明以及附屬之圖式以進行類似之更動或修改。所揭露之實施例包括所有更動以及修改以及僅受下述之申請專利範圍所限制。特別是上述構件(例如元件、資源等)所執行之各種功能，除非另外之說明，否則係用以描述對應之構件所執行之特定功能(例如功能上相同)，縱使描述結構與所揭露之架構並不相同。此外，儘管本發明所揭露之特定特徵係已揭露於現有技術中，但上述之特徵可與其他一個或多個特徵結合以達成預期的以及有利於任何已知或特定之應用。
100‧‧‧半導體裝置
102‧‧‧第一圓扇形
104‧‧‧第二圓扇形
106‧‧‧第一分離區域
108‧‧‧第二分離區域
200‧‧‧第一靜電放電裝置
206‧‧‧第一源極區域
208‧‧‧第一中央汲極區域
212‧‧‧第一閘極區域
218‧‧‧第一場氧化物區域
220‧‧‧第一場板區域
222‧‧‧電流分流區域
280‧‧‧箭頭
328‧‧‧第一汲極接點
400‧‧‧第一功能裝置
406‧‧‧第二源極區域
408‧‧‧第二中央汲極區域
412‧‧‧第二閘極區域
418‧‧‧第二場氧化物區域
420‧‧‧第二場板區域
428‧‧‧第二汲極接點
480‧‧‧箭頭
Claims (10)
- 一種半導體裝置，包括：一第一圓扇形，係由一第一半徑、一第二半徑以及連接於其間之一第一圓弧所定義之區域，其中上述第一圓扇形包括：一第一靜電放電(ESD)裝置，包括：一第一源極區域；以及一第一中央汲極區域；一第二圓扇形，係由一第三半徑、一第四半徑以及連接於其間之一第二圓弧所定義之區域，其中上述第二圓扇形包括：一第一功能裝置，包括：一第二源極區域；以及一第二中央汲極區域，與上述第一中央汲極區域接觸；以及一第一分離區域，設置介於上述第一源極區域以及上述第二源極區域之間。
- 如申請專利範圍第1項所述之半導體裝置，其中：上述第一源極區域，設置於一基板之上以及具有一第一導電類型；上述第一中央汲極區域，設置於上述基板之上以及具有上述第一導電類型；上述第一靜電放電裝置包括：一第一場氧化區域，設置於上述基板之上且介於上述第一 源極區域以及上述第一中央汲極區域之間；一第一閘極區域，設置於上述基板之上且介於上述第一場氧化區域以及上述第一源極區域之間；一電流分流區域，設置於上述基板中靠近上述第一中央汲極區域，上述電流分流區域具有與上述第一導電類型相反之一第二導電類型以及用以抑制上述中央汲極區域之電流集聚；以及上述第二源極區域，設置於一基板之上；上述第二中央汲極區域，設置於上述基板之上，上述第二中央汲極區域遠離上述第二源極區域；上述第一功能裝置包括：一第二場氧化區域，設置於上述基板之上且介於上述第二源極區域以及上述第二中央汲極區域之間；以及一第二閘極區域，設置於上述基板之上且介於上述場氧化區域以及上述第二源極區域之間。
- 如申請專利範圍第1項所述之半導體裝置，其中：上述第一圓扇形以及上述第二圓扇形係形成一圓形；以及上述第一分離區域係定義介於上述第一源極區域以及上述第二源極區域之間之一孔隙。
- 如申請專利範圍第1項所述之半導體裝置，更包括一第三圓扇形以及一超高電壓金氧半場效電晶體，上述第三圓扇形包括一第二靜電放電裝置或者一第二功能裝置之至少一者。
- 一種半導體裝置，具有一圓形結構，上述半導體裝置包括： 一第一圓扇形，係由一第一半徑、一第二半徑以及連接於其間之一第一圓弧所定義之區域，其中上述第一圓扇形包括：一第一靜電放電裝置，上述靜電放電裝置包括：一第一源極區域，設置於一基板之上且具有一第一導電類型；一第一中央汲極區域，設置於上述基板之上以及具有上述第一導電類型，上述第一中央汲極區域遠離上述第一源極區域；一第一場氧化區域，設置於上述基板之上且介於上述第一源極區域以及上述第一中央汲極區域之間；一第一閘極區域，設置於上述基板之上且介於上述第一場氧化區域以及上述第一源極區域之間；一電流分流區域，設置於上述基板中靠近上述第一中央汲極區域，上述電流分流區域具有與上述第一導電類型相反之一第二導電類型以及用以抑制上述中央汲極區域之電流集聚；以及一第二圓扇形，係由一第三半徑、一第四半徑以及連接於其間之一第二圓弧所定義之區域，其中上述第二圓扇形包括：一第一功能裝置，上述第一功能裝置包括：一第二源極區域，設置於上述基板之上；一第二中央汲極區域，設置於上述基板之上，上述第二中央汲極區域遠離上述第二源極區域； 一第二場氧化區域，設置於上述基板之上且介於上述第二源極區域以及上述第二中央汲極區域之間；一第二閘極區域，設置於上述基板之上且介於上述第二場氧化區域以及上述第二源極區域之間；一第一分離區域，設置介於上述第一圓扇形之上述第一半徑以及上述第二圓扇形之上述第三半徑之間；以及一第二分離區域，設置介於上述第一圓扇形之上述第二半徑以及上述第二圓扇形之上述第四半徑之間。
- 如申請專利範圍第5項所述之半導體裝置，其中：上述第一圓扇形以及上述第二圓扇形係形成一圓形；上述第一分離區域或上述第二分離區域之至少一者包括一孔隙；上述第一非連接區域或者上述第二非連接區域之至少一者將上述第一靜電放電裝置之上述第一源極區域自上述第一功能裝置之第二源極區域分隔開來；或者上述第一非連接區域或者上述第二非連接區域之至少一者將上述第一靜電放電裝置之上述第一閘極區域自上述第一功能裝置之上述第二閘極區域分隔開來；上述第一中央汲極區域與上述第二中央汲極區域接觸；上述第一圓扇形以及上述第二圓扇形之至少一者所佔用上述圓形之面積百分比大於另一者；以及上述靜電放電裝置之一靜電放電區域與上述半導體裝置之一靜電放電位準成比例，以及上述第一功能裝置之一功能區域與上述半導體裝置之一驅動電流成比例。
- 如申請專利範圍第5項所述之半導體裝置，更包括一第三圓扇形、一第三分離區域以及一超高電壓金氧半場效電晶體，其中上述第三圓扇形包括一第二靜電放電裝置或者一第二功能裝置之至少一者。
- 一種半導體裝置，具有一圓形結構，上述半導體裝置包括：一第一圓扇形，係由一第一半徑、一第二半徑以及連接於其間之一圓弧所定義之區域，其中上述第一圓扇形包括：一第一靜電放電裝置，上述第一靜電放電裝置包括：一第一源極區域，用以定義上述第一圓扇形之外周長；一第一閘極區域，與上述第一源極區域相鄰且沿著上述第一源極區域之一內部邊緣延伸；一第一場氧化區域，與上述閘極區域相鄰且沿著上述第一閘極區域之上述內部邊緣延伸；一第一場板區域，與上述第一場氧化區域相鄰且沿著上述第一場氧化區域之上述內部邊緣延伸；一電流分流區域，與上述第一場板區域相鄰且沿著上述第一場板區域之上述內部邊緣延伸；一第一中央汲極區域，與上述電流分流區域相鄰；以及一第二圓扇形，係由一第三半徑、一第四半徑以及連接於其間之一第二圓弧所定義之區域，其中上述第二圓扇形包括：一第一功能裝置，上述第一功能裝置包括：一第二源極區域，用以定義上述半導體裝置之外周長；一第二閘極區域，與上述第二源極區域相鄰且沿著上述第 二源極區域之上述內部邊緣延伸；一第二場氧化區域，與上述第二閘極區域相鄰且沿著上述第二閘極區域之上述內部邊緣延伸；一第二場板區域，與上述第二場氧化區域相鄰且沿著上述第二場氧化區域之一內部邊緣延伸；一第二中央汲極區域，與上述第二場板區域相鄰；一第一分離區域，設置介於上述第一圓扇形之上述第一半徑以及上述第二圓扇形之上述第三半徑之間；以及一第二分離區域，設置介於上述第一圓扇形之上述第二半徑以及上述第二圓扇形之上述第四半徑之間。
- 如申請專利範圍第8項所述之半導體裝置，其中上述靜電放電裝置之一靜電放電區域與上述半導體裝置之一靜電放電位準成比例，以及上述第一功能裝置之一功能區域與上述半導體裝置之一驅動電流成比例。
- 如申請專利範圍第8項所述之半導體裝置，更包括一第三圓扇形以及一第三分離區域，上述第三圓扇形包括一第二靜電放電裝置或者一第二功能裝置之至少一者。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/069,285 US9177953B2 (en) | 2013-10-31 | 2013-10-31 | Circular semiconductor device with electrostatic discharge (ESD) device and functional device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201517239A TW201517239A (zh) | 2015-05-01 |
| TWI556397B true TWI556397B (zh) | 2016-11-01 |
Family
ID=52994424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103132726A TWI556397B (zh) | 2013-10-31 | 2014-09-23 | 半導體裝置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9177953B2 (zh) |
| TW (1) | TWI556397B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI629784B (zh) * | 2016-11-11 | 2018-07-11 | 世界先進積體電路股份有限公司 | 超高電壓元件及其製備方法 |
| US9842896B1 (en) | 2017-02-17 | 2017-12-12 | Vanguard International Semiconductor Corporation | Ultra-high voltage devices and method for fabricating the same |
| US10262938B2 (en) * | 2017-08-31 | 2019-04-16 | Vanguard International Semiconductor Corporation | Semiconductor structure having conductive layer overlapping field oxide |
| CN111463263B (zh) * | 2020-01-22 | 2022-07-01 | 上海晶丰明源半导体股份有限公司 | 具有场板结构的低栅电荷器件及其制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200401452A (en) * | 2002-06-27 | 2004-01-16 | Sanyo Electric Co | Semiconductor device and method for manufacture of the same |
| TW200713565A (en) * | 2005-08-31 | 2007-04-01 | Sharp Kk | Lateral double-diffused field effect transistor and integrated circuit having the same |
| TW201025567A (en) * | 2008-09-30 | 2010-07-01 | Sanken Electric Co Ltd | Semiconductor device |
| TW201025566A (en) * | 2008-09-30 | 2010-07-01 | Sanken Electric Co Ltd | Semiconductor device |
| TW201123445A (en) * | 2009-12-16 | 2011-07-01 | Macronix Int Co Ltd | Lateral power MOSFET structure and method of manufacture |
| US20110241069A1 (en) * | 2010-04-01 | 2011-10-06 | National Semiconductor Corporation | Low side zener reference voltage extended drain SCR clamps |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7456451B2 (en) | 2005-09-13 | 2008-11-25 | United Microelectronics Corp. | Ultra high voltage MOS transistor device |
| DE102006028721B3 (de) | 2006-06-20 | 2007-11-29 | Atmel Germany Gmbh | Halbleiterschutzstruktur für eine elektrostatische Entladung |
| US7994577B2 (en) | 2008-07-18 | 2011-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | ESD protection structures on SOI substrates |
| US8013414B2 (en) | 2009-02-18 | 2011-09-06 | Alpha & Omega Semiconductor, Inc. | Gallium nitride semiconductor device with improved forward conduction |
| US8390096B2 (en) | 2010-11-16 | 2013-03-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Adjustable holding voltage ESD protection device |
| US8541848B2 (en) | 2011-10-12 | 2013-09-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | High-voltage MOSFETs having current diversion region in substrate near fieldplate |
-
2013
- 2013-10-31 US US14/069,285 patent/US9177953B2/en active Active
-
2014
- 2014-09-23 TW TW103132726A patent/TWI556397B/zh active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200401452A (en) * | 2002-06-27 | 2004-01-16 | Sanyo Electric Co | Semiconductor device and method for manufacture of the same |
| TW200713565A (en) * | 2005-08-31 | 2007-04-01 | Sharp Kk | Lateral double-diffused field effect transistor and integrated circuit having the same |
| TW201025567A (en) * | 2008-09-30 | 2010-07-01 | Sanken Electric Co Ltd | Semiconductor device |
| TW201025566A (en) * | 2008-09-30 | 2010-07-01 | Sanken Electric Co Ltd | Semiconductor device |
| TW201123445A (en) * | 2009-12-16 | 2011-07-01 | Macronix Int Co Ltd | Lateral power MOSFET structure and method of manufacture |
| US20110241069A1 (en) * | 2010-04-01 | 2011-10-06 | National Semiconductor Corporation | Low side zener reference voltage extended drain SCR clamps |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150115366A1 (en) | 2015-04-30 |
| TW201517239A (zh) | 2015-05-01 |
| US9177953B2 (en) | 2015-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9640635B2 (en) | Reliability in mergeable semiconductor devices | |
| US8541848B2 (en) | High-voltage MOSFETs having current diversion region in substrate near fieldplate | |
| US9673188B2 (en) | Integrated electrostatic discharge (ESD) clamping for an LDMOS transistor device having a bipolar transistor | |
| KR101391559B1 (ko) | 고전압 애플리케이션용 임베디드 ＪＦＥＴｓ | |
| US8022446B2 (en) | Integrated Schottky diode and power MOSFET | |
| TWI688095B (zh) | 包括設置在基板中的包括閘極電極區的電晶體的半導體結構及其形成方法 | |
| JP5539355B2 (ja) | 電力用半導体装置およびその製造方法 | |
| US9537000B2 (en) | Semiconductor device with increased safe operating area | |
| JP2009043966A (ja) | 半導体装置及びその製造方法 | |
| KR101955055B1 (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
| JPH10209432A (ja) | 半導体デバイスの改良 | |
| KR102246570B1 (ko) | 전력 반도체 장치 | |
| TWI556397B (zh) | 半導體裝置 | |
| CN110828452B (zh) | 具有闩锁免疫的半导体器件 | |
| JP2012004460A (ja) | 半導体装置およびその製造方法 | |
| US10056260B2 (en) | Schottky diode with dielectrically isolated diffusions, and method of manufacturing the same | |
| WO2019186126A1 (en) | Power semiconductor device with a double gate structure | |
| US8987820B1 (en) | Lateral double diffused metal-oxide-semiconductor device and method for fabricating the same | |
| TW201603289A (zh) | 接面場效電晶體、半導體裝置及其製造方法 | |
| US9153574B2 (en) | Semiconductor device and method of fabricating the same | |
| JP2008004941A (ja) | 静電放電に対する半導体保護構造体 | |
| CN112310228A (zh) | 肖特基势垒二极管 | |
| US20240063777A1 (en) | Hvic device with combined level shifter and boost diode in junction termination region | |
| KR20140074971A (ko) | 베이스 폭이 결정된 래칭 및 비-래칭 상태를 갖는 ｍｃｔ 소자 | |
| US9231120B2 (en) | Schottky diode with leakage current control structures |