TWI554772B - Detection and debugging of the system - Google Patents

Detection and debugging of the system Download PDF

Info

Publication number
TWI554772B
TWI554772B TW104137425A TW104137425A TWI554772B TW I554772 B TWI554772 B TW I554772B TW 104137425 A TW104137425 A TW 104137425A TW 104137425 A TW104137425 A TW 104137425A TW I554772 B TWI554772 B TW I554772B
Authority
TW
Taiwan
Prior art keywords
circuit
probe
segment
parameter
switching circuit
Prior art date
Application number
TW104137425A
Other languages
English (en)
Other versions
TW201606330A (zh
Inventor
Wei-Cheng Ku
shao-wei Lu
Hao Wei
Yu-Tse Wang
Original Assignee
Mpi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mpi Corp filed Critical Mpi Corp
Priority to TW104137425A priority Critical patent/TWI554772B/zh
Publication of TW201606330A publication Critical patent/TW201606330A/zh
Application granted granted Critical
Publication of TWI554772B publication Critical patent/TWI554772B/zh

Links

Landscapes

  • Measurement Of Resistance Or Impedance (AREA)

Description

檢測系統的校正與除錯方法
本發明係與檢測系統有關；特別是指一種檢測系統的校正與除錯方法。
按，隨著電子產品發展日漸蓬勃，為確保電子產品出廠時的品質，製造、組裝及出廠前，通常都會透過檢測系統檢測電子產品之各精密電子元件間的電性連接是否確實。
而為使檢測能更加準確，檢測系統測試前，大多會先將檢測系統之探針接抵於一校正片上，進行檢測數值的補償(如歸零)。然而，此種校正方法係一次對檢測系統的整體電路進行補償，而無法準確地了解各構件組裝或老化的狀況，且當該檢測系統故障時，則必須拆解該檢測系統之各構件逐一進行檢測，才能找出該檢測系統故障之處，而導致除錯的工作過於攏長，進而造成維修該檢測系統的效率不佳。
有鑑於此，本發明之目的用於提供一種檢測系統的校正與除錯方法，可準確地了解各構件當下的狀況，且當該檢測系統故障時，可快速地找出故障處。
緣以達成上述目的，本發明提供有一種檢測系統的校正與除錯方法，該檢測系統包含有依序電性連接之一檢測機、一切換電路組以及一探針組，並定義自該檢測機至該切換電路組的電氣路徑為一第一電路區段，以及自該檢測機至該探針組的電氣路徑區為一第二電路區段；該校正與除錯之方法包含下列步驟： A. 對該檢測機進行數值校正，並儲存該檢測機校正時的參數為一第一參數；B. 對該第一電路區段進行數值校正，並儲存該第一電路區段校正時的參數為一第二參數； C. 對該第二電路區段進行數值校正，並儲存該第二電路區段校正時的參數為一第三參數；D. 校正完成後，將該探針組接抵於待測物上，以電性檢測待測物；E. 再次對該檢測機進行數值校正，並比對該檢測機校正時的參數與該第一參數之間的差值，是否大於一第一容許誤差值；若是，則表示該檢測機故障；若否，則執行下一步驟；F. 對該第一電路區段進行數值校正，並比對該第一電路區段校正時的參數與該第二參數間的差值，是否大於一第二容許誤差值；若是，則表示該檢測電路故障；若否，則執行下一步驟；G. 對該第二電路區段進行數值校正，並比對該第二電路區段校正時的參數與該第三參數間的差值，是否大於一第三容許誤差值；若是，則表示該探針組故障；若否，則表示該待測物故障。
藉此，透過上述校正與除錯方法之設計，便可準確地了解該檢測系統各構件當下的狀況，且當該檢測系統故障時，亦可快速地找出故障處。
為能更清楚地說明本發明，茲舉較佳實施例並配合圖示詳細說明如後。請參圖１所示，適用於本案校正與除錯方法之檢測系統主要包含有依序電性連接之一檢測機10、一切換電路組20以及一探針組30。
該檢測機10用以產生檢測訊號，並可依據回傳的訊號判定電性檢測之結果。
該切換電路組20具有一第一切換電路21以及一第二切換電路22，且該等切換電路21、22分別具有一輸入埠211、221及複數輸出埠212、222，且可受控制地使該輸入埠211、221與其中一輸出埠212、222連通。該第一切換電路21之輸入埠211與該檢測機100電性連接，該第二切換電路22之輸入埠221與該第一切換電路21其中一輸出埠212電性連接，而該第二切換電路22之輸出埠222與該探針組30電性連接。
該探針組30則包含有分別相連接的複數探針32與複數導線34，且該等導線34再分別與該第二切換電路22之輸出埠222連接。於本實施例中，係以一組探針32以及一導線34為例說明，但不以此為限，且該探針32具有一第一端321以及一第二端322，該第一端321與該導線34連接，並透過該導線34電性連接該第二切換電路22其中一輸出埠222，而該第二端322則用以與一待測物100接抵。此外，更定義自該檢測機10至該切換電路組20末端的電氣路徑為一第一電路區段R1，而自該檢測機10至該探針組30末端(即第二端322)的電氣路徑區為一第二電路區段R2。
藉此，請參閱圖２，當該檢測系統欲進行檢測時，便可先執行以下校正方法來確保檢測時的準確度，而該校正方法包含有下列步驟：
先對該檢測機10進行數值校正，並儲存該檢測機10校正時的參數為一第一參數。而於本實施例中，所述之數值校正，係指執行短路量測、斷路量測以及阻抗量測後，依據量測所得之數值進行對應之補償，而後，便可將補償的數值儲存為該第一參數。
再對該第一電路區段R1進行數值校正，並儲存該第一電路區段R1校正時的參數為一第二參數。於本實施例中，係於該第一切換電路21之其他未連接之輸出埠212分別進行量測，以對該第一電路區段R1進行數值校正，而於本實施例中，係於該第一切換電路21之其他未與第二切換電路22連接之輸出埠212上分別接有短路結構、斷路結構與阻抗結構，並透過操控該第一切換電路使其輸入埠211與其他未與第二切換電路22連接之輸出埠212導通來達到短路、斷路與阻抗量測之目的。當然，在其他實施態樣中，亦可僅進行其中一項或二項的校正量測，或是於該第二切換電路22上之其他未與該探針組30連接之輸出埠222進行量測，同樣可以達到對該第一電路區段R1進行數值校正之目的。
而後，對該第二電路區段R2進行數值校正，並儲存該第二電路區段R2校正時的參數為一第三參數。於本實施例中，係於該第二端322處進行校正量測，以對該第二電路區段R2進行數值校正，而於本實施例中，係透過將該探針32之第二端322分次接抵於一校正片(圖未示)的短路接點、斷路接點以及阻抗接點上以進行對應短路量測、斷路量測以及阻抗量測，並依據量測所得之數值進行對應之數值校正(如歸零、數值偏移補償等)，以達到校正第二電路區段R2之目的。
如此一來，數值校正完成後，便可將該探針組30接抵於該待測物100上，以對該待測物100進行電性檢測，且透過上述校正方法之設計，便可透過前述之校正方法各別得到該檢測機10、該第一電路區段R1以及該第二電路區段R2補償的參數值多寡，判斷出該檢測機10、該切換電路組20以及該探針組30當下的組裝或老化狀況。
另外，以上述校正方法為基礎，當檢測系統故障時，便可執行以下除錯方法，以快速找出該檢測系統的故障處，而該除錯方法包含有下列步驟：
再次對該檢測機10進行數值校正，而數值校正方法於此不再贅述，之後，比對本次對該檢測機10校正時的參數與該第一參數之間的差值是否大於一第一容許誤差值；
若是，則表示該檢測機10故障。
若否，則再次對該第一電路區段R1進行數值校正，於本實施例中，同樣係於該第一切換電路21之其他未與第二切換電路22連接之輸出埠212分別進行量測，以求比對基準的一致性。當然，若前次校正基準為該第二切換電路22之其他未連接輸出埠222時，則本步驟則同樣於該第二切換電路22之其他未連接輸出埠222分別進行量測。而後，比對本次對該第一電路區段R1校正時的參數與該第二參數間的差值，是否大於一第二容許誤差值；
若是，則表示該切換電路組20故障。
若否，則對該第二電路區段R2進行數值校正，於本實施例中，同樣係於該第二端322處進行校正量測，而後，比對本次該第二電路區段R2校正時的參數與該第三參數間的差值，是否大於一第三容許誤差值；
若是，則表示該探針組30故障。
若否，則表示該待測物100故障。
另外，為求於步驟C能更加準確地找該探針組30的故障處，若比對出係該探針組30故障時，則將該探針32替換成正常的另一探針32，且重新對該第二電路區段R2進行數值校正，並比對此時該第二電路區段R2校正時的參數與該第三參數間的差值，是否大於該第三容許誤差值。
若是，則表示該導線34故障。
若否，則表示原先替換下之該探針32故障。
值得一提的是，前述之該第一容許誤差值、該第二容許誤差值以及該第三容許誤差值，可為數值或是與原先取得之參數的誤差比例。而該第一容許誤差值、該第二容許誤差值以及該第三容許誤差值可為相等的數值，也可依據各構件的不同設置需求而為不同的數值。
藉此，由前述說明可明顯得知，透過本發明檢測系統的校正與除錯方法，便可準確地了解各構件當下的狀況，且當該檢測系統故障時，可快速地找出故障處。另外，以上所述僅為本發明較佳可行實施例而已，舉凡應用本發明說明書及申請專利範圍所為之等效變化，理應包含在本發明之專利範圍內。
［本發明］
10‧‧‧檢測機
20‧‧‧切換電路組
21‧‧‧第一切換電路
211‧‧‧輸入埠
212‧‧‧輸出埠
22‧‧‧第二切換電路
221‧‧‧輸入埠
222‧‧‧輸出埠
30‧‧‧探針組
32‧‧‧探針
321‧‧‧第一端
322‧‧‧第二端
34‧‧‧導線
R1‧‧‧第一電路區段
R2‧‧‧第二電路區段
圖１為檢測系統的架構圖。 圖２為本發明較佳實施例之校正與除錯方法的流程圖。

Claims (24)

  1. 一種檢測系統的校正與除錯方法，該檢測系統包含有依序電性連接之一檢測機、一切換電路組以及一探針組，其中，該探針組包含有至少一探針以及至少一導線，且該探針具有一第一端以及一第二端，該第一端與該導線連接，並透過該導線電性連接該切換電路組，該第二端則用以接抵待測物，並定義自該檢測機至該切換電路組的電氣路徑為一第一電路區段，以及自該檢測機至該探針組的電氣路徑區為一第二電路區段；該校正與除錯之方法包含下列步驟： A. 對該檢測機進行數值校正，並儲存該檢測機校正時的參數為一第一參數； B. 對該第一電路區段進行數值校正，並儲存該第一電路區段校正時的參數為一第二參數； C. 對該第二電路區段進行數值校正，並儲存該第二電路區段校正時的參數為一第三參數； D. 校正完成後，將該探針組接抵於待測物上，以電性檢測待測物；以及 於執行完步驟A至步驟D之後，執行下列步驟的至少一者： E. 對該檢測機進行數值校正，並比對該檢測機校正時的參數與該第一參數之間的差值，是否大於一第一容許誤差值； F. 對該第一電路區段進行數值校正，並比對該第一電路區段校正時的參數與該第二參數間的差值，是否大於一第二容許誤差值； G. 對該第二電路區段進行數值校正，並比對該第二電路區段校正時的參數與該第三參數間的差值，是否大於一第三容許誤差值； H. 將該探針替換成另一探針，對該第二電路區段進行數值校正，並比對該第二電路區段校正時的參數與該第三參數間的差值，是否大於一第三容許誤差值。
  2. 如請求項1所述之檢測系統的校正與除錯方法，其中，該至少一者為兩個步驟，所述的兩個步驟係按照任意順序執行，該二步驟的組合為以下組合的其中之一者： 步驟E及步驟F；與 步驟E及步驟G；與 步驟E及步驟H；與 步驟F及步驟G；與 步驟F及步驟H；與 步驟G及步驟H。
  3. 如請求項1所述之檢測系統的校正與除錯方法，其中，該至少一者為三個步驟，所述的三個步驟係按照任意順序執行，該三步驟的組合為以下組合的其中之一者： 步驟E、步驟F及步驟H；與 步驟E、步驟G及步驟H；與 步驟F、步驟G及步驟H。
  4. 如請求項1所述之檢測系統的校正與除錯方法，其中，所述之數值校正係指進行短路量測、斷路量測以及阻抗量測至少其中之一者，並依據量測所得之數值進行對應之補償後，將補償的數值儲存為對應之參數。
  5. 如請求項1所述之檢測系統校正與除錯之方法，其中，該切換電路組具有一第一切換電路以及一第二切換電路，且該二切換電路分別具有一輸入埠及複數輸出埠；該第一切換電路之輸入埠與該檢測機電性連接，該第二切換電路之輸入埠與該第一切換電路其中一輸出埠電性連接，而該第二切換電路之至少一輸出埠與該探針組電性連接；於步驟B中，係於該第一切換電路之另外至少一輸出埠處進行量測，以對該第一電路區段進行數值校正。
  6. 如請求項5所述之檢測系統校正與除錯之方法，其中，於步驟F中，係於該第一切換電路之該另外至少一輸出埠處進行量測，以對該第一電路區段進行數值校正。
  7. 如請求項1所述之檢測系統校正與除錯之方法，其中，該切換電路組具有一第一切換電路以及一第二切換電路，且該二切換電路分別具有一輸入埠及複數輸出埠；該第一切換電路之輸入埠與該檢測機電性連接，該第二切換電路之輸入埠與該第一切換電路其中一輸出埠電性連接，而該第二切換電路之至少一輸出埠與該探針組電性連接；於步驟B與F中，係於該第二切換電路之另外至少一輸出埠處進行量測，以對該第一電路區段進行數值校正。
  8. 如請求項7所述之檢測系統校正與除錯之方法，其中，於步驟F中，係於該第二切換電路之該另外至少一輸出埠處進行量測，以對該第一電路區段進行數值校正。
  9. 如請求項1所述之檢測系統校正與除錯之方法，其中，該探針組具有一第一端以及一第二端，該第一端與該檢測電路電性連接，該第二端用以接抵待測物；於步驟C中，係於該第二端處進行校正量測，以對該第二電路區段進行數值校正。
  10. 如請求項9所述之檢測系統校正與除錯之方法，其中，於步驟G中，係於該第二端處進行校正量測，以對該第二電路區段進行數值校正。
  11. 一種檢測系統的校正與除錯方法，該檢測系統包含有依序電性連接之一檢測機、一切換電路組以及一探針組，其中，該探針組包含有至少一探針以及至少一導線，且該探針具有一第一端以及一第二端，該第一端與該導線連接，並透過該導線電性連接該切換電路組，該第二端則用以接抵待測物，並定義自該檢測機至該切換電路組的電氣路徑為一第一電路區段，以及自該檢測機至該探針組的電氣路徑區為一第二電路區段；該校正與除錯之方法包含下列步驟： A. 對該檢測機進行數值校正，並儲存該檢測機校正時的參數為一第一參數； B. 對該第一電路區段進行數值校正，並儲存該第一電路區段校正時的參數為一第二參數； C. 對該第二電路區段進行數值校正，並儲存該第二電路區段校正時的參數為一第三參數； D. 校正完成後，將該探針組接抵於待測物上，以電性檢測待測物； 以及 於執行完步驟A至步驟D之後，對該檢測機、該第一電路區段及該第二電路區段進行數值校正，以及將該探針替換成另一探針，對該第二電路區段進行數值校正； 其中，對該檢測機進行數值校正，須比對該檢測機校正時的參數與該第一參數之間的差值，是否大於一第一容許誤差值； 其中，對該第一電路區段進行數值校正，須比對該第一電路區段校正時的參數與該第二參數間的差值，是否大於一第二容許誤差值； 其中，對該第二電路區段進行數值校正，須比對該第二電路區段校正時的參數與該第三參數間的差值，是否大於一第三容許誤差值；以及 其中，將該探針替換成另一探針，對該第二電路區段進行數值校正，須比對該第二電路區段校正時的參數與該第三參數間的差值，是否大於一第三容許誤差值。
  12. 如請求項11所述之檢測系統的校正與除錯方法，其中，在對該檢測機、該第一電路區段及該第二電路區段進行數值校正，以及將該探針替換成另一探針，對該第二電路區段進行數值校正的步驟中，是先執行對該檢測機進行數值校正，接著執行對該第一電路區段進行數值校正，接著執行將該探針替換成另一探針，對該第二電路區段進行數值校正，接著執行對該第二電路區段進行數值校正。
  13. 如請求項11所述之檢測系統的校正與除錯方法，其中，在對該檢測機、該第一電路區段及該第二電路區段進行數值校正，以及將該探針替換成另一探針，對該第二電路區段進行數值校正的步驟中，是先執行對該檢測機進行數值校正，接著執行對該第二電路區段進行數值校正。
  14. 如請求項11所述之檢測系統的校正與除錯方法，其中，在對該檢測機、該第一電路區段及該第二電路區段進行數值校正，以及將該探針替換成另一探針，對該第二電路區段進行數值校正的步驟中，是先執行對該檢測機進行數值校正，接著執行將該探針替換成另一探針，對該第二電路區段進行數值校正。
  15. 如請求項11所述之檢測系統的校正與除錯方法，其中，在對該檢測機、該第一電路區段及該第二電路區段進行數值校正，以及將該探針替換成另一探針，對該第二電路區段進行數值校正的步驟中，是先執行對該第一電路區段進行數值校正。
  16. 如請求項11所述之檢測系統的校正與除錯方法，其中，在對該檢測機、該第一電路區段及該第二電路區段進行數值校正，以及將該探針替換成另一探針，對該第二電路區段進行數值校正的步驟中，是先執行對該第二電路區段進行數值校正。
  17. 如請求項11所述之檢測系統的校正與除錯方法，其中，在對該檢測機、該第一電路區段及該第二電路區段進行數值校正，以及將該探針替換成另一探針，對該第二電路區段進行數值校正的步驟中，是先執行將該探針替換成另一探針，對該第二電路區段進行數值校正。
  18. 如請求項11所述之檢測系統的校正與除錯方法，其中，所述之數值校正係指進行短路量測、斷路量測以及阻抗量測至少其中之一者，並依據量測所得之數值進行對應之補償後，將補償的數值儲存為對應之參數。
  19. 如請求項11所述之檢測系統校正與除錯之方法，其中，該切換電路組具有一第一切換電路以及一第二切換電路，且該二切換電路分別具有一輸入埠及複數輸出埠；該第一切換電路之輸入埠與該檢測機電性連接，該第二切換電路之輸入埠與該第一切換電路其中一輸出埠電性連接，而該第二切換電路之至少一輸出埠與該探針組電性連接；於步驟B中，係於該第一切換電路之另外至少一輸出埠處進行量測，以對該第一電路區段進行數值校正。
  20. 如請求項19所述之檢測系統校正與除錯之方法，其中，於執行完步驟A至步驟D之後，係於該第一切換電路之該另外至少一輸出埠處進行量測，以對該第一電路區段進行數值校正。
  21. 如請求項11所述之檢測系統校正與除錯之方法，其中，該切換電路組具有一第一切換電路以及一第二切換電路，且該二切換電路分別具有一輸入埠及複數輸出埠；該第一切換電路之輸入埠與該檢測機電性連接，該第二切換電路之輸入埠與該第一切換電路其中一輸出埠電性連接，而該第二切換電路之至少一輸出埠與該探針組電性連接；其中，係於該第二切換電路之另外至少一輸出埠處進行量測，以對該第一電路區段進行數值校正。
  22. 如請求項21所述之檢測系統校正與除錯之方法，其中，於執行完步驟A至步驟D之後，係於該第二切換電路之該另外至少一輸出埠處進行量測，以對該第一電路區段進行數值校正。
  23. 如請求項11所述之檢測系統校正與除錯之方法，其中，該探針組具有一第一端以及一第二端，該第一端與該檢測電路電性連接，該第二端用以接抵待測物；於步驟C中，係於該第二端處進行校正量測，以對該第二電路區段進行數值校正。
  24. 如請求項23所述之檢測系統校正與除錯之方法，其中，於執行步驟A至步驟D之後，係於該第二端處進行校正量測，以對該第二電路區段進行數值校正。
TW104137425A 2013-12-13 2013-12-13 Detection and debugging of the system TWI554772B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104137425A TWI554772B (zh) 2013-12-13 2013-12-13 Detection and debugging of the system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104137425A TWI554772B (zh) 2013-12-13 2013-12-13 Detection and debugging of the system

Publications (2)

Publication Number Publication Date
TW201606330A TW201606330A (zh) 2016-02-16
TWI554772B true TWI554772B (zh) 2016-10-21

Family

ID=55810020

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104137425A TWI554772B (zh) 2013-12-13 2013-12-13 Detection and debugging of the system

Country Status (1)

Country Link
TW (1) TWI554772B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW591238B (en) * 2001-08-07 2004-06-11 Agilent Technologies Inc Timing calibration and timing calibration verification of electronic circuit testers
CN100422752C (zh) * 2003-09-18 2008-10-01 株式会社爱德万测试 误差因子获取器件
TW201043980A (en) * 2009-06-01 2010-12-16 Hon Hai Prec Ind Co Ltd System and method for testing a printed circuit board
CN102062847A (zh) * 2010-11-08 2011-05-18 上海集成电路研发中心有限公司 半导体参数测量系统的检测方法
CN102156271A (zh) * 2011-03-15 2011-08-17 上海宏力半导体制造有限公司 半导体参数测量系统的检测方法
CN202281628U (zh) * 2011-04-29 2012-06-20 上海昂极仪表科技有限公司 自动端子型仪表校正仪
CN102928801A (zh) * 2012-11-19 2013-02-13 英利能源（中国）有限公司 一种四探针测试仪的校准方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW591238B (en) * 2001-08-07 2004-06-11 Agilent Technologies Inc Timing calibration and timing calibration verification of electronic circuit testers
CN100422752C (zh) * 2003-09-18 2008-10-01 株式会社爱德万测试 误差因子获取器件
TW201043980A (en) * 2009-06-01 2010-12-16 Hon Hai Prec Ind Co Ltd System and method for testing a printed circuit board
CN102062847A (zh) * 2010-11-08 2011-05-18 上海集成电路研发中心有限公司 半导体参数测量系统的检测方法
CN102156271A (zh) * 2011-03-15 2011-08-17 上海宏力半导体制造有限公司 半导体参数测量系统的检测方法
CN202281628U (zh) * 2011-04-29 2012-06-20 上海昂极仪表科技有限公司 自动端子型仪表校正仪
CN102928801A (zh) * 2012-11-19 2013-02-13 英利能源（中国）有限公司 一种四探针测试仪的校准方法

Also Published As

Publication number Publication date
TW201606330A (zh) 2016-02-16

Similar Documents

Publication Publication Date Title
US9140734B2 (en) Measuring apparatus and measuring method
JP2012173182A (ja) 検査装置および検査方法
TWI503556B (zh) Detection and operation of detection system
CN103913660B (zh) 大电流、智能数字焊接系统检定校准方法
TWI516786B (zh) Detection and debugging of the system
JP2014106220A (ja) 検査装置および検査方法
TWI510794B (zh) 基板檢測裝置及基板檢測方法
KR102004842B1 (ko) 프린트 기판의 절연 검사 장치 및 절연 검사 방법
TWI522637B (zh) Detection of the operation of the system
TWI554772B (zh) Detection and debugging of the system
KR102015499B1 (ko) 오차보정시스템
KR101961536B1 (ko) 기판 검사 장치 및 기판 검사 방법
TWI731448B (zh) 測試機台自檢系統及檢測方法
CN112014643B (zh) 一种集成电路精确测试小电阻的方法
JP2018040579A (ja) 処理装置、検査システムおよび処理プログラム
US9880252B2 (en) Method of calibrating and debugging testing system
JP6943648B2 (ja) 基板検査装置および基板検査方法
KR20140009027A (ko) 기판 검사 장치 및 기판 검사 방법
KR101483952B1 (ko) 와이어 하네스 검사방법
JP4282589B2 (ja) 回路基板検査装置および回路基板検査方法
JP5079603B2 (ja) 電解コンデンサの検査方法および電解コンデンサ検査装置
KR100406107B1 (ko) 교환기내의시험장치에서가입자선로측정방법
KR20010081625A (ko) 테스트 중인 반도체 디바이스를 이용한 반도체 테스트장치의 타이밍 파라메터 점검 및 보정 방법
KR20020094117A (ko) 인쇄회로기판상의 저항 인덕터 및 커패시터 병렬 회로의검사를 위한 방법
JP2012042276A (ja) 半導体試験装置およびリレーのオフ容量異常検出方法