TWI549304B - 半導體裝置及其製造方法 - Google Patents

Description

半導體裝置及其製造方法

本發明係有關於一種半導體裝置裝置及其製造方法，特別有關於一種具有金氧半場效電晶體的半導體裝置及其製造方法。

在金氧半場效電晶體(metal-oxide-semiconductor field effect transistor，MOSFET)的半導體製程中，當電子在電場中時，電子因汲極的正電位之吸引會加速而得到動能。舉例而言，當金氧半導電晶體之通道長度縮短時，若施加之電壓大小維持不變，則通道內之橫向電場將會上升。如此一來，通道內之電子受到電場的加速後，電子的能量獲得大幅提升。由於這些受到電場加速之電子所具有之能量較其他處於熱平衡狀態下之電子所具有之能量還高，因此稱為熱載子，尤其在通道與汲極接合的區域熱載子造成碰撞電離(impact ionization)效應，當熱載子的能量大於通道與閘極介電層(Si-SiO₂)之間的能障，熱載子碰撞電離的電子/電洞對將注入閘極電極中，造成熱載子注入(hot carrier injection，HCI)效應。當元件產生熱載子注入效應時，元件之電性呈現不穩定狀態，而導致元件之電性可靠度下降。

一般來說，傳統製程中可藉由輕摻雜汲極區域 (lightly-doped drain)的設置，降低通道與汲極接合處的電場，以改善熱載子注入效應。然而，當電晶體裝置不斷的微縮化，造成驅動電流上升的結果下，熱載子注入效應越來越嚴重，因此需要新的製程方法去改善熱載子注入效應。

本揭露包括一種半導體裝置，包括一半導體基底；一閘極結構，位於半導體基底上；一源極區以及一汲極區，分別位於閘極結構的兩側的半導體基底中；一輕摻雜汲區，鄰接汲極區靠近閘極結構的一側；一輕摻雜源區，鄰接源極區靠近閘極結構的一側；一氧化區，位於輕摻雜汲區中；以及一溝槽，位於汲極區中；一源極電極，位於源極區上；一汲極電極，其具有一第一部份位於汲極區上，以及一第二部分位於溝槽內。

本揭露亦包括一種半導體元件之製造方法，包括提供一半導體基底；形成一閘極結構於半導體基底上；形成一輕摻雜汲極區以及一輕摻雜源極區，分別位於閘極結構的兩側；形成一汲極區以及一源極區，其分別鄰接輕摻雜汲極區以及輕摻雜源極區；形成形成一氧化區於輕摻雜汲極區中；形成一溝槽，於汲極區中；形成一源極電極，位於源極區上；形成一汲極電極，其具有一第一部分位於汲極區上，以及一第二部分位於溝槽內。

100‧‧‧方法

102、104、106、108、110、112、114、116‧‧‧步驟

200‧‧‧半導體裝置

202‧‧‧半導體基底

204‧‧‧閘極介電層

206‧‧‧閘極電極

208‧‧‧閘極結構

209‧‧‧輕摻雜佈植製程

210a‧‧‧輕摻雜汲極區

210b‧‧‧輕摻雜源極區

211‧‧‧氧離子佈植製程

212‧‧‧間隙壁

213‧‧‧重摻雜佈植製程

214a‧‧‧汲極區

214b‧‧‧源極區

216‧‧‧氧化區

218‧‧‧溝槽

220‧‧‧源極電極

222‧‧‧汲極電極

224‧‧‧第一部分

226‧‧‧第二部分

第1圖繪示根據一些實施例之半導體裝置之製程流程圖。

第2圖繪示根據一些實施例，形成一閘極介電層於一半導 體基底上。

第3圖繪示根據一些實施例，形成一閘極電極於閘極介電層上。

第4圖繪示根據一些實施例，蝕刻閘極介電層以形成一閘極結構。

第5圖繪示根據一些實施例，實施一輕摻雜佈植製程以形成一輕摻雜源極區與一輕摻雜汲極區。

第6圖繪示根據一些實施例，實施一氧離子佈植製程於輕摻雜汲極區中。

第7圖繪示根據一些實施例，設置一間隙壁，並實施一重摻雜佈植製程以形成一源極區與一汲極區。

第8圖繪示根據一些實施例，實施一退火製程，於輕摻雜汲極區中的氧離子形成一氧化區。

第9圖繪示根據一些實施例，於汲極區中形成一溝槽。

第10圖繪示根據一些實施例，形成一源極電極以及一汲極電極。

以下針對本發明之半導體裝置作詳細說明。應了解的是，以下之敘述提供許多不同的實施例或例子，用以實施本發明之不同樣態。以下所述特定的元件及排列方式儘為簡單描述本發明。當然，這些僅用以舉例而非本發明之限定。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第 二材料層上或之上時，包括第一材料層與第二材料層直接接觸之情形。或者，亦可能間隔有一或更多其它材料層之情形，在此情形中，第一材料層與第二材料層之間可能不直接接觸。

此外，實施例中可能使用相對性的用語，例如「較低」或「底部」及「較高」或「頂部」，以描述圖示的一個元件對於另一元件的相對關係。能理解的是，如果將圖示的裝置翻轉使其上下顛倒，則所敘述在「較低」側的元件將會成為在「較高」側的元件。

在此，「約」、「大約」之用語通常表示在一給定值或範圍的20%之內，較佳是10%之內，且更佳是5%之內。在此給定的數量為大約的數量，意即在沒有特定說明的情況下，仍可隱含「約」、「大約」之含義。

請參照第1圖之流程圖，並同時參照第2-10之製程剖面圖。第1圖繪示根據一些實施例之一半導體裝置200的形成方法，第2-10圖繪示於不同的製造階段形成的一或多個結構。

在步驟102，形成一閘極介電層204於一半導體基底202上，如第2圖所繪示。根據一些實施例，半導體基底202包括一磊晶層、一塊材基板(bulk substrate)、一絕緣層上覆矽(silicon-on-insulator,SOI)結構、一晶圓，或形成自一晶圓的一晶粒之其中至少一者。在一實施例中，半導體基底202為一p型半導體基底。在一些實施例中，閘極介電層204包括介電材料如氧化矽、氮氧化矽、高介電常數材料、其他合適材料、及/或上述之組合。高介電常數材料包含氧化鉿、氧化鉿矽、氮氧化鉿矽、氧化鉿鉭、氧化鉿鈦、氧化鉿鋯、氧化鋯、氧化鋁、 氧化鉿-氧化鋁合金、及/或上述之組合或與其相似的材料。閘極介電層202的沉積可藉由化學氣相沉積法例如可為低壓化學氣相沉積法(low pressure chemical vapor deposition，LPCVD)、低溫化學氣相沉積法(low temperature chemical vapor deposition，LTCVD)、快速升溫化學氣相沉積法(rapid thermal chemical vapor deposition，RTCVD)、電漿輔助化學氣相沉積法(plasma enhanced chemical vapor deposition，PECVD)、原子層化學氣相沉積法之原子層沉積法(atomic layer deposition，ALD)或其它適合的方法。

在步驟104，形成一閘極電極層於閘極介電層204上，閘極電極層可包括摻雜多晶矽、金屬材料或其矽化物。閘極電極層之材料可藉由前述之化學氣相沉積法、濺鍍法(sputtering)、電阻加熱蒸鍍法、電子束蒸鍍法(electron beam evaporation，EB)、或其它任何適合的沈積方式形成，例如，在一實施例中，可用低壓化學氣相沈積法(LPCVD)沈積而製得非晶矽導電材料層或複晶矽導電材料層。接著，將閘極電極層圖案化以形成閘極電極206(未繪示於第2圖，繪示於第3圖中)的位置。在一些實施例中，可使將一光阻材料(未繪示)塗佈於閘極電極層上，接著藉由一光微影(photolithography)製程，定義需要的圖案。接著根據需要的圖案，使用一顯影液(devoloper)於曝光的光阻選擇性移除光阻曝光的部分或是未曝光的部分而露出部分的閘極電極層。接著以光阻做為蝕刻遮罩，將露出的閘極電極層實施一蝕刻製程而蝕刻至露出於其下的閘極介電層204，如第3圖所示。在一些實施例中，蝕刻製程可以是濕 蝕刻(wet etching)、乾蝕刻(dry etching)、電漿蝕刻(plasma etching)、反應性離子蝕刻(reactive ion etching，RIE)、或與其相似的製程。

接著，移除於閘極電極206上的光阻，在一些實施例中，可藉由一灰化(ashing)製程移除光阻，藉由提升光阻的溫度直到光阻產生一熱裂解並且使之容易移除。然而，可使用任何適合的移除製程。實施灰化製程後，可使用一清潔製程以清潔該結構，以幫助光阻的移除。在一實施例中清潔製程可包括將半導體裝置200浸入一蝕刻劑以確保在接下來的製程前任何光阻的餘下部份可自半導體裝置200上移除。舉例來說，可使半導體裝置200浸入一蝕刻劑如氟化氫(HF)介於10秒至30秒，例如約20秒。

接著，將閘極電極206作為一蝕刻遮罩，蝕刻露出的閘極介電層204。在一些實施例中，蝕刻製程可以是濕蝕刻、乾蝕刻、電漿蝕刻、反應性離子蝕刻、或與其相似的製程。如此，可以得到一圖案化的閘極介電層204以及位於閘極介電層204上的閘極電極206。圖案化後的閘極介電層204以及其上的閘極電極206可稱為閘極結構208，如第4圖所示。

在步驟104，形成一輕摻雜汲極區210a與一輕摻雜源極區210b於閘極結構208兩側的半導體基底202中，如第5圖所繪示。在此實施例中，使用閘極結構208作為遮罩，進行一輕摻雜佈植製程209，於閘極結構208的兩側分別形成一輕摻雜汲極區210a與一輕摻雜源極區210b。在一些實施例中，輕摻雜佈植製程209的劑量為約1×10¹³cm^-2至8×10¹³cm^-2。在一些實施 例中，可利用磷(P)、砷(As)或與其相似的材料作為輕摻雜佈植製程209的材料。在此實施例中，使用閘極結構208作為遮罩，實施輕摻雜佈植製程209後，輕摻雜汲極區210a與輕摻雜源極區210b分別形成於閘極結構208兩側的半導體基底202中，如第5圖所示。

在步驟106，實施一氧離子佈植(O2⁺ implantation)製程211於輕摻雜汲極區210a中，如第5圖所繪示。在一些實施例中，可使將一光阻材料(未標示)塗佈於半導體裝置200上，接著藉由一光微影(photolithography)製程，定義需要的圖案。接著根據需要的圖案，使用一顯影液(devoloper)於曝光的光阻選擇性移除光阻曝光的部分或是未曝光的部分而產生一開口以露出部分的輕摻雜汲極區210a。在本實施例中，開口位於輕摻雜汲極區210a上並接近閘極結構208。接著，將圖案化的光阻材料作為遮罩，實施一氧離子佈植製程211。氧離子佈植製程211係藉由一離子佈植製程，將其劑量為約1×10¹⁸cm^-2至5×10¹⁸cm^-2，將氧離子(O2⁺)作為佈植材料，佈植於輕摻雜汲極區210a中，如第6圖所示。之後，實施一灰化製程以及一清潔製程移除半導體裝置200上的光阻材料。上述的灰化製程以及清潔製程可參考前面的相關敘述，在此不做重複說明。

在步驟108中，形成一對間隙壁212於閘極結構208，的側壁上，如第7圖所繪示。先於半導體裝置200上順應性形成覆蓋閘極結構208以及半導體基底202的一絕緣層(未繪示)。在一些實施例中，絕緣層可包括氧化矽、氮化矽、其組合或是與其相似的材料。絕緣層可藉由化學氣相沉積法例如可為低壓化 學氣相沉積法、低溫化學氣相沉積法、快速升溫化學氣相沉積法、電漿輔助化學氣相沉積法、原子層化學氣相沉積法之原子層沉積法或其它適合的方法而形成。接著於絕緣層進行非等向性(anisotropic)蝕刻製程，例如乾蝕刻製程、電漿蝕刻或反應性離子蝕刻製程，並利用半導體基底202作為蝕刻停止層，在閘極結構208的側邊形成一對間隙壁212，如第7圖所示。

在步驟110，接著實施一重摻雜佈植製程213於半導體基底202中，如第7圖所示。在形成間隙壁212後，以閘極結構208以及間隙壁212作為遮罩，實施一重摻雜佈植製程213，於閘極電結構208以及間隙壁212的兩側的半導體基底202中分別形成汲極區214a以及源極區214b。在本實施例中，在汲極區214a以及源極區214b形成前實施氧離子佈植製程211。在一些實施例中，重摻雜佈植製程213的劑量為約1×10¹⁴cm^-2至5×10¹⁵cm^-2。在本實施例中，可利用磷、砷或與其相似的材料作為重摻雜佈植製程213的材料。實施重摻雜佈植製程213後，形成汲極區214a以及源極區214b於半導體基底202中，如第8圖所示。在此實施例中，由於以間隙壁212作為遮罩，因此間隙壁212下方的輕摻雜汲極區210a以及輕摻雜源極區210b餘留下而未經重摻雜佈植製程213摻雜，並且輕摻雜汲極區210a鄰接重摻雜佈植製程213後形成的汲極區214a，輕摻雜源極區210b鄰接源極區214b。

在步驟112中，實施一退火(annealing)製程(未繪示)，活化汲極區214a以及源極區214b並且使輕摻雜汲極區210a中的氧離子形成一氧化區216，如第8圖所示。在一些實施 例中，於約800℃至約1000℃的溫度下，於約30分鐘至約2小時的時間實施一退火製程。在另一實施例中，於約900℃至約1100℃的溫度下，於約1分鐘的時間下實施一快速退火製程。實施退火製程後，活化汲極區214a以及源極區214b並且於輕摻雜汲極區210a中形成一氧化區216。在一些實施例中，氧化區216對應設置於二個間隙壁之其中一者的下方。在一些實施例中，氧化區216被輕摻雜汲極區210a完全包覆，因此可在操作半導體裝置200時，將自源極流向汲極的電流流經輕摻雜汲極區210a中的氧化區216時分流(bypass)以減少電流密度，而防止熱載子注入效應的發生，電流的分流方向如第8圖中的箭號所標示。

在步驟114，形成一溝槽218，由半導體基底表面延伸至汲極區214a中，如第9圖所示。在本實施例中，可塗佈一光阻材料於半導體裝置200上，接著藉由一光微影製程以及一蝕刻製程，以圖案化的光阻材料(未繪示)作為遮罩，於汲極區214a中形成一溝槽218。接著，實施一灰化製程以及一清潔製程移除圖案化的光阻材料。上述的灰化製程以及清潔製程可參考前面的相關敘述，在此不做重複說明。

在步驟116，形成一源極電極220、一汲極電極222，如第10圖所示，其中汲極電極222包括一第一部分224以及一第二部分226。可利用光微影製程、沉積製程以及蝕刻製程，於源極區214b上形成源極電極220、於汲極區214b上形成汲極電極222的第一部分224，以及於溝槽218中形成汲極電極224的第二部分226。在一些實施例中，汲極電極222的第二部分226的上表面低於氧化區216的下表面並且高於輕摻雜汲極區210a的 下表面。

綜上所述，本發明藉由包括輕摻雜汲極區210a中的氧化區216使自源極流向汲極的電流分流。此外，位於汲極區214b上的汲極電極222的第一部分224，以及位於溝槽218中的汲極電極222的第二部分226，可使位於輕摻雜汲極區210a中的氧化區216造成的電流分流分別流至第一部分224以及第二部分226，達到電流分流的功效(如第10圖中的箭號所示)，而進一步防止熱載子注入效應的發生。

雖然本發明的實施例及其優點已揭露如上，但應該瞭解的是，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作更動、替代與潤飾。此外，本發明之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本發明揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本發明使用。因此，本發明之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。另外，每一申請專利範圍構成個別的實施例，且本發明之保護範圍也包括各個申請專利範圍及實施例的組合。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

200‧‧‧半導體裝置

202‧‧‧半導體基底

204‧‧‧閘極介電層

206‧‧‧閘極電極

208‧‧‧閘極結構

210a‧‧‧輕摻雜汲極區

210b‧‧‧輕摻雜源極區

212‧‧‧間隙壁

214a‧‧‧汲極區

214b‧‧‧源極區

216‧‧‧氧化區

218‧‧‧溝槽

220‧‧‧源極電極

222‧‧‧汲極電極

224‧‧‧第一部分

226‧‧‧第二部分

Claims (13)

1. 一種半導體裝置，包括：一半導體基底；一閘極結構，位於該半導體基底上；一源極區以及一汲極區，分別位於該閘極結構兩側的該半導體基底中；一輕摻雜汲極區，鄰接該汲極區靠近該閘極結構的一側；一輕摻雜源極區，鄰接該源極區靠近該閘極結構的一側；一氧化區，位於該輕摻雜汲區中；以及一溝槽，由該半導體基底表面延伸至該汲極區中；一源極電極，位於該源極區上；以及一汲極電極，其具有一第一部分位於該汲極區上，以及一第二部分位於該溝槽內。
2. 如申請專利範圍第1項所述之半導體裝置，其中該氧化區被該低摻雜汲極區完全包覆。
3. 如申請專利範圍第1項所述之半導體裝置，其中該溝槽的下表面低於該輕摻雜汲極區的下表面。
4. 如申請專利範圍第1項所述之半導體裝置，其中該汲極電極的該第二部分的上表面低於該氧化區的下表面並且高於該輕摻雜汲極區的下表面。
5. 如申請專利範圍第1項所述之半導體裝置，其中該閘極結構更包括：一閘極介電層，設置於該半導體基底上；以及一閘極電極，設置於該閘極介電層上。
6. 如申請專利範圍第1項所述之半導體裝置，更包括：一對間隙壁，設置於該閘極結構的側壁上，且該氧化區對應設置於該對間隙壁之其中一者的下方。
7. 一種半導體元件之製造方法，包括：提供一半導體基底；形成一閘極結構於該半導體基底上；形成一輕摻雜汲極區以及一輕摻雜源極區，分別位於該閘極結構兩側的該半導體基底中；形成一汲極區以及一源極區，其分別鄰接該輕摻雜汲極區以及該輕摻雜源極區；形成一氧化區於該輕摻雜汲極區中；形成一溝槽，由該半導體基底表面延伸至該汲極區中；形成一源極電極，位於該源極區上；以及形成一汲極電極，其具有一第一部分位於該汲極區上，以及一第二部分位於該溝槽內。
8. 如申請專利範圍第7項所述之半導體裝置之製造方法，其中其中該氧化區被該低摻雜汲極區完全包覆。
9. 如申請專利範圍第7項所述之半導體裝置之製造方法，其中該溝槽的下表面低於該輕摻雜汲極區的下表面。
10. 如申請專利範圍第7項所述之半導體裝置之製造方法，其中該汲極電極的該第二部分的上表面低於該氧化區的下表面並且高於該輕摻雜汲極區的下表面。
11. 如申請專利範圍第7項所述之半導體裝置之製造方法，其中該閘極結構的形成更包括： 形成一閘極介電層於該半導體基底上；以及形成一閘極電極於該閘極介電層上。
12. 如申請專利範圍第7項所述之半導體裝置之製造方法，更包括：形成一對間隙壁於該閘極結構的側壁上，且該氧化區對應設置於該對間隙壁之其中一者的下方。
13. 如申請專利範圍第7項所述之半導體裝置之製造方法，其中該氧化區的形成更包括：於形成該汲極區以及該源極區前，實施一氧離子佈植製程於該輕摻雜汲極區中；於形成該汲極區以及該源極區後，實施一退火製程，使位於該輕摻雜汲極區中的氧離子形成該氧化區。