TWI548480B - 銅銲線及其製造方法 - Google Patents

銅銲線及其製造方法 Download PDF

Info

Publication number
TWI548480B
TWI548480B TW104109695A TW104109695A TWI548480B TW I548480 B TWI548480 B TW I548480B TW 104109695 A TW104109695 A TW 104109695A TW 104109695 A TW104109695 A TW 104109695A TW I548480 B TWI548480 B TW I548480B
Authority
TW
Taiwan
Prior art keywords
wire
annealing
copper
copper bonding
bonding wire
Prior art date
Application number
TW104109695A
Other languages
English (en)
Other versions
TW201534421A (zh
Inventor
蔡幸樺
李俊德
莊東漢
Original Assignee
樂金股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 樂金股份有限公司 filed Critical 樂金股份有限公司
Priority to TW104109695A priority Critical patent/TWI548480B/zh
Publication of TW201534421A publication Critical patent/TW201534421A/zh
Application granted granted Critical
Publication of TWI548480B publication Critical patent/TWI548480B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/43985—Methods of manufacturing wire connectors involving a specific sequence of method steps
    • H01L2224/43986—Methods of manufacturing wire connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

銅銲線及其製造方法
本發明是關於銅銲線及其製造方法，且特別是關於具有退火孿晶的銅銲線及其製造方法。
打線接合為積體電路(IC)及發光二極體(LED)封裝製程上極為重要的步驟。打線接合線材除了提供晶片與基板之訊號與功率傳輸，亦可兼具散熱功能。因此，作為打線接合的金屬線材必須有極佳的導電性與導熱性，並且需要有足夠的強度與延展性。此外，封裝製程中使用的高分子封膠常含有腐蝕性氯離子，且高分子封膠本身具環境吸濕性，故線材必須具有良好的抗氧化性與耐腐蝕性。
另外，在打線接合的第一接點(銲球點)從熔融狀態冷卻至室溫的過程中會有大量的熱經由線材導出，而容易在銲球點附近的線材產生熱影響區(heat affected zone)。此區域的線材將因為熱量堆積引發晶粒成長現象，進而產生局部的粗大晶粒，但這些局部的粗大晶粒強度較低，導致拉線試驗(wire pull test)時，線材會由此熱影響區斷裂而影響接合強度。
傳統電子封裝產業使用的打線接合材料多以金線及鋁線為主，但鋁線熔點、強度及可靠度均不佳；金線價格昂貴且金線與鋁墊接合時容易產生脆性介金屬化合物。因此，近年來封裝產業開始採用裸銅線(參見美國專利早期公開US 2006-0186544 A1及美國專利公告US 4,986,856)、添加金、鈀或鉑等元素的銅合金線(參見日本專利JP 2012-74706)或表面鍍金、鈀或鉑等貴金屬薄膜的複合銅線(參見日本專利JP 2010-212697、美國專利公告US 7,645,522 B2、美國專利早期公開US 2003-0173659 A1及美國專利早期公開US 2003-0173659 A1)。
然而，習知的裸銅線或鍍貴金屬之複合銅線的核心銅線純度均為2N至5N，其硬度較高，且成型性(deformability)較差；而習知添加其他元素的銅合金線，其硬度更高，且成型性更差。因此，這些傳統封裝用銅線在打線接合製程常會造成晶片破裂(chip cratering)，也會造成大量鋁擠出(Al splash)，導致銲墊接合厚度不足的問題；尤其在高功率IC之封裝製程中，打線接合所使用線材的直徑常超過200μm，甚至達到500μm，上述晶片破裂及鋁墊擠出問題將更為嚴重。此外，習知封裝所使用的2N至5N純銅銲線或銅合金線存在較多雜質或合金元素，其電阻率較高，除了影響電力及訊號傳輸，更會因為焦耳效應使線材溫度提高，不僅降低封裝產品的可靠度，也會加速電遷移破壞(electromigration failure)。
再者，傳統封裝用銅線為了提高拉伸強度，晶粒結構均為微細晶粒，因此含有大量高角度晶界，這些高角度晶 界不僅提高線材硬度，降低打線接合成型性，使晶片破裂及鋁墊擠出的風險增加；大量高角度晶界更會干擾電子傳輸，使電阻率增加，影響電力及訊號傳輸，進而造成線材溫度提高及封裝產品的可靠度劣化，並導致通電流時的電遷移破壞。
另一方面，考量銲線的製作方法，傳統形成封裝導線的製程包含抽線及退火兩個步驟，其中退火步驟需在材料的再結晶溫度進行，一般材料的起始再結晶溫度為其絕對熔點(Tm)的一半，因此，一般封裝導線退火製程大多選在0.5 Tm以上溫度進行。銅的熔點為1083℃，其再結晶溫度為678K，因此，傳統製作封裝銅導線的退火溫度均高於400℃；此退火溫度容易造成銅線內部晶粒粗化，降低銅線的強度，更嚴重的是會造成銅線表面氧化。
有鑑於此，本發明提供一種銅銲線，其材質係純度為6N至8N的純銅，該銅銲線的晶粒結構包含退火孿晶，其中具有退火孿晶的晶粒數量佔該銅銲線所有晶粒數量的5至20%。
本發明又提供一種銅銲線，其材質係純度為6N至8N的純銅，該銅銲線的晶粒結構包含退火孿晶，其中具有退火孿晶的晶粒數量佔該銅銲線所有晶粒數量的5至20%；以及一或多層金屬鍍層鍍於該銅焊線上，其中該一或多層金屬鍍層的材質是選自實質上的純金、實質上的純鈀及金-鈀合金所組成之族群的其中之一。
本發明又提供一種銅銲線製造方法，包含：提供一粗線材，該粗線材的材質係純度為6N至8N的純銅；執行N道的抽線步驟，逐次縮減該粗線材的線徑，使其成為線徑小於該粗線材的線徑的一細線材，其中N為大於或等於3的正整數；在該些抽線步驟之間穿插執行一或多道退火步驟；及在該第N道抽線步驟之後進行一最後退火步驟，使該細線材的晶粒結構至少一部分形成退火孿晶，其中具有退火孿晶的晶粒的數量，佔該細線材的所有晶粒數量的5至20%。
上述銅銲線製造方法可更包括在抽線步驟及一或多道退火步驟之間穿插執行一或多道刮皮步驟。
上述銅銲線製造方法可更包括在抽線步驟之前，於粗線材的表面形成鍍層，或者，在最後退火步驟之後，於細線材的表面形成鍍層，其中鍍層的材質是選自實質上的純金、實質上的純鈀及金-鈀合金所組成之族群的其中之一。
10‧‧‧銅銲線
12‧‧‧等軸晶粒
14‧‧‧高角度晶界
16‧‧‧退火孿晶
20‧‧‧銅銲線
21‧‧‧基材線材
22‧‧‧等軸晶粒
24‧‧‧高角度晶界
25‧‧‧鍍層
26‧‧‧退火孿晶
310、320、330、340、350、410、510‧‧‧步驟
第1A圖是根據本發明一實施例繪示之銅銲線的部分線段示意圖。
第1B圖是沿著平行於第1A圖所示銅銲線之長度方向的縱切面圖。
第1C圖是沿著垂直於第1A圖所示銅銲線之長度方向的橫截面圖。
第2A圖是根據本發明另一實施例繪示表面含鍍層之銅銲線 的部分線段示意圖。
第2B圖是沿著平行於第2A圖所示銅銲線之長度方向的縱切面圖。
第2C圖是沿著垂直於第2A圖所示銅銲線之長度方向的橫截面圖。
第3圖是一流程圖，其顯示本發明一實施例之銅銲線的製造方法。
第4圖是一流程圖，其顯示本發明一實施例之表面含鍍層之銅銲線的製造方法。
第5圖是一流程圖，其顯示本發明另一實施例之表面含鍍層之銅銲線的製造方法。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：應瞭解的是，本說明書以下的揭露內容提供許多不同的實施例或範例，以實施本發明的不同特徵。而本說明書以下的揭露內容是敘述各個構件及其排列方式的特定範例，以求簡化發明的說明。當然，這些特定的範例並非用以限定本發明。例如，若是本說明書以下的揭露內容敘述了將一第一特徵形成於一第一特徵之上或上方，即表示其包含了所形成的上述第一特徵與上述第二特徵是直接接觸的實施例，亦包含了尚可將附加的特徵形成於上述第一特徵與上述第二特徵之間，而使 上述第一特徵與上述第二特徵可能未直接接觸的實施例。另外，本說明書以下的揭露內容可能在各個範例中使用重複的元件符號，以使說明內容更加簡化、明確，但是重複的元件符號本身不會使不同的實施例及/或結構之間產生關聯。
此外，在本說明書中，在數值相關敘述後接「以上」、「以下」之詞來敘述數值範圍的情況中，除非另有加註，相關的數值範圍是包含上述「以上」、「以下」之詞前接的數值。
再者，在本說明書中，在純度相關敘述以「N」作為純度的表示方式，例如：「6N」或「8N」，其代表純度百分比中包含整數位及小數位的所有9字數量的總和。舉例而言，純度達99.9999%就以6N表示；而純度達99.999999%則以8N表示。
請參考第1A、1B及1C圖，其顯示本發明第一形態之銅銲線10。其中，第1A圖是銅銲線10部分線段的示意圖，第1B圖是沿著平行於第1A圖所示銅銲線10之長度方向的縱切面圖，第1C圖是沿著垂直於第1A圖所示銅銲線10之長度方向的橫截面圖。
如第1A圖所示，本發明第一形態之銅銲線10，其材質係純度為6N至8N的純銅。如第1B圖及第1C圖所示，銅銲線10的縱切面及橫截面的晶粒結構包含多個晶粒12，各晶粒12之間是以高角度晶界14為界，其中具有退火孿晶16的晶粒的數量，是佔第1B圖及第1C圖所示銅銲線10縱切面及橫截面的所有晶粒數量的5至20%。在另一實施例中，銅銲線10具有退火孿晶16的晶粒的數量是佔縱切面及橫截面的所有晶粒數量的5至 15%。又一實施例中，銅銲線10具有退火孿晶16的晶粒的數量是佔縱切面及橫截面的所有晶粒數量的5至10%。
接下來請參考第2A、2B及2C圖，其顯示本發明第二形態之銅銲線20。其中第2A圖是銅銲線20部分線段的示意圖，第2B圖是沿著平行於第2A圖所示銅銲線20之長度方向的縱切面圖，第2C圖是沿著垂直於第2A圖所示銅銲線20之長度方向的橫截面圖。
本發明第二形態之銅銲線20，包含基材線材21與鍍層25。基材線材21的材質係純度為6N至8N的純銅。如第2B圖及第2C圖所示，銅銲線20的縱切面及橫截面的晶粒結構包含多個晶粒22，各晶粒22之間是以高角度晶界24為界，其中具有退火孿晶26的晶粒的數量，是佔第2B圖及第2C圖所示銅銲線20縱切面及橫截面的所有晶粒數量的5至20%。在另一實施例中，銅銲線20具有退火孿晶26的晶粒的數量是佔縱切面及橫截面的所有晶粒數量的5至15%。又一實施例中，銅銲線20具有退火孿晶26的晶粒的數量是佔縱切面及橫截面的所有晶粒數量的5至10%。
請參照第2B圖及第2C圖，鍍層25是鍍於基材線材21上。鍍層25可由單層或多層金屬膜構成。鍍層25的材質是選自實質上的純金、實質上的純鈀、金-鈀合金所組成之族群的其中之一。藉由鍍層25之材質的化學惰性，可保護其內的基材線材21而避免其產生氧化及受到腐蝕，同時鍍層25可在抽線成形時發揮潤滑效果。
在一實施例中，本發明第一、第二形態之銅銲線 的線徑為10~300μm，其可用以作為電子封裝打線接合用的線材，適用範圍包括一般IC所使用較小之線徑及高功率IC封裝所使用較粗之線徑。本發明之銅銲線也適用於高品級醫療探頭電纜或電子影音訊號傳輸線。此外，銅銲線的線徑亦可依據需求再加以變化，而不限定為上述例示的範圍。
在一實施例中，鍍層25的厚度為0.1~10μm；在另一實施例中，鍍層25的厚度為0.1~3μm。應注意的是，第2B圖及第2C圖中並未顯示鍍層25的晶粒組織。
本發明之銅銲線的特徵之一，是此銅銲線的純度為6N至8N。本發明之銅銲線的另一特徵，是此銅銲線的晶粒結構包含5至20%的退火孿晶(annealing twin)。退火孿晶組織的孿晶界(twin boundary)為調諧(coherent)結晶構造，屬於低能量之Σ 3特殊晶界，其界面能僅為一般高角度晶界的5%(參見George E.Dieter,Mechanical Metallurgy,McGRAW-HILL Book Company,1976,P.135-141)，此特殊退火孿晶組織使材料可以兼顧強化及延展性(請參考：L.Lu,X.Chen,X.Huang,and K.Lu,Revealing the Maximum Strength in Nanotwinned Copper,Science,vol.323,2009,pp.607-610)，因而有助於打線接合製程自由結球(free air ball)的成形性(deformability)；又由於孿晶界的較低的界面能，可以避免成為氧化、硫化及氯離子腐蝕的路徑，而具有較佳的抗氧化性與耐腐蝕性。另外，此種退火孿晶之對稱晶格排列對電子傳輸的阻礙極小，因而可展現較佳的導電性與導熱性，此一效應在純銅薄膜材料已獲得證實(參見L.Lu,Y.Shen,X.Chen,L.Qian,and K.Lu,Ultrahigh Strength and High Electrical Conductivity in Copper,Science,vol.304,2004,pp.422-426)。
再者，較低的界面能可使低能量孿晶組織的孿晶界較一般高角度晶界穩定，在高溫狀態下，不僅孿晶界本身不易移動，更會對其所在晶粒之周圍的高角度晶界產生固鎖作用，使高角度晶界亦無法移動，故整體晶粒組織不會有明顯晶粒成長現象，即使是打線接合過程第一接點(銲球點)從熔融狀態冷卻至室溫，也可以維持原有晶粒尺寸。亦即，本發明之銅銲線免除了傳統微細晶粒結構之金屬線材經過打線接合後，銲球點凝固熱量累積在附近線材，導致晶粒迅速成長形成熱影響區，而降低拉線試驗強度的問題。另一方面，由於原子經由低能量孿晶界或跨越孿晶界的擴散速率極低，在電子產品使用過程中，伴隨高密度電流所產生線材內部之原子移動變得極為困難，如此解決了前述發生於習知打線接合用金屬線材的電遷移問題。關於此點，已有報導證實在純銅薄膜材料中孿晶可抑制材料電遷移現象(參見K.C.Chen,W.W.Wu,C.N.Liao,L.J.Chen,and K.N.Tu,Observation of Atomic Diffusion at Twin-Modified Grain Boundaries in Copper,Science,vol.321,2008,pp.1066-1069.)。
綜合上述優點，本發明之銅銲線應用於半導體及發光二極體產品作為打線接合用線材時，較一般習知銅銲線展現較佳的導電性、自由結球成形性及可靠度；本發明之銅銲線應用於高品級醫療探頭電纜或電子影音訊號傳輸線時，亦具有高強度、高延展性及低雜訊等優點。
應注意的是，欲顯現上述特性，在本發明純度為6N至8N之銅銲線中，含有退火孿晶組織之晶粒需佔所有晶粒數量的5%以上，才會具有上述各項性質。習知打線接合用的銅銲線中，即使偶有出現退火孿晶組織的情況，但其含退火孿晶組織的晶粒數量通常為線材所有的晶粒數量的5%以下，或者甚至完全不含退火孿晶組織，故無法展現前述本發明之銅銲線的特性。另一方面，當含有退火孿晶組織之晶粒比例高於20%時，大量的退火孿晶會限制晶粒成長，進而增加線材的硬度及降低其自由結球成型性，也不利於其導電性。
更進一步說明，由於本發明之銅銲線的純度高達6N至8N，線材具有極高柔軟度與成型性，同時也較傳統2N至5N銅銲線有更低的電阻率；更重要的是，本案發明人的研究發現此高純度銅銲線的起始再結晶溫度遠低於傳統2N至5N銅銲線的再結晶溫度，因此本發明製作6N至8N銅銲線所採用的退火溫度可以遠低於習知銅銲線以及銲線製程之退火溫度，而此較低退火溫度可以避免銅線材的氧化及過度晶粒粗化。此外，由於提高銅銲線的純度相對會降低線材的拉伸強度，因此配合銅銲線的純度提高，本發明再導入退火孿晶組織以改善此高純度銅銲線的拉伸強度。
根據物理冶金學原理(請參考George E.Dieter,Mechanical Metallurgy,McGRAW-HILL Book Company,1976,P.135-141.及R.W.Cahn,Physical Metallurgy,1970,P.1184-1185)，退火孿晶組織的形成是由於冷加工製程會在材料內部累積應變能，而在後續退火熱處理時，這些應變能驅動 部分區域之原子均勻剪移(shear)至與其所在晶粒內部未剪移原子形成相互鏡面對稱之晶格位置，即形成退火孿晶(annealing twin)，而其相互對稱之界面稱為孿晶界(twin boundary)。
退火孿晶主要發生在晶格排列最緊密之面心立方(face centered cubic,FCC)結晶材料，其孿晶界為低能量之Σ 3特殊晶界，結晶方位均為{111}面。除了面心立方結晶構造條件，通常疊差能(stacking fault energy)愈小的材料愈容易產生退火孿晶，本發明純度高達6N至8N之銅銲線的疊差能僅70erg/cm2，很容易形成退火孿晶。
此外，退火熱處理前的冷加工變形量亦為關鍵條件，足夠的冷加工變形量所累積應變能可提供原子驅動力以產生退火孿晶。然而，如果冷加工變形量太大，在退火熱處理初始再結晶(primary recrystallization)階段即會引發多個晶粒成核(nuclei of recrystallized grains)，因而形成大量的微細晶粒，降低退火孿晶的產生機會，反而成為一般習知銅線材的組織。本案發明人經研究發現此一臨界冷加工變形率為1%，同時為了提高生產效率，在部份道次的抽線步驟使用較高冷加工變形量，但不能超過15%。
再者，習知線材製造方法均為多道冷加工步驟使粗線材逐漸成型到最終線徑，然後進行一道退火處理，由於只有一次機會產生退火孿晶，因此，即使是符合形成退火孿晶條件的低疊差能銅線材，其晶粒結構中含退火孿晶組織的晶粒數量通常為此線材所有的晶粒的5%以下或甚至完全不含退火孿 晶組織(請參考F.Y.Hung,T.S.Lui,L.H.Chen and Y.C.Lin：Recrystallization,Electric Flame-Off Characteristics,and Electron Backscatter Diffraction of Copper Bonding Wires,IEEE Transactions on Advanced Packaging,Vol.33,No.1,February 2010,PP.58-63)，而無法展現前述本發明之銅銲線的特性。
本發明揭示一種不同於習知技術的線材製造方法：利用多重冷加工及多重退火處理，以累積退火孿晶數量，提高含有退火孿晶的晶粒數量比例。由於退火孿晶具有穩定的孿晶界，在加工初期形成的退火孿晶不會因後續加工製程而消失，接續的冷加工可以再產生新的應變能作為原子驅動力以產生新的退火孿晶。如此重覆多道冷加工及多道退火處理，可以累積退火孿晶，以得到晶粒結構含5%以上退火孿晶之銅銲線。然而，考量退火孿晶組織之晶粒比例太高時，大量退火孿晶會限制晶粒成長，將影響線材的硬度及成型性，且細晶粒結構也不利於其導電性，因此，本發明控制此6N至8N純度銅銲線的最佳退火孿晶比例在5%以上及20%以下。
關於前述本發明第一形態的銅銲線的製造方法的一例，請參考第3圖所示之流程圖。如第3圖所示，在步驟310中首先提供粗線材，其中粗線材的材質為純度6N至8N的純銅。接著，在步驟320中，執行N道的抽線步驟，以逐次縮減粗線材的線徑，使其成為線徑小於粗線材線徑的細線材，其中N為大於或等於3的正整數，應注意的是，在上述抽線步驟之間可視情況穿插執行一或多道退火步驟(步驟330)及一或多道刮 皮步驟(步驟340)。當細線材達到所需之線徑時即完成抽線步驟，最後再進行步驟350之最後退火步驟，使細線材的晶粒結構至少一部分形成退火孿晶，且具有退火孿晶的晶粒的數量佔細線材的所有晶粒數量的5至20%，而完成前述本發明第一形態的銅銲線。
在一些實施例中，在上述抽線步驟中，每一道抽線步驟相對於前一道抽線步驟產生之中間材料的變形量為1%以上、不超過15%。上述「變形量」指的是因抽線而對被抽線材料造成的截面積縮減率。
線材在加工過程(例如：抽線步驟)中會逐漸變硬，因此可視情況執行退火處理以協助線材恢復延展性；在一些實施例中，上述一或多道退火步驟之退火溫度為200~400℃、退火時間為0.2~10秒。上述一或多道退火步驟的步驟數及退火條件，可在不牴觸「N為大於或等於3的正整數」之條件下，視需求及設備條件等因素來作適當決定，故僅列舉本發明一實施例之退火條件，而省略關於退火設備、退火步驟的步驟數及退火條件之相關細節的詳述。
在線材製備完成後，為有助於後續應用之方便性，會執行最後退火步驟調整線材延展性；在一些實施例中，上述最後退火步驟的退火溫度為100~400℃、退火時間為0.1秒~3小時。
可使用與習知線材相同的退火設備進行上述一或多道退火步驟及最後退火步驟。在一些實施例中，上述一或多道退火步驟及最後退火步驟係在保護性氣氛中進行。舉例而 言，上述一或多道退火步驟及最後退火步驟係在氮氣、氦氣或氬氣中進行。
在一些實施例中，上述細線材的線徑為10~500μm、上述粗線材的線徑為5~10mm。如前所述，本發明之銅銲線可用於打線接合及高品級醫療或電子影音訊號傳輸用的線材。
關於提供粗線材的方法，在一實施例中，可將粗線材材質的原料加熱熔融後，經澆鑄而成為鑄錠，再對鑄錠進行冷加工製成粗線材；其中，冷加工步驟可為抽線、擠型或鍛造。在另一實施例中，可將粗線材材質的原料加熱熔融後，以連續鑄造的方式製成粗線材。
關於前述本發明第二形態的銅銲線的製造方法的一實施例，請參考第4圖所示之流程圖。如第4圖所示，本發明第二形態的銅銲線的製造方法與上述第一形態的銅銲線的製造方法相似，其不同處在於，在最後退火步驟(步驟350)之後形成一或多層金屬鍍層於銅焊線上(步驟410)，藉此完成前述本發明第二形態的銅銲線。
關於前述本發明第二形態的銅銲線的製造方法的另一實施例，請參考第5圖所示之流程圖。如第5圖所示，本發明第二形態的銅銲線的製造方法與上述第一形態的銅銲線的製造方法相似，其不同處在於，在抽線步驟(步驟320)之前形成一或多層金屬鍍層於銅焊線上(步驟510)，藉此完成前述本發明第二形態的銅銲線。應注意的是，在此實施例中，因銅焊線表面已有金屬鍍層，故在抽線步驟及退火步驟之間不再執行刮皮 步驟。
在一些實施例中，可使用電鍍、蒸鍍或濺鍍在粗線材的表面鍍上一或多層薄膜金屬。其中，一或多層金屬鍍層的材質是選自實質上的純金、實質上的純鈀及金-鈀合金所組成之族群的其中之一。在一些實施例中，一或多層金屬鍍層的厚度為0.1~10μm；舉例而言，一或多層金屬鍍層的厚度為0.1~3μm。
除了前述製造方法的條件之外，如有藉由其他方法例如不同的冷加工方式、冷加工變形量、退火條件等，而製得符合本說明書所述本發明之銅基合金線材的線材時，該線材亦包含於本發明的範圍內。
實施例一
首先利用高週波電熱熔煉6N純銅，再以連續鑄造(continuous casting)方式獲得線徑6mm之粗線材。
接著，將粗線材初抽至線徑為1mm，再經過多次抽線步驟與多次退火處理使其成為線徑22.6μm之細線材，然後經過倒數第二道抽線延伸而成為線徑20μm之細線材，再經過退火處理(退火溫度為400℃、退火時間為0.5秒)，最後抽線至17.5μm之細線材，並進行最後退火熱處理(退火溫度為100℃、退火時間為3小時)，以上各道次之退火熱處理均於氮氣保護氣氛進行。
完成最終退火後，經捲線而完成打線接合所需要之合金線材產品。
本發明上述實施例之6N純銅銲線之晶粒結構為等軸晶 粒，其中大約18%的晶粒具有退火孿晶組織。相較於習知銅線材只有大約3%的晶粒具有退火孿晶組織，即使再進行225℃至300℃不同溫度退火處理1小時，退火孿晶亦無明顯增加(請參考F.Y.Hung,T.S.Lui,L.H.Chen and Y.C.Lin：Recrystallization,Electric Flame-Off Characteristics,and Electron Backscatter Diffraction of Copper Bonding Wires,IEEE Transactions on Advanced Packaging,Vol.33,No.1,February 2010,PP.58-63)。
為了驗證本發明含退火孿晶組織特徵之銅銲線所具備優異性能，以彰顯本發明之改良功效，發明人進行下述多項相關測試。
經拉伸試驗結果顯示，本發明6N銅銲線的拉斷負荷(breaking load)大約9.5g，略低於習知4N銅銲線的10.5g及鍍鈀銅線的10.7g。
經測試結果顯示，本發明上述實施例之6N銅銲線的電阻率平均值僅1.8μΩ．cm，遠低於習知4N銅鍍鈀線材(1.9μΩ．cm)。
將本發明上述實施例含退火孿晶之6N銅銲線進行第一銲點結球，顯示其熱影響區僅大約8μm，晶粒成長大約1.4倍；而習知4N銅銲線的熱影響區均大於20μm，且晶粒成長超過10倍。由此可見，本發明上述實施例含退火孿晶之6N銅銲線的熱影響區極小，且其晶粒成長幾乎不會造成銲球接點的強度劣化。
此外，使用本實施例之含退火孿晶6N銅銲線進行打線接合所製作完成之半導體產品經過一系列可靠度試驗，其結果綜合示於表1，均符合一般電子產品可靠度測試規範。
實施例二
首先利用高週波電熱熔煉8N純銅，再以連續鑄造(continuous casting)方式獲得線徑6mm之粗線材。
接著，將粗線材初抽至線徑為1mm，再經過多次抽線步驟與多次退火處理使其成為線徑22.6μm之細線材，然後經過倒數第二道抽線延伸而成為線徑20μm之細線材，再經過退火處理(退火溫度為200℃、退火時間為10秒)，最後抽線至17.5μm之細線材，並進行最後退火熱處理(退火溫度為400℃、退火時間為0.1秒)，以上各道次之退火熱處理均於氮氣保護氣氛進行。
完成最終退火後，經捲線而完成打線接合所需要之合金線材產品。
本發明上述實施例之8N純銅銲線之晶粒結構為等軸晶粒，其中大約14%的晶粒具有退火孿晶組織。
經拉伸試驗結果顯示，本發明8N銅銲線的拉斷負荷(breaking load)大約6.8g，低於習知4N銅銲線的10.5g及鍍鈀銅線的10.7g。
經測試結果顯示，本發明上述實施例之8N銅銲線的電阻率平均值僅1.7μΩ．cm，遠低於習知4N銅鍍鈀線材(1.9μΩ．cm)。
將本發明上述實施例含退火孿晶之8N銅銲線進行第一銲 點結球，顯示其熱影響區僅大約9μm，晶粒成長大約2.3倍；而習知4N銅銲線的熱影響區均大於20μm，且晶粒成長超過10倍。由此可見，本發明上述實施例含退火孿晶之8N銅銲線的熱影響區極小，且其晶粒成長幾乎不會造成銲球接點的強度劣化。
使用本實施例含退火孿晶之8N銅銲線進行打線接合所製作完成之半導體產品亦完全通過表1的可靠度試驗。
實施例三
首先利用高週波電熱熔煉6N純銅，再以連續鑄造(continuous casting)方式獲得線徑6mm之粗線材。
接著，將粗線材初抽至線徑為1mm，並於此初抽線材表面電鍍3μm金薄膜，再經過多次抽線步驟與多次退火處理使其成為線徑22.6μm之細線材，然後經過倒數第二道抽線延伸而成為線徑20μm之細線材，再經過退火處理(退火溫度為300℃、退火時間為1秒)，最後抽線至17.5μm之細線材，並進行最後退火熱處理(退火溫度為300℃、退火時間為10分鐘)，以上各道次之退火熱處理均於氮氣保護氣氛進行。
完成最終退火後，經捲線而完成打線接合所需要之合金線材產品。
本發明上述實施例之8N純銅銲線之晶粒結構為等軸晶粒，其中大約7%的晶粒具有退火孿晶組織。
經拉伸試驗結果顯示，本發明上述實施例表面鍍金薄膜之銅銲線的拉斷負荷(breaking load)大約8.5g，略低於習知4N銅銲線的10.5g及鍍鈀銅線的10.7g。
經測試結果顯示，本發明上述實施例表面鍍金薄膜之銅銲線的電阻率平均值僅1.8μΩ．cm，遠低於習知4N銅鍍鈀線材 (1.9μΩ．cm)。
將本發明上述實施例表面鍍金薄膜之銅銲線進行第一銲點結球，顯示其熱影響區僅大約10μm，晶粒成長大約1.9倍；而習知4N銅銲線的熱影響區均大於20μm，且晶粒成長超過10倍。由此可見，本發明上述實施例表面鍍金薄膜之銅銲線的熱影響區極小，且其晶粒成長幾乎不會造成銲球接點的強度劣化。
使用本發明上述實施例表面鍍金薄膜之銅銲線進行打線接合所製作完成之半導體產品亦完全通過表1的可靠度試驗。
本發明乃經過諸位發明人長久、精心的研究，發現6N至8N純度的銅銲線具有極低的再結晶溫度，可以大幅降低此銅銲線製程的退火溫度；同時尋找出大小適中的冷加工變形量條件，配合最優化的退火溫度與時間，尤其利用獨創的抽線及退火條件，而獲得內部含有特定退火孿晶的晶粒結構，使銅銲線具備低電阻、低硬度、高成形性及高可靠度等優點，不僅克服了傳統銅銲線打線接合經常發生的晶片破裂與鋁墊擠出問題，更提供了打線接合優異的導電性、導熱性、自由結球成形性、抗氧化性與氯離子腐蝕性。
最吸引人的是，經由孿晶界可以有效抑制電遷移現象，而且由於低能量孿晶界對其所在晶粒周圍其他高角度晶界有固鎖作用，使其不易移動，因而抑制晶粒成長，幾乎不會產生熱影響區。另一方面，孿晶與其所在晶粒的不同結晶方位，因此同樣可以阻礙差排移動，發揮材料強化效應。因此，本發明之含退火孿晶6N至8N銅銲線的拉伸強度雖略低於一般習知的微細晶粒組織2N至5N銅銲線，但有較低硬度與極佳的 延展性，其自由結球成型性亦較佳。
上述這些優點使得利用本發明銅銲線進行打線接合半導體封裝及發光二極體封裝產品時，有極佳的作業性，其可靠度試驗時更展現極佳的成績；本發明之銅銲線應用於高品級醫療探頭電纜或電子影音訊號傳輸線時，亦具有高強度、高延展性及低雜訊等特色。
本發明雖以較佳實施例揭露如上，然其並非用以限定本發明之範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧合金線材
12‧‧‧等軸晶粒
14‧‧‧高角度晶界
16‧‧‧退火孿晶

Claims (15)

  1. 一種銅銲線，其材質係純度為6N至8N的純銅，該銅銲線的晶粒結構包含退火孿晶，其中具有退火孿晶的晶粒數量佔該銅銲線所有晶粒數量的5至20%。
  2. 如申請專利範圍第1項所述之銅銲線，更包括：一或多層金屬鍍層鍍於該銅焊線上，其中該一或多層金屬鍍層的材質是選自實質上的純金、實質上的純鈀及金-鈀合金所組成之族群的其中之一。
  3. 如申請專利範圍第1或2項所述之銅銲線，其中該銅銲線的線徑為10~500μm。
  4. 如申請專利範圍第2項所述之銅銲線，其中該一或多層金屬鍍層的厚度為0.1~10μm。
  5. 一種銅銲線的製造方法，包含：提供一粗線材，該粗線材的材質係純度為6N至8N的純銅；執行N道的抽線步驟，逐次縮減該粗線材的線徑，使其成為線徑小於該粗線材的線徑的一細線材，其中N為大於或等於3的正整數；在該些抽線步驟之間穿插執行一或多道退火步驟；及在該第N道抽線步驟之後進行一最後退火步驟，使該細線材的晶粒結構至少一部分形成退火孿晶，其中具有退火孿晶的晶粒的數量，佔該細線材的所有晶粒數量的5至20%。
  6. 如申請專利範圍第5項所述之銅銲線的製造方法，其中在該些抽線步驟中，每一道抽線步驟相對於前一道抽線步驟產生之中間材料的變形量為1%以上、不超過15%；該一或多道退火步驟之退火溫度為200~400℃、退火時間為0.2~10秒；及該最後退火步驟的退火溫度為100~400℃、退火時間為0.1秒~3小時。
  7. 如申請專利範圍第5項所述之銅銲線的製造方法，更包括在該些抽線步驟之前，在該粗線材的表面形成一鍍層，其中該鍍層的材質是選自實質上的純金、實質上的純鈀及金-鈀合金所組成之族群的其中之一。
  8. 如申請專利範圍第5項所述之銅銲線的製造方法，更包括：在該最後退火步驟之後，在該細線材的表面形成一鍍層，其中該鍍層的材質是選自實質上的純金、實質上的純鈀及金-鈀合金所組成之族群的其中之一。
  9. 如申請專利範圍第7或8項所述之銅銲線的製造方法，其中該鍍層的厚度為0.1~10μm。
  10. 如申請專利範圍第5或8項所述之銅銲線的製造方法，更包括在該些抽線步驟及該一或多道退火步驟之間穿插執行一或多道刮皮步驟。
  11. 如申請專利範圍第5項所述之銅銲線的製造方法，其中該粗線材的線徑為5~10mm、該細線材的線徑為10~500 μm。
  12. 如申請專利範圍第5項所述之銅銲線的製造方法，其中該一或多道退火步驟及該最後退火步驟係在保護性氣氛中進行。
  13. 如申請專利範圍第5項所述之銅銲線的製造方法，其中該一或多道退火步驟及該最後退火步驟係在氮氣、氦氣或氬氣中進行。
  14. 如申請專利範圍第5項所述之銅銲線的製造方法，其中該粗線材的提供，包含下列步驟：將該粗線材的原料加熱熔融後，經澆鑄而成為一鑄錠；以及對該鑄錠進行冷加工，製成該粗線材。
  15. 如申請專利範圍第5項所述之銅銲線的製造方法，其中該粗線材的提供，包含下列步驟：將該粗線材的原料加熱熔融後，以連續鑄造的方式，製成該粗線材。
TW104109695A 2015-03-26 2015-03-26 銅銲線及其製造方法 TWI548480B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104109695A TWI548480B (zh) 2015-03-26 2015-03-26 銅銲線及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104109695A TWI548480B (zh) 2015-03-26 2015-03-26 銅銲線及其製造方法

Publications (2)

Publication Number Publication Date
TW201534421A TW201534421A (zh) 2015-09-16
TWI548480B true TWI548480B (zh) 2016-09-11

Family

ID=54695048

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104109695A TWI548480B (zh) 2015-03-26 2015-03-26 銅銲線及其製造方法

Country Status (1)

Country Link
TW (1) TWI548480B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4914153B1 (zh) * 1970-03-16 1974-04-05
US6123788A (en) * 1993-04-19 2000-09-26 Electrocopper Products Limited Copper wire and process for making copper wire
US20030173659A1 (en) * 2002-03-14 2003-09-18 Fairchild Korea Semiconductor Ltd. Semiconductor package having oxidation-free copper wire
TW201306985A (zh) * 2011-07-21 2013-02-16 Hitachi Cable 銅銲線
WO2014034782A1 (ja) * 2012-08-31 2014-03-06 三菱マテリアル株式会社 荒引銅線及び巻線
US20140209215A1 (en) * 2013-01-29 2014-07-31 Tung-Han Chuang Copper-based alloy wire and methods for manufaturing the same
CN104099491A (zh) * 2013-04-04 2014-10-15 日立金属株式会社 铜线及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4914153B1 (zh) * 1970-03-16 1974-04-05
US6123788A (en) * 1993-04-19 2000-09-26 Electrocopper Products Limited Copper wire and process for making copper wire
US20030173659A1 (en) * 2002-03-14 2003-09-18 Fairchild Korea Semiconductor Ltd. Semiconductor package having oxidation-free copper wire
TW201306985A (zh) * 2011-07-21 2013-02-16 Hitachi Cable 銅銲線
WO2014034782A1 (ja) * 2012-08-31 2014-03-06 三菱マテリアル株式会社 荒引銅線及び巻線
US20140209215A1 (en) * 2013-01-29 2014-07-31 Tung-Han Chuang Copper-based alloy wire and methods for manufaturing the same
CN104099491A (zh) * 2013-04-04 2014-10-15 日立金属株式会社 铜线及其制造方法

Also Published As

Publication number Publication date
TW201534421A (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
TWI384082B (zh) 合金線材及其製造方法
TWI486970B (zh) 銅基合金線材及其製造方法
US7928541B2 (en) Copper alloy sheet and QFN package
TWI381397B (zh) Cu-Ni-Si-Co based copper alloy for electronic materials and its manufacturing method
JP5159001B1 (ja) アルミニウム合金ボンディングワイヤ
TWI658146B (zh) 蒸汽腔體之製造方法
JP5225787B2 (ja) 電子材料用Ｃｕ−Ｎｉ−Ｓｉ系合金板又は条
JP2013044038A (ja) アルミニウム合金導体
JP6031576B2 (ja) 放熱部品用銅合金板
JP2014129578A (ja) パワ−半導体装置用アルミニウム合金細線
JP6446010B2 (ja) 放熱部品用銅合金板
JP2002294364A (ja) 電子・電気部品用銅合金板または条およびその製造方法
JP6732840B2 (ja) ベーパーチャンバー用銅合金板
KR101688300B1 (ko) 강도, 내열성 및 굽힘 가공성이 우수한 Fe-P계 구리 합금판
TWI548480B (zh) 銅銲線及其製造方法
JPH10152737A (ja) 銅合金材及びその製造方法
TWI406960B (zh) Copper alloy hot forged products and copper alloy hot forging products manufacturing methods
WO2017110759A1 (ja) 放熱部品用銅合金板
JPH10183274A (ja) 電子機器用銅合金
CN116875840B (zh) 耐高温抗氧化耐热疲劳之高功率用粗铜线及其制造方法
TW201247903A (en) Electronic package alloy wire and methods for manufacturing the same
JP5236973B2 (ja) ダイシング加工性に優れるｑｆｎパッケージ用銅合金板
WO2022045133A1 (ja) Ａｌ配線材
KR100267810B1 (ko) 고강도 고전기전도도를 갖는 동합금 반도체 리드프레임용 소재의 제조방법
TW202200798A (zh) 合金線材