TWI539707B - 靜電放電保護裝置與方法 - Google Patents
靜電放電保護裝置與方法 Download PDFInfo
- Publication number
- TWI539707B TWI539707B TW099128495A TW99128495A TWI539707B TW I539707 B TWI539707 B TW I539707B TW 099128495 A TW099128495 A TW 099128495A TW 99128495 A TW99128495 A TW 99128495A TW I539707 B TWI539707 B TW I539707B
- Authority
- TW
- Taiwan
- Prior art keywords
- type transistor
- voltage
- electrically connected
- terminal
- inverter
- Prior art date
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
本發明是有關於一種靜電放電保護裝置與方法,且特別是有關於一種可調整與放電路徑相關之持有電壓與觸發電壓的靜電放電保護裝置與方法。
靜電放電(electrostatic discharge,ESD)為自非導電表面之靜電移動的現象,其會造成積體電路中之半導體與其它電路組成之損害。例如,當在地毯上行走的人體、在封裝積體電路的機器或測試積體電路的儀器等常見的帶電體,接觸到晶片時,將會向晶片放電,此靜電放電之瞬間功率有可能造成晶片中的積體電路損壞或失效。
為了防止積體電路因靜電放電現象而損壞,在積體電路中都會加入靜電放電保護裝置的設計。一般而言,靜電放電保護裝置有許多的設計方式,其中一種常見的方式就是利用串接的兩級N型電晶體,來達到靜電放電保護的作用,其中串接之兩級N型電晶體的閘極端皆偏壓在固定的電壓。然而,此種架構所提供之放電路徑的持有電壓(holding voltage)往往小於10.5伏特。因此,當內部電路操作時,過度電性應力(electrical overstress,EOS)事件往往會因持有電壓過低而不斷地發生,進而影響內部電路的操作。
因此,如何設計及製作出適當的靜電放電保護裝置,且必須不影響內部電路的正常操作,已成為業界極力發展的重要課題之一。
本發明之一實施例提供一種靜電放電保護裝置,用以避免內部電路遭受到靜電訊號的影響,並且還可維持內部電路的正常操作。
本發明之一實施例提供一種靜電放電保護方法,用以避免內部電路遭受到靜電訊號的影響。
本發明之一實施例提出一種靜電放電保護裝置,用以防護內部電路,其中內部電路操作在一電源電壓下,並透過焊墊接收輸入電壓,且靜電放電保護裝置包括防護單元與控制單元。防護單元用以提供放電路徑,以將來自焊墊的靜電訊號導通至接地線。此外,防護單元具有控制端,且防護單元依據控制端的電壓位準而調整用以決定放電路徑導通與否的持有電壓與觸發電壓。另一方面,當電源電壓被供應時,控制單元將輸入電壓導通至防護單元的控制端,以致使防護單元提高放電路徑的持有電壓與觸發電壓。此外,當電源電壓不被供應時,控制單元更利用靜電訊號將防護單元的控制端切換至浮接狀態或是一接地狀態,以致使防護單元降低放電路徑的持有電壓與觸發電壓。
在本發明之一實施例中,上述之控制單元包括第一電容、第一N型電晶體、第一反相器、以及第一隔離電路。其中,第一電容的第一端電性連接至焊墊。第一N型電晶體的汲極端電性連接第一電容的第二端,第一N型電晶體的源極端電性連接接地線,且第一N型電晶體的閘極端用以接收電源電壓。第一反相器配置在焊墊與接地線之間,且第一反相器的輸入端電性連接第一電容的第二端。再者,第一隔離電路的第一端電性連接第一反相器的輸出端,第一隔離電路的第二端電性連接防護單元的控制端,且第一隔離電路在其第一端的電壓位準大於其第二端的電壓位準時導通其第一端與第二端。
在本發明之一實施例中,上述之控制單元更包括第一P型電晶體。其中第一P型電晶體的源極端電性連接焊墊,第一P型電晶體的汲極端電性連接第一電容的第二端,第一P型電晶體的閘極端電性連接第一反相器的輸出端。
在本發明之一實施例中,上述之防護單元包括一第三二極體、一第四N型電晶體、以及一第五N型電晶體。其中,第三二極體的陽極端電性連接焊墊與內部電路。第四N型電晶體的汲極端電性連接第三二極體的陰極端,且第四N型電晶體的閘極端用以作為防護單元的控制端。此外,第五N型電晶體的汲極端電性連接第四N型電晶體的源極端,第五N型電晶體的源極端電性連接至接地線,且第五N型電晶體的閘極端耦合至接地線。
從另一觀點來看,本發明之一實施例提出一種靜電放電保護方法,用以防護一內部電路,其中內部電路操作在一電源電壓下,並透過一焊墊接收一輸入電壓,且靜電放電保護方法包括下列步驟:透過一防護單元提供從焊墊導通至一接地線的一放電路徑,並參照防護單元之一控制端的電壓位準而調整用以決定放電路徑導通與否的一持有電壓與一觸發電壓;當電源電壓被供應時,將輸入電壓導通至控制單元的控制端,以提高放電路徑導通的持有電壓與觸發電壓;以及,當電源電壓不被供應時,利用靜電訊號將控制單元的控制端切換至一浮接狀態或是一接地狀態,以降低放電路徑導通的持有電壓與觸發電壓。
基於上述,本發明是利用控制單元來控制防護單元所提供之放電路徑的持有電壓與觸發電壓的大小。其中,當電源電壓被供應時,內部電路將正常操作,且控制單元將致使防護單元提高放電路徑的持有電壓與觸發電壓。藉此,儘管內部電路接收到來自焊墊的高壓,過度電性應力事件發生的頻率也將會因持有電壓與觸發電壓的提高而被降低。另一方面,當電源電壓不被供應時,內部電路將停止操作,且控制單元將致使防護單元降低放電路徑的持有電壓與觸發電壓。如此一來,防護單元消除靜電訊號的能力也將因應持有電壓與觸發電壓的降低而被提升。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
在以下說明中,為呈現對本發明之說明的一貫性,故在不同的實施例中,若有功能與結構相同或相似的元件會用相同的元件符號與名稱。
圖1為根據本發明之第一實施例之靜電放電保護裝置的結構示意圖,其中圖1更繪示出內部電路10與焊墊20。請參照圖1,內部電路10操作在一電源電壓VDD下,並透過焊墊20接收一輸入電壓。此外,靜電放電保護裝置100用以防護內部電路10,以避免一靜電訊號對內部電路10造成的損害。
靜電放電保護裝置100包括防護單元110與控制單元120。更進一步來看,防護單元110包括二極體D2、N型電晶體N3、與N型電晶體N4。其中,二極體D2的陽極端電性連接焊墊20與內部電路10。N型電晶體N3的汲極端電性連接二極體D2的陰極端,且其閘極端用以作為防護單元110的控制端TM1。N型電晶體N4的汲極端電性連接N型電晶體N3的源極端,其源極端電性連接至接地線101,且其閘極端耦合至接地線101。
在實際應用上,當電源電壓VDD被供應時,內部電路10將正常操作。此外,閘極端耦合至接地線101的N型電晶體N4將可阻隔焊墊20導通至接地線101,進而避免靜電防護電路貢獻漏電流。此外,就佈局結構來說,兩串接的N型電晶體N3與N4具有寄生的橫向NPN雙載子電晶體。因此,當電源電壓VDD不被供應時,內部電路10將停止操作。此外,來自焊墊20的靜電訊號將可透過寄生之NPN雙載子電晶體所形成的一放電路徑,而被傳導至接地線101。藉此,將可避免靜電訊號對內部電路10造成的損害。
值得注意的是,寄生之NPN雙載子電晶體所形成之放電路徑的導通與否是取決於持有電壓(holding voltage)與觸發電壓(triggering voltage)的大小。此外,在本實施例中,防護單元110可參照其控制端TM1的電壓位準來調整放電路徑的持有電壓與觸發電壓。而防護單元110之控制端TM1的電壓位準變化則受控於控制單元120,故以下將進一步敘述控制單元120的操作,並藉此說明在控制單元120的操控下防護單元110是如何對應地調整放電路徑的持有電壓與觸發電壓。
請繼續參照圖1,控制單元120包括電容C1、N型電晶體N1、反相器INV1、P型電晶體P1與隔離電路121。其中,電容C1的第一端電性連接至焊墊20。N型電晶體N1的汲極端電性連接電容C1的第二端,其源極端電性連接至接地線101,且其閘極端用以接收內部電路10的電源電壓VDD。反相器INV1配置在焊墊20與接地線101之間,且反相器INV1的輸入端電性連接電容C1的第二端。P型電晶體P1的源極端電性連接焊墊20,其汲極端電性連接電容C1的第二端,且其閘極端電性連接反相器INV1的輸出端。隔離電路121的第一端電性連接反相器INV1的輸出端,且隔離電路121的第二端電性連接防護單元110的控制端TM1。
在實際操作上,當電源電壓VDD被供應時,內部電路10將正常操作,且電源電壓VDD將相對應地傳送至N型電晶體N1的閘極端。此時,N型電晶體N1的汲極端與源極端將相互導通,進而導致位在節點A的電壓位準被拉至一接地電壓。另一方面,內部電路10在操作上會透過焊墊20接收輸入電壓。藉此,透過反相器INV1的作動,位在節點B的電壓位準被拉至輸入電壓,進而導致隔離電路121接收到輸入電壓。
舉例來說,在本實施例中,反相器INV1包括P型電晶體P2與N型電晶體N2。其中,P型電晶體的源極端電性連接焊墊20,其汲極端用以作為反相器INV1的輸出端,且其閘極端用以作為反相器INV1的輸入端。此外,N型電晶體N2的汲極端電性連接P型電晶體P2的汲極端,其源極端電性連接至接地線101,且其閘極端電性連接P型電晶體P2的閘極端。在實際操作上,節點A的電壓位準被拉至接地電壓時,P型電晶體P2將導通其源極端與汲極端,進而致使節點B的電壓位準被拉至輸入電壓。
另一方面,就隔離電路121來說,隔離電路121會在其第一端的電壓位準大於其第二端的電壓位準時導通其第一端與第二端。例如,在本實施例中,隔離電路121可由一二極體D1所構成,其中二極體D1的陽極端用以作為隔離電路121的第一端,二極體D1的陰極端用以作為隔離電路121的第二端。如此一來,當隔離電路121接收到輸入電壓時,隔離電路121將導通其第一端與第二端,進而將防護單元110之控制端TM1的電壓位準拉升至約為輸入電壓。相對地,隨著控制端TM1之電壓位準的提升,防護單元110將對應地提高放電路徑的持有電壓與觸發電壓。換言之,當電源電壓VDD被供應時,放電路徑的持有電壓與觸發電壓將對應地被提昇。藉此,儘管內部電路10接收到來自焊墊20的高壓,過度電性應力事件發生的頻率也將會因持有電壓與觸發電壓的提高而被降低,進而確保內部電路10的正常操作。
再者,當電源電壓VDD不被供應時,內部電路10將停止操作,且不會接收到來自焊墊20的輸入電壓。取而代之的,此時的內部電路10可能會遭受到來自焊墊20之靜電訊號的影響。值得注意的是,當電源電壓VDD不被供應,且靜電放電發生時,來自焊墊20的靜電訊號會透過電容C1耦合至N型電晶體N1的汲極端。此外,由於電源電壓VDD不會傳送至N型電晶體N1的閘極端,進而致使N型電晶體N1的汲極端與源極端相互不導通。
換言之,此時的靜電訊號會透過電容C1耦合至節點A。藉此,節點A的電壓位準將被拉升至高電壓,且透過反相器INV1,節點B的電壓位準將降低至接地電壓。此外,此時的P型電晶體P1將導通以形成一回授機制,且透過此回授機制將進一步地閂鎖住節點A與節點B的電壓位準。值得一提的是,P型電晶體P1主要是用以加強控制單元120的操作性能,故本領域具有通常知識者可依設計所需而決定是否將P型電晶體P1移除。
隨著節點B的電壓位準被降低至接地電壓,隔離電路121將不會導通其第一端與第二端,進而致使防護單元110的控制端TM1維持在浮接(floating)狀態。相對地,隨著控制端TM1的浮接,防護單元110將對應地降低放電路徑的持有電壓與觸發電壓。換言之,當電源電壓VDD不被供應,且靜電放電發生時,放電路徑的持有電壓與觸發電壓將對應地被降低。藉此,防護單元110消除靜電訊號的能力也將因應持有電壓與觸發電壓的降低而被提升,進而確保內部電路10不受到靜電訊號的影響。
舉例來說,圖2為防護單元之電壓對電流曲線圖,其中曲線210為當電源電壓VDD不被供應時防護單元110之電壓與電流的變化,且曲線220為當電源電壓VDD被供應時之防護單元110電壓與電流的變化。如圖2所示,當防護單元110之控制端TM1被切換至浮接狀態時,用以界定放電路徑導通與否的持有電壓與觸發電壓將對應地被降低。例如,如標號P21與P22所示,曲線210所界定出之放電路徑的持有電壓與觸發電壓分別約為8.6伏特與11.3伏特。另一方面,當防護單元110之控制端TM1被切換至輸入電壓(例如:10.5伏特)時,用以界定放電路徑導通與否的持有電壓與觸發電壓將對應地被提升。例如,如標號P23與P24所示,曲線220所界定出之放電路徑的持有電壓與觸發電壓分別約為12.2伏特與14伏特。
值得一提的是,在本實施例中,靜電放電保護裝置100更包括一二極體D3。其中,二極體D3的陰極端電性連接焊墊20,且二極體D3的陽極端電性連接至接地線101。藉此,反接在焊墊20與接地線101之間的二極體D3將有助於提昇內部電路10抵抗靜電訊號的能力。然而,二極體D3的設置並非用以限定本發明,本領域具有通常知識者可依設計所需而決定是否將二極體D3移除。
圖3為根據本發明之第二實施例之靜電放電保護裝置的結構示意圖。請參照圖3,本實施例與第一實施例大致相同,且圖3中相同或相似的元件標號代表相同或相似的元件,本實施例中便不再贅述。
本實施例與第一實施例主要的不同之處在於:在本實施例所述之靜電放電保護裝置300中,隔離電路121’是由多個二極體D31~D33所構成。其中,二極體D31~D33相互串接以形成一二極體串列。此外,二極體串列的陽極端,也就是二極體D31的陽極端,用以作為隔離電路121’的第一端,且二極體串列的陰極端,也就是二極體D33的陰極端,用以作為隔離電路121’的第二端。藉此,當隔離電路121’之第一端的電壓位準大於其第二端的電壓位準時,二極體串列將導通,進而致使隔離電路121’的兩端相互導通。
圖4為根據本發明之第三實施例之靜電放電保護裝置的結構示意圖。請參照圖4,本實施例與第一實施例大致相同,且圖4中相同或相似的元件標號代表相同或相似的元件,本實施例中便不再贅述。
本實施例與第一實施例主要的不同之處在於:在本實施例所述之靜電放電保護裝置400中,隔離電路121”是由一N型電晶體N5所構成。其中,N型電晶體N5的閘極端與汲極端電性相連,以形成隔離電路121”的第一端,且N型電晶體N5的源極端用以作為隔離電路121”的第二端。藉此,當隔離電路121”之第一端的電壓位準大於其第二端的電壓位準時,N型電晶體N5將導通,進而致使隔離電路121’的兩端相互導通。
圖5為根據本發明之第四實施例之靜電放電保護裝置的結構示意圖。請參照圖5,本實施例與第一實施例大致相同,且圖5中相同或相似的元件標號代表相同或相似的元件,本實施例中便不再贅述。
本實施例與第一實施例主要的不同之處在於:本實施例所述之靜電放電保護裝置500更包括N個反相器INV51~INV53,N為大於1的偶數。其中,反相器INV51~INV53配置在焊墊20與接地線101之間,且反相器INV51~INV53相互串接在反相器INV1的輸出端與隔離電路121的第一端之間。
由於反相器INV1的輸出端是串接偶數個反相器INV51~INV53,因此反相器INV53與反相器INV1兩者所輸出的訊號將相同。如此一來,對連接在反相器INV53之後的隔離電路121來說,其依舊是在內部電路10操作時,導通其兩端,以將防護單元110之控制端TM1的電壓位準拉升至輸入電壓,且隔離電路121依舊是在內部電路10不操作時,不導通其兩端,以將防護單元110之控制端TM1切換至浮接狀態。
圖6為根據本發明之第五實施例之靜電放電保護裝置的結構示意圖。請參照圖6,本實施例與第一實施例大致相同,且圖6中相同或相似的元件標號代表相同或相似的元件,本實施例中便不再贅述。
本實施例與第一實施例主要的不同之處在於:本實施例所述之靜電放電保護裝置600更包括M個反相器INV61~INV63,M為大於1的偶數。其中,反相器INV61~INV63配置在焊墊20與接地線101之間,且反相器INV61~INV63相互串接在電容C1的第二端與反相器INV1的輸入端之間。
在此,串接的偶數個反相器INV61~INV63的輸出訊號是與其輸入訊號相同的,也就是反相器INV61所接收到的訊號是與反相器INV63所輸出的訊號相同。因此,對連接在反相器INV63之後的反相器INV1來說,其依舊是在內部電路10操作時,接收到一接地電壓,且反相器INV1依舊是在內部電路10不操作時,因應靜電訊號的產生而接收到一高電壓。
圖7為根據本發明之第六實施例之靜電放電保護裝置的結構示意圖。請參照圖7,本實施例與第一實施例大致相同,且圖7中相同或相似的元件標號代表相同或相似的元件,本實施例中便不再贅述。
本實施例與第一實施例主要的不同之處在於:本實施例所述之靜電放電保護裝置700是將隔離電路121移除,因此反相器INV1的輸出端將直接電性連接防護單元110的控制端TM1。在本實施例中,當內部電路10操作時,節點A的電壓位準會被拉至接地電壓,且透過反相器INV1的作動,位在節點B的電壓位準被拉至輸入電壓。藉此,隨著控制端TM1之電壓位準的提升,防護單元110將對應地提高放電路徑的持有電壓與觸發電壓。
另一方面,當內部電路10不操作,且靜電放電發生時,靜電訊號會透過電容C1耦合至節點A,進而致使節點A的電壓位準被拉升至高電壓。此外,透過反相器INV1的作動,節點B的電壓位準將降低至接地電壓。藉此,防護單元110之控制端TM1的電壓位準將被切換至接地狀態,進而致使防護單元110相對地降低放電路徑的持有電壓與觸發電壓。
圖8為根據本發明之第七實施例之靜電放電保護裝置的結構示意圖。請參照圖8,本實施例與第一實施例大致相同,且圖8中相同或相似的元件標號代表相同或相似的元件,本實施例中便不再贅述。
本實施例與第一實施例主要的不同之處在於:本實施例所述之靜電放電保護裝置800是利用P型電晶體P2的寄生電容CP1來取代圖1中的電容C1。其中,當內部電路10不操作,且靜電放電發生時,靜電訊號會透過寄生電容CP1耦合至節點A,進而致使節點A的電壓位準被拉升至高電壓。此時,透過反相器INV1的作動,節點B的電壓位準將降低至接地電壓。相對地,隔離電路121將不會導通其第一端與第二端,進而致使防護單元110的控制端TM1維持在浮接狀態。如此一來,放電路徑的持有電壓與觸發電壓將對應地被降低。
圖9為根據本發明之第八實施例之靜電放電保護裝置的結構示意圖。請參照圖8,本實施例與第一實施例大致相同,且圖8中相同或相似的元件標號代表相同或相似的元件,本實施例中便不再贅述。
本實施例與第一實施例主要的不同之處在於:本實施例所述之靜電放電保護裝置900是將隔離電路121移除,並利用P型電晶體P2的寄生電容CP1來取代圖1中的電容C1。換言之,本實施例是第六實施例與第七實施例的結合,故不再贅述。
圖10為根據本發明之一實施例之靜電放電保護方法的流程圖,其中所述靜電放電保護方法用以防護內部電路,且內部電路操作在電源電壓下,並透過焊墊接收輸入電壓。參照圖10,所述靜電放電保護方法下列步驟:首先,於步驟S110,透過防護單元提供從焊墊導通至接地線的放電路徑,並參照防護單元之控制端的電壓位準而調整用以決定放電路徑導通與否的持有電壓與觸發電壓;再者,於步驟S120,當電源電壓被供應時,將輸入電壓導通至控制單元的控制端,以提高放電路徑導通的持有電壓與觸發電壓;以及,於步驟S130,當電源電壓不被供應時,利用靜電訊號將控制單元的控制端切換至浮接狀態或是接地狀態,以降低放電路徑導通的持有電壓與觸發電壓。
綜上所述,本發明是利用控制單元來控制防護單元所提供之放電路徑的持有電壓與觸發電壓的大小。其中,當電源電壓被供應時,防護單元之控制端的電壓位準將被控制單元切換至輸入電壓,進而致使防護單元提高放電路徑的持有電壓與觸發電壓。相對地,當電源電壓不被供應時,防護單元之控制端將被控制單元切換至浮接狀態或是接地狀態,進而致使防護單元降低放電路徑的持有電壓與觸發電壓。如此一來,本發明之靜電放電保護裝置不僅可以避免內部電路遭受到靜電訊號的影響,還可避免內部電路在操作上受到過度電性應力事件的干擾。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、300、400、500、600、700、800、900...靜電放電保護裝置
110...防護單元
120...控制單元
121、121’、121”...隔離電路
101...接地線
10...內部電路
20...焊墊
TM1...防護單元的控制端
INV1、INV51~INV53、INV61~INV63...反相器
C1...電容
D1~D3、D31~D33...二極體
N1~N5...N型電晶體
P1~P2...P型電晶體
A、B...節點
VDD...電源電壓
210、220...曲線
P21、P22、P23、P24...用以說明圖2之曲線的標號
CP1...寄生電容
S110~S130...用以說明圖10之各步驟流程
圖1為根據本發明之第一實施例之靜電放電保護裝置的結構示意圖。
圖2為防護單元之電壓對電流的曲線圖。
圖3為根據本發明之第二實施例之靜電放電保護裝置的結構示意圖。
圖4為根據本發明之第三實施例之靜電放電保護裝置的結構示意圖。
圖5為根據本發明之第四實施例之靜電放電保護裝置的結構示意圖。
圖6為根據本發明之第五實施例之靜電放電保護裝置的結構示意圖。
圖7為根據本發明之第六實施例之靜電放電保護裝置的結構示意圖。
圖8為根據本發明之第七實施例之靜電放電保護裝置的結構示意圖。
圖9為根據本發明之第八實施例之靜電放電保護裝置的結構示意圖。
圖10為根據本發明之一實施例之靜電放電保護方法的流程圖。
100...靜電放電保護裝置
110...防護單元
120...控制單元
121...隔離電路
101...接地線
10...內部電路
20...焊墊
TM1...防護單元的控制端
INV1...反相器
C1...電容
D1~D3...二極體
N1~N4...N型電晶體
P1~P2...P型電晶體
A、B...節點
VDD...電源電壓
Claims (12)
- 一種靜電放電保護裝置,用以防護一內部電路,其中該內部電路操作在一電源電壓下,並透過一焊墊接收一輸入電壓,且該靜電放電保護裝置包括:一防護單元,提供一放電路徑,以將來自該焊墊的一靜電訊號導通至一接地線,且該防護單元具有一控制端,並依據該控制端的電壓位準而調整用以決定該放電路徑導通與否的一持有電壓與一觸發電壓;以及一控制單元,在該電源電壓被供應時,將該輸入電壓導通至該控制端,以致使該防護單元提高該持有電壓與該觸發電壓,該控制單元更在該電源電壓不被供應時,利用該靜電訊號將該控制端切換至一浮接狀態或是一接地狀態,以致使該防護單元降低該持有電壓與該觸發電壓,其中該控制單元包括:一第一電容,其第一端電性連接至該焊墊;一第一N型電晶體,其汲極端電性連接該第一電容的第二端,該第一N型電晶體的源極端電性連接該接地線,且該第一N型電晶體的閘極端用以接收該電源電壓;一第一反相器,配置在該焊墊與該接地線之間,且該第一反相器的輸入端電性連接該第一電容的第二端;以及一第一隔離電路,其第一端電性連接該第一反相器的輸出端,該第一隔離電路的第二端電性連接該防護單元的該控制端,且該第一隔離電路在其第一端的電壓位準大於其第二端的電壓位準時導通其第一端與第二端。
- 如申請專利範圍第1項所述之靜電放電保護裝置,其中該控制單元更包括:一第一P型電晶體,其源極端電性連接該焊墊,該第一P型電晶體的汲極端電性連接該第一電容的第二端,該第一P型電晶體的閘極端電性連接該第一反相器的輸出端。
- 如申請專利範圍第1項所述之靜電放電保護裝置,其中該第一反相器包括:一第二P型電晶體,其源極端電性連接該焊墊,該第二P型電晶體的汲極端用以作為該第一反相器的輸出端,且該第二P型電晶體的閘極端用以作為該第一反相器的輸入端;以及一第二N型電晶體,其汲極端電性連接該第二P型電晶體的汲極端,該第二N型電晶體的源極端電性連接該接地線,且該第二N型電晶體的閘極端電性連接該第二P型電晶體的閘極端。
- 如申請專利範圍第1項所述之靜電放電保護裝置,其中該第一隔離電路由一第一二極體所構成,且該第一二極體的陽極端用以作為該第一隔離電路的第一端,該第一二極體的陰極端用以作為該第一隔離電路的第二端。
- 如申請專利範圍第1項所述之靜電放電保護裝置,其中該第一隔離電路由多個第二二極體所構成,且該些第二二極體相互串接以形成一二極體串列,且該二極體串列的陽極端用以作為該第一隔離電路的第一端,該二極 體串列的陰極端用以作為該第一隔離電路的第二端。
- 如申請專利範圍第1項所述之靜電放電保護裝置,其中該第一隔離電路由一第三N型電晶體所構成,且該第三N型電晶體的閘極端與汲極端電性相連,以形成該第一隔離電路的第一端,該第三N型電晶體的源極端用以作為該第一隔離電路的第二端。
- 如申請專利範圍第1項所述之靜電放電保護裝置,更包括:N個第二反相器,該些第二反相器配置在該焊墊與該接地線之間,且該些第二反相器相互串接在該第一反相器的輸出端與該第一隔離電路的第一端之間,其中N為大於1的偶數。
- 如申請專利範圍第1項所述之靜電放電保護裝置,更包括:M個第三反相器,該些第三反相器配置在該焊墊與該接地線之間,且該些第三反相器相互串接在該第一電容的第二端與該第一反相器的輸入端之間,其中M為大於1的偶數。
- 如申請專利範圍第1項所述之靜電放電保護裝置,其中該防護單元包括:一第三二極體,其陽極端電性連接該焊墊與該內部電路;一第四N型電晶體,其汲極端電性連接該第三二極體的陰極端,且該第四N型電晶體的閘極端用以作為該防護 單元的該控制端;以及一第五N型電晶體,其汲極端電性連接該第四N型電晶體的源極端,該第五N型電晶體的源極端電性連接該接地線,且該第五N型電晶體的閘極端耦合至該接地線。
- 如申請專利範圍第1項所述之靜電放電保護裝置,更包括:一第四二極體,其陰極端電性連接該焊墊,該第四二極體的陽極端電性連接該接地線。
- 一種靜電放電保護方法,用以防護一內部電路,其中該內部電路操作在一電源電壓下,並透過一焊墊接收一輸入電壓,且該靜電放電保護方法包括:透過一防護單元提供從該焊墊導通至一接地線的一放電路徑,並參照該防護單元之一控制端的電壓位準而調整用以決定該放電路徑導通與否的一持有電壓與一觸發電壓;當該電源電壓被供應時,透過一控制單元將該輸入電壓導通至該防護單元的該控制端,以提高該放電路徑的該持有電壓與該觸發電壓;以及當該電源電壓不被供應時,利用該靜電訊號將該防護單元的該控制端切換至一浮接狀態或是一接地狀態,以降低該放電路徑的該持有電壓與該觸發電壓,其中,該控制單元包括一P型電晶體、一N型電晶體與一反相器,該P型電晶體的源極端電性連接該焊墊,該N型電晶體的汲極端電性連接該P型電晶體的汲極端,該 N型電晶體的源極端電性連接該接地線,該N型電晶體的閘極端用以接收該電源電壓,該反相器配置在該焊墊與該接地線之間,該反相器的輸入端電性連接該N型電晶體的汲極端,且該反相器的輸出端電性連接該P型電晶體的閘極端以及該防護單元的該控制端。
- 一種靜電放電保護裝置,用以防護一內部電路,其中該內部電路操作在一電源電壓下,並透過一焊墊接收一輸入電壓,且該靜電放電保護裝置包括:一防護單元,提供一放電路徑,以將來自該焊墊的一靜電訊號導通至一接地線,且該防護單元具有一控制端,並依據該控制端的電壓位準而調整用以決定該放電路徑導通與否的一持有電壓與一觸發電壓;以及一控制單元,在該電源電壓被供應時,將該輸入電壓導通至該控制端,以致使該防護單元提高該持有電壓與該觸發電壓,該控制單元更在該電源電壓不被供應時,利用該靜電訊號將該控制端切換至一浮接狀態或是一接地狀態,以致使該防護單元降低該持有電壓與該觸發電壓,其中該控制單元包括:一P型電晶體,其源極端電性連接該焊墊;一N型電晶體,其汲極端電性連接該P型電晶體的汲極端,該N型電晶體的源極端電性連接該接地線,且該N型電晶體的閘極端用以接收該電源電壓;以及一反相器,配置在該焊墊與該接地線之間,該反相器的輸入端電性連接該N型電晶體的汲極端,且該反相器的 輸出端電性連接該P型電晶體的閘極端以及該防護單元的該控制端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099128495A TWI539707B (zh) | 2010-08-25 | 2010-08-25 | 靜電放電保護裝置與方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099128495A TWI539707B (zh) | 2010-08-25 | 2010-08-25 | 靜電放電保護裝置與方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201210165A TW201210165A (en) | 2012-03-01 |
TWI539707B true TWI539707B (zh) | 2016-06-21 |
Family
ID=46763895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099128495A TWI539707B (zh) | 2010-08-25 | 2010-08-25 | 靜電放電保護裝置與方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI539707B (zh) |
-
2010
- 2010-08-25 TW TW099128495A patent/TWI539707B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW201210165A (en) | 2012-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101436592B (zh) | 半导体集成电路 | |
JP3773506B2 (ja) | 半導体集積回路装置 | |
JP3901671B2 (ja) | 半導体集積回路装置 | |
JP5577082B2 (ja) | 半導体装置 | |
US7859807B2 (en) | ESD protection circuit and method thereof | |
US8493700B2 (en) | ESD protection for high-voltage-tolerance open-drain output pad | |
JP5540801B2 (ja) | Esd保護回路及び半導体装置 | |
US7889469B2 (en) | Electrostatic discharge protection circuit for protecting semiconductor device | |
TWI427765B (zh) | 具縱向結構的靜電放電保護元件 | |
US20070052032A1 (en) | Electrostatic discharge device with latch-up immunity | |
CN101533830B (zh) | 高压垫的静电放电保护装置 | |
JP4723443B2 (ja) | 半導体集積回路 | |
CN112687680A (zh) | 一种用于低压集成电路esd保护的低触发scr结构 | |
CN102386620B (zh) | 静电放电保护装置与方法 | |
TWI539707B (zh) | 靜電放電保護裝置與方法 | |
JP5548284B2 (ja) | 半導体集積回路 | |
US9166401B2 (en) | Electrostatic discharge protection device | |
JP2010205808A (ja) | 半導体装置、およびそれを用いたプラズマディスプレイ駆動用半導体装置 | |
TWI406385B (zh) | 靜電放電保護裝置 | |
Salcedo-Suner et al. | A new I/O signal latchup phenomenon in voltage tolerant ESD protection circuits | |
KR100631955B1 (ko) | 정전기 방전 보호 회로 | |
TWI493688B (zh) | 積體電路裝置 | |
CN111969572A (zh) | 一种射频功率放大器的静电放电保护电路及方法 | |
US8305721B2 (en) | Electrostatic discharge protection device and method thereof | |
US20150022920A1 (en) | Chip with electrostatic discharge protection function |