TWI539464B - 在高壓積體電路中用於讀取可程式化反熔絲的方法與裝置 - Google Patents

在高壓積體電路中用於讀取可程式化反熔絲的方法與裝置 Download PDF

Info

Publication number
TWI539464B
TWI539464B TW100115870A TW100115870A TWI539464B TW I539464 B TWI539464 B TW I539464B TW 100115870 A TW100115870 A TW 100115870A TW 100115870 A TW100115870 A TW 100115870A TW I539464 B TWI539464 B TW I539464B
Authority
TW
Taiwan
Prior art keywords
voltage
node
block
fuse
antifuse
Prior art date
Application number
TW100115870A
Other languages
English (en)
Other versions
TW201214447A (en
Inventor
蘇傑特 班那吉
范喬明
Original Assignee
電源整合公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 電源整合公司 filed Critical 電源整合公司
Publication of TW201214447A publication Critical patent/TW201214447A/zh
Application granted granted Critical
Publication of TWI539464B publication Critical patent/TWI539464B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

在高壓積體電路中用於讀取可程式化反熔絲的方法與裝置
本發明一般係關於用來讀取在高電壓積體電路中一或更多反熔絲元件的電路。
高電壓積體電路(IC)包括金屬氧化物半導體場效電晶體(MOSFET)，其係包括高電壓場效電晶體(HVFET)。許多HVFET應用一裝置結構，該裝置結構包括一延伸的汲極區域，該汲極區域於該裝置呈’關閉’狀態時支撐或〝阻擋〞所施加的高電壓(例如，150伏特或更多)。
高電壓IC的操作特徵基本上可藉由被視為修整的方法來設定。更明確地，修整包含選擇性關閉(或開啟)一或更多電性元件，以調整高電壓IC的特定特徵。在修整的製程期間內，可將一或更多反熔絲短路，以將特定操作參數設定在高電壓IC。反熔絲係為在正常下呈’開啟’或非傳導狀態的電性裝置。為了將反熔絲狀態改變為’關閉’或傳導狀態，特定電壓與/或電流則可被施加，以破壞反熔絲。在破壞以後，實質電流可通過該反熔絲。
藉由實例，一或更多反熔絲元件可被應用以將類比參數修整或程式化，例如使用於切換模式供電器之高電壓IC的切換頻率。在啟動情況期間內，高電壓IC必須讀取反熔絲狀態，以進行適當的調整，以在規定參數內操作。
本發明揭露一種用來讀取功率IC之一或更多可程式化反熔絲元件的方法與設備。在以下說明中，特定細節會被陳述，電壓、結構特徵、製造步驟等等，以致於能夠提供在此揭露的徹底理解。然而，一般相關技藝人士將理解到，在實施所說明的實施例上，這些特定細節並不需要。在整個此說明中，對〝一個實施例〞、〝一實施例〞、〝一個實例〞或〝一實例〞的參考意味著，結合該實施例或該實例所說明的一特定特徵、結構或特色可被包括在至少一個實施例中。在整個本說明書之種種地方中的用語〝在一個實施例中〞、〝在一實施例中〞、〝一個實例〞或〝一實例〞，其係不一定全部意指相同實施例或實例。更者，在一或更多個實施例或實例中，特定特徵、結構或特色可呈任何適當的組合與/或子組合而被結合。
應該理解的是，在該些圖式中的元件係為代表性，為了清楚起見，其係並沒有按比率繪製。應該理解的是，雖然大部分使用N-通道電晶體裝置的IC(高電壓與低電壓兩者)會被揭露，但是P-通道電晶體亦可藉由應用相反的傳導型態來製造，以用於所有適當的摻雜區域。
就本發明之目的而言，進一步可令人理解的是，〝高電壓〞係被定義為實質150V或更大的電壓，〝中電壓〞被定義在150V與50V之間，且〝低電壓〞可被定義在12V或更小。
在一個實施例中，功率切換器係為一高電壓場效電晶體(HVFET)，其係以具有高電壓被支撐於源極與汲極區域之間的N-通道金屬氧化物半導體場效電晶體(MOSFET)來顯示。在其他實施例中，功率切換器包括雙極性接面電晶體(BJT)、絕緣閘極場效電晶體(IGFET)或者提供一電晶體功能的其他裝置結構。
為了本發明之目的，〝接地〞或〝接地電位〞意指一電路或IC的所有其他電壓或電位相對於其被定義或測量的參考電壓或電位。一〝端點〞提供到一IC裝置或封裝物的一外部電性連接點，從而允許外部元件、電路、訊號、功率、下載等等被連接到高電壓IC的內部元件與電路。
圖1係為顯示一實例高電壓IC100的方塊圖，其係包括高電壓(HV)切換器102、高電壓(HV)汲極端點104、源極端點106、分接頭元件108、調節電路110、低電壓(LV)控制器112、絕緣方塊114、讀取(修整)電路方塊116、供應端點118以及反饋端點120。如圖所示，高電壓切換器102係被連接於HV汲極端點104與源極端點106之間，在一個實施例中，其係包含高電壓場效電晶體(HVFET)。藉由實例，高電壓切換器102可被使用於供電器中，以控制經過變壓器之主要繞組的電流。當操作時，HV汲極端點104基本上被連接，以接收來自外部電路(未顯示)的輸入。如進一步顯示，源極端點106可被連接到HV切換器102的一個節點或端點；另一個端點則被連接到HV汲極端點104。
分接頭元件108係被連接到HV汲極端點104。分接頭元件108的功能如同在HV汲極端點104與連接到高電壓IC100之節點129之內部電路之間的緩衝器，該高電壓IC係被定等級以用於相當低的電壓。在一個實施例中，分接頭元件108包含三端點(亦即，電極)電晶體裝置結構，其中，當所施加的電壓小於電晶體裝置的夾斷電壓時，在第一(分接頭)端點上的電壓會與被施加於第二與第三端點的電壓實質成正比。當施加於第二與第三端點的施加電壓超過夾斷電壓時，提供在分接頭端點上的電壓則實質固定，或者不隨施加電壓的增加而改變。在一個實施例中，分接頭元件108包含接面場效電晶體(JFET)。在操作時，分接頭元件108提供一緩衝器於HV端點104與被定等級以用於更多較低電壓之高電壓IC中的內部電路。例如，在正常操作期間內，HV端點104可被暴露於超過550V的電壓，然而，出現在節點129上的電壓(暴露於高電壓IC100之內部電路的最大電壓)則會限制於不超過80V。
如所示，讀取電路方塊116係經由絕緣方塊114而被連接到節點129。在操作時，讀取電路方塊116會被利用來在修整操作以後讀取在可程式化反熔絲區塊122中複數個反熔絲元件的狀態。修整包含將選出的一個反熔絲選擇性短路，以調整高電壓IC的一或更多參數。例如，可在高電壓IC100上進行修整，以確保性能符合特定的定義規格。換句話說，修整是一種寫入或程式化所選反熔絲的製程，以設定高電壓IC100的特定操作特徵。
在修整以後，讀取電路方塊116可被利用來決定(亦即，讀取)在可程式化反熔絲區塊122中每一反熔絲元件的狀態。如所示，讀取電路方塊116包括可程式化反熔絲區塊122，以及讀取感應方塊124。在一個實施例中，可程式化反熔絲區塊122包含一連串的反熔絲元件陣列。誠如在此所說明，反熔絲係為提供正常’開啟’或實質非傳導電性連接於裝置結構中的電路元件，就好像電容器者，其係具有由介質層(例如氧化物、氮化物等等)所隔開的兩或更多層金屬、多晶矽或摻雜半導體材料。兩層之間的電性連接可藉由將大電壓施加於崩解或破壞介質層的導體而被永久關閉，從而使該兩層電性短路。在修整操作中，可程式化反熔絲區塊122可經由HV汲極端點104被程式化。
如所示，反熔絲程式化方塊122可被連接，以讀取感應方塊122，其係接著會被連接到低電壓(LV)控制器112。在讀取操作期間內，可將電壓施加到可程式化反熔絲區塊122，以致於一或更多個反熔絲元件能夠接收到低電壓。在一個實例中，在讀取週期內由可程式化反熔絲區塊所接收的電壓，其係實質小於(例如，10V)使反熔絲短路所必須的電壓。低電壓可在讀取期間內被使用，以避免非故意地使任何額外反熔絲短路。在讀取操作期間內，在可被短路或修整之可程式化反熔絲區塊122的反熔絲，其係呈允許電流流動於該反熔絲兩端點之間的傳導狀態。在一個實施例中，讀取感應方塊124可檢測被短路之可程式化反熔絲區塊122的反熔絲。如所示，讀取訊號UREAD可由LV控制器112所產生，以啟動在讀取感應方塊124中的讀取操作。在一個實例中，該讀取操作可將在可程式化反熔絲區塊122中每一反熔絲元件的狀態讀取。
在一個實施例中，讀取操作會在絕緣方塊114被促動或〝開啟〞時來啟動，從而使出現在節點129上的電壓連接到讀取電路方塊116的反熔絲區塊122。以此方式，讀取感應方塊124可讀取方塊122之每一反熔絲元件的狀態(亦即，修整或未被修整)。在操作時，讀取感應方塊124會輸出狀態訊號Us1-Usn，其中每一狀態訊號會對應方塊122的各別反熔絲。
在一個實例中，在起始高電壓IC100期間內，讀取操作會被進行。在狀態訊號Us1-Usn已經被輸出到LV控制器112以後，絕緣方塊114會被停止(亦即，切換〝關閉〞)，從而使讀取電路方塊116與節點129絕緣。這可使在可程式化反熔絲區塊122中的任一反熔絲免於在高電壓IC100的正常操作期間內被短路。
如所示，調節電路110可被連接到節點129、LV控制器112與供應端點118。當操作時，供應端點118可被連接到外部供應電容器119，其係供電到高電壓IC100的內部電路。在高電壓IC100的起始情況內，HV汲極端點104可被使用來經由分接頭元件108與調節電路110而使外部電容器119充電。在一個實例中，在高電壓IC100的起始狀況期間內，外部電容器119會被充電到最小電壓，以便開始操作在高電壓IC100中的內部電路。為了操作所需要的最小電壓，其係為依據最小操作電壓而決定的值，以用於在高電壓IC100中內部電路的適當功能化。在正常操作中，調節電路110可調節一電壓(從供應端點118接收)，以啟動高電壓IC100的內部電路。
在高電壓IC100的起始期間內，調節電路110可將來自節點129的電流分流，以將外部電容器119充電。當將電流從節點129吸取時，在節點129上的電壓會被實質受限於經過電容器119的電壓。在一個實例中，當從節點129吸取電流時，在節點129上的電壓會下降到適合使用於讀取電路方塊116的低電壓。一旦節點129是在低電壓的話，絕緣方塊114可被啟動，以將低電壓連接到讀取電路方塊116。如以上所說明，此電壓電位可被利用來讀取在方塊122中每一反熔絲的狀態。要理解的是，在節點129被連接到讀取電路方塊116(經由絕緣方塊114)以前，在節點129上的電壓會下降到低電壓，以避免在可程式化反熔絲區塊122中之反熔絲的不慎修整。
圖2顯示一實例高電壓IC200，其係包括HV切換器202、HV汲極端點204、源極端點206、分接頭元件208、調節電路210、LV控制器212、絕緣方塊214、讀取(修整)方塊216、供應端點218、反饋端點220、可程式化反熔絲區塊222與讀取感應方塊224。在一個實例中，HV切換器202、分接頭元件208、調節電路210、LV控制器212、絕緣方塊214、讀取方塊216與讀取感應方塊224，其係各別為圖1 HV切換器102、分接頭元件108、調節電路110、LV控制器112、絕緣方塊114、讀取方塊116與讀取感應方塊124的實例。
如所示，調節電路210包括分流切換器211(其係標為SWR)與調節器213。在高電壓IC 200的正常操作期間內，調節電路210會經由切換分流切換器211來調節在供應端點218上的電壓。更具體地，分流切換器211可被切換，以將來自節點229的電流分流，以調節在供應端點218上的電壓。在高電壓IC200的起始期間內，分流切換器211係為開啟，且外部電容器(沒有顯示)會被充電。
在起始期間內，由於電流分流以充電外部電容器，在節點229上的電壓係為低電壓。在此時間內，節點229可經由絕緣方塊214而被連接到節點238，以允許讀取操作，其中每一反熔絲的狀態均可被決定並且連通到LV控制器212。在讀取期間內，所有的反熔絲元件(AF1-AFN)會被暴露到小電壓(其係被提供在節點238)，以檢測每一反熔絲元件的狀態。以此方式，當分流切換器211被開啟時(亦即，分流電流)，可進行讀取操作，其係會產生低電壓於使用於讀取的節點229上。
在一個實施例中，每一反熔絲元件包含一裝置結構，該裝置結構包括具有第一端點或電極(例如，鋁、鎢合金或其它金屬)的微(～10μm2)薄(例如，100-200埃)氧化物電容器，該第一端點或電極可連接到相應切換電晶體的汲極區域(例如，AF1連接SW1的汲極)。電容器的第二端點或電極(例如，多晶矽)則會與汲極區域相隔一薄閘極氧化物層。第二端點會被連接到在HV IC200中的節點238。該技藝的業者將理解到，相較於現存的齊納二極體，修整每一反熔絲元件所必要的電流量明顯較小，正常下，其係需要＞150mA。熟習該技術者將進一步理解，相較於先前技術設計，在此所揭露的反熔絲元件可將一功率IC裝置之修整方塊的全部尺寸減少大約五或更多的因子。
在正常操作情況內，絕緣方塊214會使讀取電路方塊216(被連接在節點238)與出現在節點229上的電壓絕緣。節點229包含分節點元件208的第一或〝分節點〞端點。分節點元件208的第二端點係被連接到HV汲極端點204，其係亦被連接到高電壓切換器202的汲極。被連接到JFET分節點電晶體結構之閘極的第三端點，其係正常之下會被接地。
熟習該半導體技術者將理解到，分接頭元件208與高電壓切換器202可被整合入單一裝置結構。同樣要理解的是，讀取電路方塊216與LV控制器212基本上可被製造在同樣一片的矽材料上。
絕緣方塊214會被顯示包括PMOS電晶體230，其係會被連接到NMOS位準偏移電晶體232以及電阻器234。節點229會被連接到電晶體230的源極以及電阻器234的一個端點。電阻器234的其他端點會被連接到電晶體230的閘極以及位準移位電晶體232的汲極。電晶體232的源極可被連接到地面。電晶體232的閘極會被連接，以接收LV控制器212所產生的訊號UCON。
實施者將會理解，絕緣方塊214之電晶體230的功能為使讀取電路方塊216與在正常操作情況下在節點229之分接頭元件208所產生的高電壓隔離。在一個實施例中，PMOS電晶體230可被定等級，多到80V。
如圖所示，電晶體232與電阻器234可操作來將電晶體230的閘極控制訊號位準移位。訊號UCON的啟動可開啟電晶體232，其係接著開啟電晶體230，從而將節點229連接到238。在操作時，當在節點229上的電壓為低電壓時，譬如在高電壓IC200的起始情況期間內，LV控制器212會啟 動訊號UCON，以將節點229連接到238。相反地，LV控制器212可停止訊號UCON，以在完成讀取操作以後，將節點229與節點238斷開。在一個實施情形中，經過位準移位電晶體232與電阻器234的電流可被設定，以致於當電晶體232開啟時，電晶體230的閘極-至-源極電壓可被設定在大約10V。在特定實施例中，位準移位電晶體232的閘極可被夾住。
如所示，讀取電路方塊216進一步包括可程式化反熔絲區塊222與讀取感應方塊224。如所示，可程式化反熔絲區塊222包含複數個可程式化反熔絲元件(AF1-AFn，在此n係為整數)。每一個反熔絲元件係被連接於節點238以及讀取感應方塊224的相應感應切換器(SW1-SWn，在此n係為整數)之間。在程式化(亦即，修整)以前，所選反熔絲並沒有通過任何電流；亦即是，它以開路而呈現到正常直流操作電壓(例如.,VDD=5-6V)。
在讀取電路方塊216中的所選反熔絲，其係可藉由開啟在方塊224中的相應選擇器切換器並且隨後在節點238上施加一適當電壓(例如，低電壓)而被讀取。要理解的是，吹動一所選反熔絲所需要的電壓，取決於閘極氧化物厚度；就典型氧化物厚度而言，大約30V。在反熔絲元件AF之破壞電壓附近(或以上)之電壓的施加，其係會造成反熔絲結構之閘極氧化物破裂，以導致在反熔絲AF1之頂部與底部電容面板之間的永久短路，其係具有基本上大約數千歐姆的電阻。每一反熔絲元件的狀態可藉由使用讀取感應方塊224來感應其電阻而被讀取。
如所示，讀取感應方塊224包含複數個可程式化感應切換器SW1-SWn。在一個實施例中，感應切換器包含MOSFET，其係可承受多達80V。讀取感應方塊224同樣包含複數個電流源CS1-CSn，在此n係為整數，其係被連接到一對應的感應切換器SW。在操作時，每一個電流源CS會吸取電流。在讀取操作期間內，LV控制器212會將讀取訊號UREAD輸出，該讀取訊號則可在感應切換器SW1-SWn的每一個上切換。一旦反熔絲元件短路，那麼相應感應切換器SW的汲極則可被提升到與節點238實質相同的電壓電位。
讀取感應方塊124進一步包括複數個閂鎖L1-Ln，在此n係為整數。在操作時，每一個閂鎖皆會收到高或低訊號，其係取決於在其對應感應切換器SW之源極上的電壓。例如，假如反熔絲AF1短路的話，那麼在讀取週期期間內，當電壓被施加到節點238且感應切換器SW1被切換為開啟的時候，感應切換器SW1的源極則會很高；因此，閂鎖L1則會將高訊號輸出到LV控制器212。以此方式，讀取感應方塊224則會決定每一反熔絲元件AF的狀態。
應該理解的是，高電壓切換器202，在一個實施例中是MOSFET，其係會被設計且製造，以承受達到大約700V的高脈衝電壓。在一個實施情形中，藉由限制經過一連接電感器或變壓器之主要繞組的電流，高電壓IC200會被使用於切換模式供電器，且高電壓切換器202可調節能量之傳送。
圖3係為用來讀取在高電壓IC中之一或更多反熔絲元件之操作的實例流程圖。圖3的方法起始於將電壓電位(例如，500V或更高)施加到高電壓IC(方塊310)的HV汲極端點。接著，在決定方塊320上，可決定是否將調節器電路的分流切換器(SWR)開啟(方塊320)。例如，此決定可藉由檢測在圖2節點218(連接到外部電容器)上的電壓電位是否已經上升超過特定電壓位準而來進行。如以上所解釋，當分流切換器SWR被開啟時，在分接頭端點上(在圖2的節點229)的電壓，其係會由於電流分流以使外部電容器充電而為低電壓。
一旦分流切換器SWR開啟的話，提供在分接頭端點上的低電壓則會被連接到可程式化反熔絲區塊(方塊330)。這可藉由促動或開啟絕緣方塊214來完成。例如，LV控制器可輸出訊號UCON，以開啟絕緣方塊的電晶體232&230，從而將呈現在分接頭端點上的低電壓連接到可程式化反熔絲區塊的節點238。
接著，讀取訊號UREAD係藉由LV控制器產生，以開啟讀取感應方塊(方塊340)的所有讀取選擇器切換器(SW1-SWn)。由於讀取選擇器切換器全部開啟，所以每一選擇器切換器的源極電壓則會被閂鎖在相應的閂鎖L1-Ln(方塊350)，從而將反熔絲區塊的可程式化狀態閂鎖(亦即，儲存)。此狀態隨後會從讀取感應方塊輸出到LV控制器(方塊360)，以當作一組高或低訊號，每一訊號線或位元則對應個別反熔絲的程式化狀態。在反熔絲區塊的程式化狀態已經由LV控制器所接收以後，絕緣方塊會被關閉，從而使可程式化反熔絲區塊與分接頭端點(方塊370)斷開。在此點上，高電壓IC可著手正常操作。
雖然本發明已經結合特定實施例來說明，但是那些一般技藝人士將理解到，種種變更與修改可充分位於本發明範圍內。於是，該規格與圖式則可被視為顯示而非限制意義。
100．．．高電壓積體電路
102．．．高電壓切換器
104．．．高電壓汲極端點
106．．．源極端點
108．．．分接頭元件
110．．．調節電路
112．．．低電壓控制器
114．．．絕緣方塊
116．．．讀取(修整)電路方塊
118．．．供應端點
119．．．外部供應電容器
120．．．反饋端點
122．．．可程式化反熔絲區塊
124．．．讀取感應方塊
129．．．節點
200．．．高電壓積體電路
202．．．高電壓切換器
204．．．高電壓汲極端點
206．．．源極端點
208．．．分接頭元件
210．．．調節電路
212．．．低電壓控制器
213．．．調節器
214．．．絕緣方塊
216．．．讀取(修整)方塊
218．．．供應端點
220．．．反饋端點
222．．．可程式化反熔絲區塊
224．．．讀取感應方塊
229．．．節點
230．．．PMOS電晶體
232．．．NMOS位準偏移電晶體
234．．．位準偏移電晶體
238．．．節點
UREAD．．．讀取訊號
Us1-Usn．．．輸出狀態訊號
UCON．．．訊號
AF1-AFN．．．反熔絲元件
CS1-CSn．．．電流源
L1-Ln．．．閂鎖
SW1-SWn．．．可程式化感應切換器
SWR．．．分流切換器
本揭露將從以下的詳細說明與附圖而被更完整地理解，然而，其係不應該使本揭露受限於所示的特定實施例，但卻僅限於解釋與理解。
圖1顯示包括讀取電路方塊之高電壓IC裝置的實例方塊圖。
圖2顯示包括讀取電路方塊之高電壓IC裝置之實例詳細電路概要圖。
圖3係為用來讀取一或更多反熔絲元件之操作的實例流程圖。

Claims (27)

  1. 一種用於讀取高電壓積體電路(HVIC)之可程式化反熔絲區塊的方法，包含：施加一第一電壓到該HVIC的一第一接腳，該第一接腳係被連接到一高電壓場效電晶體(HVFET)的一汲極阻擋150伏特或更多之一電壓；藉由降低該第一電壓到一第二電壓以於一第一節點上提供一第二電壓，該第二電壓實質小於該第一電壓；連接該第二電壓到該可程式化反熔絲區塊的一共用節點，該共用節點可被連接到複數個反熔絲，每一反熔絲皆具有一程式化狀態；產生一讀取訊號，該讀取訊號會開啟複數個選擇器切換，每一選擇器切換具有連接到一對應一個反熔絲的一汲極，每一選擇器切換器亦同樣具有一閘極與一源極；以及閂鎖一電壓電位於每一選擇器切換器之源極上，該電壓電位係代表每一反熔絲的程式化狀態。
  2. 如申請專利範圍第1項之方法，進一步包含藉由該HVIC之一低電壓控制器來讀取每一反熔絲的該閂鎖程式化狀態。
  3. 如申請專利範圍第1項之方法，進一步包含在閂鎖一電壓電位之後將該可程式化反熔絲區塊與該第一節點斷開。
  4. 如申請專利範圍第1項之方法，其中該第二電壓小於80V。
  5. 如申請專利範圍第1或4項之方法，其中該第一電壓大於550V。
  6. 如申請專利範圍第1項之方法，其中將該第一電壓降到該第二電壓，包含使電流從該第一節點分流到一外部電容器。
  7. 如申請專利範圍第1項之方法，其中該讀取訊號係由一低電壓控制器所產生。
  8. 一種讀取高電壓積體電路(HVIC)之可程式化反熔絲區塊的方法，包含：施加一第一電壓到HVIC的一第一接腳，該第一接腳可被連接到高電壓場效電晶體(HVFET)的一汲極阻擋150伏特或更多之一電壓以及一分接頭元件的一第一端，該分接頭元件亦具有一第二端點連接到該HVIC之一第一節點，當該第一電壓超過該分接頭元件的一夾止電壓時，實質小於該第一電壓的該第二電壓則會被提供在該第一節點上；將電流自該第一節點分流，從而使該第二電壓降低到一第三電壓，該第三電壓會小於該第二電壓，該第三電壓則會被提供在該第一節點；啟動一隔離電路方塊，以將出現在該第一節點上的該第三電壓連接到該可程式化反熔絲區塊的一共用節點，該共用節點可被連接到複數個反熔絲，每一反熔絲則具有一程式化狀態；以及產生一讀取訊號，該讀取訊號使代表每一反熔絲之程式化狀態的一電壓電位被閂鎖入一對應的閂鎖元件。
  9. 如申請專利範圍第8項之方法，進一步包含將來自每一對應閂鎖元件之每一反熔絲的程式化狀態輸出到該HVIC的一低電壓(LV)控制器。
  10. 如申請專利範圍第8項之方法，進一步包含在閂鎖一電壓電位之後將該隔離電路方塊停止，從而將該可程式化反熔絲區塊與該第一節點斷開。
  11. 如申請專利範圍第8項之方法，其中該第二電壓小於80V。
  12. 如申請專利範圍第8或11項之方法，其中該第一電壓大於550V。
  13. 如申請專利範圍第8項之方法，其中該讀取訊號係由一低電壓控制器所產生。
  14. 如申請專利範圍第8項之方法，其中該隔離電路方塊包含一絕緣電晶體，其係具有一閘極、連接到該第一節點的一汲極、以及連接到該共用節點的一源極，該閘極係經過一位準偏移器而被連接到該第一節點。
  15. 一種用於讀取電源積體電路(IC)之可程式化反熔絲區塊的方法，包含：施加一第一電壓到該電源IC的一第一接腳，該第一接腳係被連接一電路，該電路於一第一節點上降低該第 一電壓到一第二電壓，該第一接腳係亦被連接到該電源IC的一高電壓場效電晶體(HVFET)的一汲極；連接該第二電壓到該可程式化反熔絲區塊的一共用節點，該共用節點可被連接到複數個反熔絲，每一反熔絲皆具有一程式化狀態；產生一讀取訊號，該讀取訊號會開啟複數個選擇器切換，每一選擇器切換連接到該等反熔絲中對應的一個；以及閂鎖一電壓電位於每一選擇器切換器之一第二節點上，該電壓電位係代表每一反熔絲的程式化狀態。
  16. 如申請專利範圍第15項之方法，進一步包含藉由該電源IC之一控制器來讀取每一反熔絲的該閂鎖程式化狀態。
  17. 如申請專利範圍第15項之方法，進一步包含在閂鎖一電壓電位之後將該可程式化反熔絲區塊與該第一節點斷開。
  18. 如申請專利範圍第15項之方法，其中每一選擇器切換包含一場效電晶體具有連接到一對應一個反熔絲的一汲極，每一選擇器切換另具有一閘極及一源極。
  19. 如申請專利範圍第15項之方法，其中該電路包含一分接頭電晶體元件。
  20. 如申請專利範圍第15項之方法，其中該電路包含一準偏移電晶體元件。
  21. 如申請專利範圍第15項之方法，其中該讀取訊號係由一控制器所產生。
  22. 一種用於讀取電源積體電路(IC)之可程式化反熔絲區塊的方法，包含：降低一事先外部施加至該電源IC的一第一接腳之第一電壓至一第二電壓，並提供該第二電壓在一第一內部節點上，該第二電壓實質小於該第一電壓，其中將該第一電壓降到該第二電壓，包含使電流從該第一節點分流；啟動一隔離電路方塊，以將出現在一第一節點上的該第二電壓連接到該可程式化反熔絲區塊的一共用節點，該共用節點可被連接到複數個反熔絲，每一反熔絲則具有一程式化狀態；以及產生一讀取訊號，該讀取訊號使代表每一反熔絲之程式化狀態的一電壓電位被閂鎖入一對應的閂鎖元件。
  23. 如申請專利範圍第22項之方法，其中該第一接腳可被連接到高電壓場效電晶體(HVFET)的一汲極以及一分接頭元件的一第一端，該分接頭元件亦具有一第二端點連接到該第一內部節點。
  24. 如申請專利範圍第22項之方法，進一步包含將來自每一對應閂鎖元件之每一反熔絲的程式化狀態輸出到該電源IC的一控制器。
  25. 如申請專利範圍第22項之方法，進一步包含在閂鎖一電壓電位之後將該隔離電路方塊停止，從而將該可程式化反熔絲區塊之該共同節點與該第一內部節點斷開。
  26. 如申請專利範圍第22項之方法，其中該第一電壓為等於或大於150V。
  27. 如申請專利範圍第24項之方法，其中該控制器為一低電壓(LV)控制器，以及進一步其中該讀取訊號係由該LV控制器所產生。
TW100115870A 2010-05-07 2011-05-06 在高壓積體電路中用於讀取可程式化反熔絲的方法與裝置 TWI539464B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/800,054 US7932738B1 (en) 2010-05-07 2010-05-07 Method and apparatus for reading a programmable anti-fuse element in a high-voltage integrated circuit

Publications (2)

Publication Number Publication Date
TW201214447A TW201214447A (en) 2012-04-01
TWI539464B true TWI539464B (zh) 2016-06-21

Family

ID=43880455

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100115870A TWI539464B (zh) 2010-05-07 2011-05-06 在高壓積體電路中用於讀取可程式化反熔絲的方法與裝置

Country Status (4)

Country Link
US (3) US7932738B1 (zh)
KR (1) KR101281857B1 (zh)
CN (1) CN102237141B (zh)
TW (1) TWI539464B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786533B2 (en) * 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US7859037B2 (en) 2007-02-16 2010-12-28 Power Integrations, Inc. Checkerboarded high-voltage vertical transistor layout
US7595523B2 (en) * 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
US8653583B2 (en) * 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
US7557406B2 (en) * 2007-02-16 2009-07-07 Power Integrations, Inc. Segmented pillar layout for a high-voltage vertical transistor
US8129815B2 (en) 2009-08-20 2012-03-06 Power Integrations, Inc High-voltage transistor device with integrated resistor
US7932738B1 (en) * 2010-05-07 2011-04-26 Power Integrations, Inc. Method and apparatus for reading a programmable anti-fuse element in a high-voltage integrated circuit
US8164125B2 (en) 2010-05-07 2012-04-24 Power Integrations, Inc. Integrated transistor and anti-fuse as programming element for a high-voltage integrated circuit
US8305826B2 (en) * 2010-05-07 2012-11-06 Power Integrations, Inc. Method and apparatus for programming an anti-fuse element in a high-voltage integrated circuit
KR101240256B1 (ko) * 2011-03-28 2013-03-11 에스케이하이닉스 주식회사 반도체 집적회로
KR20130062452A (ko) 2011-11-24 2013-06-13 삼성전기주식회사 Ｅｓｌ시스템의 지능형 통신 관리 방법
KR101953241B1 (ko) * 2012-05-02 2019-02-28 삼성전자 주식회사 안티퓨즈 셀 데이터를 모니터링할 수 있는 안티퓨즈 회로 및 이를 포함하는 반도체 장치
US9543396B2 (en) 2013-12-13 2017-01-10 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped regions
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates
WO2016168123A1 (en) * 2015-04-12 2016-10-20 NEO Semiconductor, Inc. A cmos anti-fuse cell
WO2017176287A1 (en) 2016-04-08 2017-10-12 Power Integrations, Inc. Integrated resistor for semiconductor device
US10135357B1 (en) 2017-09-07 2018-11-20 Power Integrations, Inc. Threshold detection with tap
CN109188235B (zh) * 2018-10-22 2020-10-16 北京金风科创风电设备有限公司 变流器中igbt开关状态的检测方法、装置、电路
CN113078898B (zh) * 2021-04-15 2023-07-14 泉芯电子技术(深圳)有限公司 反熔丝修调电路及其修调方法
US11979090B2 (en) 2021-08-12 2024-05-07 Power Integrations, Inc. Power converter controller with branch switch
CN114123834B (zh) * 2021-10-29 2024-03-29 广东汇芯半导体有限公司 半导体电路

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5299150A (en) * 1989-01-10 1994-03-29 Actel Corporation Circuit for preventing false programming of anti-fuse elements
US5285369A (en) 1992-09-01 1994-02-08 Power Integrations, Inc. Switched mode power supply integrated circuit with start-up self-biasing
US5282107A (en) 1992-09-01 1994-01-25 Power Integrations, Inc. Power MOSFET safe operating area current limiting device
US5977763A (en) * 1996-02-27 1999-11-02 Micron Technology, Inc. Circuit and method for measuring and forcing an internal voltage of an integrated circuit
US6185705B1 (en) * 1997-03-07 2001-02-06 Micron Technology, Inc. Method and apparatus for checking the resistance of programmable elements
US5892716A (en) * 1998-06-04 1999-04-06 Micron Technology, Inc. Method and apparatus for global testing the impedance of a programmable element
US6424161B2 (en) * 1998-09-03 2002-07-23 Micron Technology, Inc. Apparatus and method for testing fuses
KR100504433B1 (ko) * 1999-01-09 2005-07-29 주식회사 하이닉스반도체 앤티퓨즈를 이용한 메모리소자의 리페어 회로
US6266291B1 (en) * 1999-02-23 2001-07-24 Micron Technology, Inc. Voltage independent fuse circuit and method
US6388853B1 (en) 1999-09-28 2002-05-14 Power Integrations, Inc. Method and apparatus providing final test and trimming for a power supply controller
US6630724B1 (en) 2000-08-31 2003-10-07 Micron Technology, Inc. Gate dielectric antifuse circuits and methods for operating same
US6640435B2 (en) 2001-02-20 2003-11-04 Power Integrations, Inc. Methods for trimming electrical parameters in an electrical circuit
US6635544B2 (en) 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US6555873B2 (en) 2001-09-07 2003-04-29 Power Integrations, Inc. High-voltage lateral transistor with a multi-layered extended drain structure
US7221011B2 (en) 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
US6545928B1 (en) * 2001-09-25 2003-04-08 Micron Technology, Inc. Antifuse programming current limiter
US6621324B2 (en) * 2002-02-19 2003-09-16 International Business Machines Corporation Redundant antifuse segments for improved programming efficiency
US6693481B1 (en) * 2002-08-20 2004-02-17 Intel Corporation Fuse circuit utilizing high voltage transistors
US20050254189A1 (en) * 2004-05-07 2005-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection circuit with low parasitic capacitance
US7002398B2 (en) 2004-07-08 2006-02-21 Power Integrations, Inc. Method and apparatus for controlling a circuit with a high voltage sense device
US7102951B2 (en) * 2004-11-01 2006-09-05 Intel Corporation OTP antifuse cell and cell array
US7268577B2 (en) * 2004-12-17 2007-09-11 International Business Machines Corporation Changing chip function based on fuse states
JP2007067340A (ja) * 2005-09-02 2007-03-15 Nec Electronics Corp 半導体集積回路装置およびそのテスト方法
US7339848B1 (en) * 2005-11-03 2008-03-04 Cypress Semiconductor Corporation Anti-fuse latch circuit and method including self-test
US7859925B1 (en) * 2006-03-31 2010-12-28 Cypress Semiconductor Corporation Anti-fuse latch self-test circuit and method
US7782083B2 (en) * 2006-12-14 2010-08-24 Cambridge Semiconductor Limited Trimming circuits and methods
JP2008198304A (ja) * 2007-02-15 2008-08-28 Toshiba Corp 不揮発性半導体記憶装置
US20080211513A1 (en) * 2007-02-15 2008-09-04 Stmicroelectronics, Inc. Initiation of fuse sensing circuitry and storage of sensed fuse status information
KR20100079705A (ko) 2008-12-31 2010-07-08 주식회사 동부하이텍 수평형 디모스 소자
JP2010206114A (ja) * 2009-03-05 2010-09-16 Renesas Electronics Corp 電気ヒューズのテスト方法、及び電気ヒューズ回路
US8207580B2 (en) 2009-05-29 2012-06-26 Power Integrations, Inc. Power integrated circuit device with incorporated sense FET
US7932738B1 (en) 2010-05-07 2011-04-26 Power Integrations, Inc. Method and apparatus for reading a programmable anti-fuse element in a high-voltage integrated circuit
US8164125B2 (en) 2010-05-07 2012-04-24 Power Integrations, Inc. Integrated transistor and anti-fuse as programming element for a high-voltage integrated circuit

Also Published As

Publication number Publication date
KR20110123688A (ko) 2011-11-15
KR101281857B1 (ko) 2013-07-03
TW201214447A (en) 2012-04-01
CN102237141A (zh) 2011-11-09
US20110276292A1 (en) 2011-11-10
US20130293256A1 (en) 2013-11-07
US8487646B2 (en) 2013-07-16
US7932738B1 (en) 2011-04-26
CN102237141B (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
TWI539464B (zh) 在高壓積體電路中用於讀取可程式化反熔絲的方法與裝置
TWI552305B (zh) 積體電晶體及反熔絲作為編程元件用於高壓積體電路
CN108983007A (zh) 短路保护的检测电路和检测方法
US11474546B2 (en) Method of operating a low dropout regulator by selectively removing and replacing a DC bias from a power transistor within the low dropout regulator
WO2013138750A1 (en) SYSTEM AND APPARATUS FOR DRIVER CIRCUIT FOR PROTECTION OF GATES OF GaN FETS
JP2010130822A (ja) 半導体装置
US8471623B2 (en) Integrated circuit
TWI248656B (en) Semiconductor device
US8755241B2 (en) Method and apparatus for programming an anti-fuse element in a high-voltage integrated circuit
CN109951064A (zh) 高电压启动电路及开关模式电源
CN102044866A (zh) 集成电路的过度电性应力保护电路
TWI338309B (en) Trimmer and related trimming method
US20120068761A1 (en) Method and apparatus for protection of an anti-fuse element in a high-voltage integrated circuit
US10103628B2 (en) Switchless capacitive high voltage sensing
KR102520589B1 (ko) 저전계 충전용 커패시터를 이용한 전력손실보호 집적회로
JP2014176045A (ja) 半導体リレーの駆動装置及びそれを用いた半導体リレー
US11521695B1 (en) Digital bit generators for trim circuits
JP5196222B2 (ja) ゲート耐圧試験装置及び方法
CN113225056A (zh) 一种控制电路、电路控制方法及电子产品
CN113078898A (zh) 反熔丝修调电路及其修调方法
TW200415837A (en) Integrated floating power transfer device with electromagnetic emission control circuit and method
TW201238004A (en) Trim circuit for power supply controller
TW201814994A (zh) 跨電源域的靜電放電防護電路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees