CN113078898A - 反熔丝修调电路及其修调方法 - Google Patents

Abstract

本发明涉及反熔丝修调电路及其修调方法。反熔丝修调电路，包括恒流源电路、检测电路、反熔丝、隔离限流电路、电源电压VDD，所述恒流源电路顺序连接检测电路、隔离限流电路和反熔丝；当检测电路检测到状态电压V_S大于某个阈值电压V_TH(V_TH≥1.5V)时，检测电路输出的修调逻辑信号T_Si为低电平；当检测电路检测到状态电压V_S小于阈值电压V_TH时，检测电路输出的修调逻辑信号T_Si为高电平。

Description

反熔丝修调电路及其修调方法

技术领域

本发明属于集成电路技术领域，特别涉及一种集成电路中的反熔丝修调电路及其修调方法。

背景技术

反熔丝通常是指可以通过一定电压或电流进行熔烧使其从原来的开路状态不可逆的转变到短路状态的这一类器件和电路，一般应用于调整电路中的某些电参数，比如：基准电压、频率等等。

而反熔丝修调电路就是对反熔丝进行熔烧和检测的电路，反熔丝修调电路除了要保证可靠稳定的对反熔丝进行熔烧之外，还必须保证熔烧时集成电路中其它器件和电路不会被损伤，同时还要能检测出反熔丝的开、短路状态。

图1所示是反熔丝修调电路的传统电路之一，图1中所示只是其中一位反熔丝及其修调电路，即第i(i＝1,2,3,…,n)位，图1中，反熔丝AFi采用PMOS场效应管实现；INVi1和INVi2是反相器；NMi1～NMi3是NMOS场效应管；信号FSi是反熔丝位选择信号，在测试状态下，当需要熔烧某位反熔丝时，其对应的FSi被设置为低电平，使得NMi1导通、NMi2关断，而其它位的FSi被设置为高电平；在工作状态下，所有位的FSi信号都被设置为高电平；电压VB给NMi3提供偏置电压，使得当NMi3的漏极电压足够高时，NMi3流过恒定的电流。这样，在测试状态下，NMi1导通，AFi的栅极就连接到地，在Ti上加上合适的高电压并限流，该高电压大于PMOS反熔丝AFi的栅氧击穿电压，反熔丝AFi的栅氧被击穿，就会被安全的熔短路；在工作状态下，Ti被设置为正常的工作电压，所有位的NMi1关闭、NMi2导通，如果某位反熔丝AFi是开路的，则其对应的NMi3漏极被下拉到低电平，TSi(i＝1,2,3,…,n)就会输出高电平，如果某位反熔丝AFi被熔短路了，则其对应的NMi2漏极电压等于Ti上的电压，NMi3漏极电压变高，TSi(i＝1,2,3,…,n)就会输出低电平，然后各位反熔丝修调电路的TSi(i＝1,2,3,…,n)信号经过逻辑运算，就可以去控制调整基准电压等电参数了。

图1所示的电路中，如果PMOS反熔丝AFi、NMOS场效应管NMi1～NMi3和反相器INVi1和INVi2都采用标准CMOS低压工艺的常规器件来实现，则PMOS反熔丝AFi的栅氧击穿电压就会远大于NMi1、NMi2等器件的漏-源耐压，那么当反熔丝AFi被熔短路时，NMi1、NMi2等器件就可能被损坏。图1电路既要可靠稳定的熔烧反熔丝，又要保证熔烧时集成电路中其它器件和电路不会被损伤，目前有三种解决方案：第一种方案，反熔丝AFi采用特别设计的结构和电路或者增加额外的层次，使得反熔丝AFi的熔烧电压低于常规器件的耐压，但是，这种方案会增加集成电路的成本，并降低集成电路的工艺兼容性，有的还需要IP授权；第二种方案是采用高压工艺来实现，反熔丝AFi、NMOS场效应管NMi3、反相器INVi1和INVi2都采用低压器件，而NMOS场效应管NMi1、NMi2都采用高压器件，并且这些高压器件的耐压要远大于反熔丝AFi的熔烧电压。但是，这种方案同样会增加集成电路的成本，并降低集成电路的工艺兼容性；第三种方案，是采用耐压高的电阻将反熔丝和其它电路隔离，这种方案为了可靠的熔烧反熔丝和提供足够的限流以保护其它电路，一方面要求电阻阻值高，故电路面积较大，另一方面要求电阻的耐压远高于反熔丝的熔烧电压，对工艺有一定要求，其工艺兼容性也不够好。

现有的各种反熔丝修调电路都存在着工艺兼容性差或者电路成本高的缺点。传统的反熔丝修调方法有两种：

第一种方法，首先推导出所调电参数的理论修调公式，然后在熔烧前测试出该电参数的初始值，再根据初始值和目标值用理论公式计算出修调值，对修调值进行四舍五入或者取整后进行转换(比如，转换为二进制数)就可以找到所需烧调的反熔丝组合了，然后按位对各位反熔丝进行熔烧，熔烧完成后，再测试验证电参数是否达到目标值。该修调方法的缺点是受器件匹配精度、运放或比较器失调电压和测试误差等随机因素影响，理论公式计算值和测试值存在较大误差，使得测试生产良率降低，电参数精度不高，从而降低了集成电路的产品品质。

第二种方法，增加预修调电路对所调电参数进行遍历预修调，预修调电路可以放在芯片内部，也可以在生产测试时放在芯片外部，通过程序控制使得所调电参数在最小值和最大值之间单调变化，并输出所有可能的电参数值，这些电参数值和各种可能的反熔丝组合一一对应，当在某个反熔丝组合下，测试到的电参数值和目标值最接近时，记下该反熔丝组合，然后按照该反熔丝组合对各位反熔丝进行熔烧，熔烧完成后，再测试验证电参数是否达到目标值。该修调方法的缺点是在预修调过程中，所有可能的反熔丝组合都要测试一次，当反熔丝位比较多时，生产测试时间长、效率低，如果反熔丝位有n位，则需要测试2ⁿ个值，比如，当反熔丝位有10位时，需要测试1024个值。

发明内容

为了解决上述问题，本发明提供了一种用标准CMOS低压工艺的常规器件来实现的反熔丝和反熔丝修调电路。其中，反熔丝和反熔丝修调电路都可以采用标准CMOS低压工艺的常规器件来实现，而反熔丝修调电路可以保证修调电路自身和集成电路中的其它器件和电路在熔烧时不会被损伤，由此提高反熔丝的通用性，工艺兼容性好，并且不增加电路成本；而本发明的修调方法还可以通过预修调提高所调整电路参数的精度，从而提升集成电路的产品品质，该预修调方法还简化了预修调过程，缩短了预修调的时间，效率高，不增加生产测试成本。本发明的反熔丝修调电路及其修调方法，解决了传统技术工艺兼容性差、电参数精度不高和修调时间长、效率低的问题，克服了传统技术的缺点，提高了电路的通用性和电参数精度，从而提升了产品品质。

本发明的技术解决方案是所述反熔丝修调电路，其特殊之处在于，所述反熔丝修调电路包括恒流源电路、检测电路、反熔丝、隔离限流电路、电源电压VDD，所述恒流源电路顺序连接检测电路、隔离限流电路和反熔丝；当检测电路检测到状态电压V_S大于某个阈值电压V_TH(V_TH≥1.5V)时，检测电路输出的修调逻辑信号T_Si为低电平；当检测电路检测到状态电压V_S小于阈值电压V_TH时，检测电路输出的修调逻辑信号T_Si为高电平。

作为优选：所述恒流源电路包括偏置电压V_B、PMOS场效应管PM₁、PM₁的寄生体二极管PD，所述偏置电压V_B给PMOS场效应管PM₁提供合适的偏置，恒流源电流Ic为100nA；所述反熔丝由PMOS场效应管PM₂构成，连接在修调输入引脚T_i和地之间；所述检测电路由PMOS场效应管PM₃和NMOS场效应管NM₁组成；NMOS场效应管NM₁的宽长比为0.5/10，以提高阈值电压V_TH和减小检测电路的工作电流。

作为优选：所述NMOS场效应管NM₁的源极分别接入NMOS场效应管NM₂的漏极和栅极。

作为优选：所述隔离限流电路由串联的P型通用二极管D₁与P型通用二极管D₂构成，所述P型通用二极管D₁和P型通用二极管D₂位于不同N阱中；或者，所述隔离限流电路仅由P型通用二极管D₁构成。

作为优选：所述P型通用二极管由依次形成包容关系的P型衬底、N阱、N型重掺杂区、P型重掺杂区构成；所述PMOS场效应管由依次形成包容关系的P型衬底、N阱、N型重掺杂区、P型重掺杂区、多晶硅栅构成；当PMOS场效应管作为反熔丝，所述多晶硅栅接高电压时，反熔丝PM₂的栅极连接修调输入引脚T_i，PM₂的栅极为高电压，其栅极不起作用，故作为反熔丝的PMOS场效应管PM₂具有和P型通用二极管完全相同的工艺层次和结构，二者的耐压即N型重掺杂区和P型重掺杂区之间的PN结反向击穿电压是相同的。

作为优选：所述检测电路的状态电压V_S位于隔离限流电路和恒流源电路的连接处；或者所述检测电路的状态电压V_S位于P型通用二极管D₁的正极和D₂的负极连接处。

本发明的另一技术解决方案是所述反熔丝修调电路的修调方法，其特殊之处在于，包括以下步骤：

⑴对反熔丝进行熔烧时，电源电压VDD连接到不大于5V的电源电压上也可接地，然后在修调输入引脚T_i上加上合适的高电压对反熔丝进行熔烧，因PMOS场效应管PM₂具有与P型通用二极管D₁、D₂相同的耐压，并且P型通用二极管D₁与D₂位于不同N阱中，P型通用二极管D₁和D₂串联后的耐压是PMOS场效应管PM₂耐压的两倍，即P型通用二极管D₁和D₂不会在熔烧时被击穿或损伤；

⑵熔烧时P型通用二极管D₁和D₂处于反偏状态，电流It很小，为pA级，避免了大电流对检测电路和恒流源电路的冲击，从PMOS场效应管PM₁的寄生体二极管PD到VDD再到地的路径为低阻通路，所述低阻通路和隔离限流电路串联，而PD上的压降为0.7V，V_S＝VDD+0.7V，使得熔烧时的高电压绝大部分都落在隔离限流电路上，进而避免了高电压对检测电路和恒流源电路的冲击，熔烧时保证(VDD+0.7V)小于检测电路和恒流源电路的最高耐压就是安全的；

⑶当VDD连接正常的电源电压时，在反熔丝被熔烧前，修调输入引脚T_i对地开路，并且T_i不外接电压，恒流源的电流Ic使得状态电压V_S等于VDD电压，大于阈值电压V_TH，检测电路输出的修调逻辑信号T_Si为低电平；

⑷当反熔丝被熔烧短路到地后，状态电压V_S的电压等于隔离限流电路两端的压降，为0.5V或者1.0V，小于阈值电压V_TH，检测电路输出的修调逻辑信号T_Si为高电平；通过各位反熔丝修调电路输出的修调逻辑信号T_Si的高、低电平变化就可以去控制调整基准电压等电参数，使其满足设定需求。

与现有技术相比，本发明的有益效果:

⑴本发明的反熔丝修调电路利用击穿电压和PMOS反熔丝相同的两个P型通用二极管相串联，实现熔烧时的高压隔离和限流，避免高电压和大电流对芯片其它电路的冲击，既能可靠稳定的熔烧反熔丝，又能保证反熔丝修调电路自身和集成电路中其它器件和电路在熔烧时不会被损伤，所以本发明的反熔丝和反熔丝修调电路都可以采用标准CMOS低压工艺的常规器件来实现。

⑵本发明的反熔丝修调方法利用反熔丝熔烧前后的开、短路特性通过控制芯片外围开关可以实现反熔丝的虚拟熔烧和电参数的预修调，为了缩短修调时间，先通过理论公式计算进行粗略预修调，再通过粗略预修调值和目标值之间的偏差缩小并锁定精准预修调的范围，在此小范围内进行遍历预修调就可以得到对应的精准反熔丝组合，再按此组合进行反熔丝的熔烧、修调就可以得到满足要求的电参数。

⑶本发明的反熔丝及其修调电路均可采用标准CMOS低压工艺的常规器件实现，工艺兼容性好；通过预修调减小了器件匹配精度、失调电压等随机因素的不利影响，极大地提高了所修调电参数的精度，从而提升了集成电路的产品品质；粗略预修调和精准预修调相结合，极大地简化了预修调过程，缩短了预修调时间，提高了修调效率，降低了生产测试成本。

附图说明

图1是传统的反熔丝修调电路的电路图；

图2是本发明反熔丝修调电路的电路图；

图3是本发明P型通用二极管结构的剖面示意图；

图4是本发明PMOS场效应管结构的剖面示意图；

图5是本发明的芯片外围预修调电路的电路图；

图6是本发明第二个较佳实施例反熔丝修调电路的电路图；

图7是本发明第三个较佳实施例反熔丝修调电路的电路图。

具体实施方式

本发明下面将结合附图作进一步详述：

图2示出了本发明的第一个实施例。

请参阅图1所示，图2中所示只是其中一位反熔丝及其修调电路，即第i(i＝1,2,3,…,n)位，图2中VDD是电源电压，偏置电压VB给PMOS场效应管PM₁提供合适的偏置，当PM₁漏极电压足够低时，它们组成一个恒流源电路，恒流源的电流Ic被设计得很小，比如100nA，以减小功耗，PD是PM₁的寄生体二极管；二极管D₁和D₂是位于不同N阱中的P型通用二极管，它们组成了隔离限流电路；反熔丝由PMOS场效应管PM₂构成，连接在修调输入引脚T_i和地之间；由PMOS场效应管PM₃和NMOS场效应管NM₁、NM₂组成了检测电路，当检测电路检测到状态电压V_S大于某个阈值电压V_TH(V_TH≥1.5V)时，检测电路输出的修调逻辑信号T_Si为低电平；当检测电路检测到状态电压V_S小于阈值电压V_TH时，检测电路输出的修调逻辑信号T_Si为高电平；NMOS场效应管NM₂的作用是提高阈值电压V_TH并减小检测电路的工作电流，NMOS场效应管NM₁的宽长比被设计得很小，比如：0.5/10，以进一步提高阈值电压V_TH和减小检测电路的工作电流。

请参阅图3和图4所示，标准CMOS低压工艺的P型通用二极管和PMOS场效应管的结构，从图3、图4可以看出，P型通用二极管和PMOS场效应管都包括了相同的工艺层次和相似的结构，包括：P型衬底10、N阱11、N型重掺杂区12、P型重掺杂区13；二者在工艺层次上唯一的不同是PMOS场效应管还具有多晶硅栅14这一层，但是当PMOS场效应管作为反熔丝，其多晶硅栅14接高电压时，如图2中所示PM₂的栅极连接修调输入引脚T_i，栅极为高电压，其栅极不起作用，故作为反熔丝的PMOS场效应管PM₂具有和P型通用二极管D₁、D₂几乎完全相同的工艺层次和结构，所以，二者的耐压即N型重掺杂区12和P型重掺杂区13之间的PN结反向击穿电压是相同的。

所述反熔丝修调电路的修调方法，包括以下步骤：

⑴对反熔丝进行熔烧时，VDD可以连接到不大于5V的电源电压上也可以接地，然后在修调输入引脚T_i上加上合适的高电压对反熔丝进行熔烧，因为PMOS场效应管PM₂具有和P型通用二极管D₁、D₂相同的耐压，并且P型通用二极管D1和D2位于不同N阱中，所以P型通用二极管D₁和D₂串联后的耐压是PMOS场效应管PM₂耐压的两倍，即P型通用二极管D₁和D₂不会在熔烧时被击穿或损伤；

⑵熔烧时P型通用二极管D₁和D₂处于反偏状态，电流It很小，为pA级，这样就避免了大电流对检测电路和恒流源电路的冲击，另一方面，从PMOS场效应管PM₁的寄生体二极管PD到VDD再到地的路径，是一个低阻通路，该低阻通路和P型通用二极管D₁、D₂串联，而PD上的压降一般为0.7V，所以V_S＝VDD+0.7V，这样就使得熔烧时的高电压绝大部分都落在P型通用二极管D₁、D₂上，从而避免了高电压对检测电路和恒流源电路的冲击，熔烧时只要保证(VDD+0.7V)小于检测电路和恒流源电路的最高耐压就是安全的；

⑶当VDD连接正常的电源电压时，在反熔丝被熔烧前，修调输入引脚Ti对地开路，并且Ti不外接电压，恒流源的电流Ic使得状态电压V_S等于VDD电压，大于阈值电压VTH，检测电路输出的修调逻辑信号T_Si为低电平；

⑷当反熔丝被熔烧短路到地后，状态电压V_S的电压等于P型通用二极管D₁、D₂的正向压降之和，为1.0V，小于阈值电压VTH，检测电路输出的修调逻辑信号T_Si为高电平；通过各位反熔丝修调电路输出的修调逻辑信号T_Si的高、低电平变化就可以去控制调整基准电压等电参数，使其满足特定需求。

请参阅图5所示，本发明的芯片外围预修调电路，其中，VDD是集成电路的电源电压脚；VSS是集成电路的接地脚；T_EP是所修调电参数的输出脚；T_i(i＝1,2,3,…,n)是修调输入引脚，集成电路内部有n位反熔丝及其修调电路和T_i(i＝1,2,3,…,n)一一对应，开关S_i(i＝1,2,3,…,n)分别连接到集成电路的T_i(i＝1,2,3,…,n)等引脚上，这些开关可以是MOSFET开关管，也可以是BJT开关管，还可以是继电器等开关器件，或者是这些开关器件的组合，这些开关可以被各自独立的控制，使得T_i(i＝1,2,3,…,n)等引脚可以分别悬空，也可以分别连接到地，还可以分别连接到熔烧电压V_Ti(i＝1,2,3,…,n)上；根据构成反熔丝的器件类型及其修调电路的不同，熔烧电压V_Ti(i＝1,2,3,…,n)可以是分别独立的，也可以是连接在一起的同一个电压。

请参阅图2、图5所示，本发明的反熔丝预修调方法，包括以下步骤：

⑴熔烧前测试出电参数TEP的初始值TEP_i；

⑵根据初始值TEP_i和目标值TEP_t用理论公式计算并进行四舍五入或者取整后得到粗略预修调值N_i，将粗略预修调值N_i进行转换(比如，转换为二进制数)得到粗略预修调的反熔丝组合；

⑶根据得到的粗略预修调反熔丝组合按位对各位反熔丝进行粗略虚拟熔烧并测试出TEP的粗略电参数值TEP_r；因为反熔丝在熔烧前是对地开路的，而熔烧后是短路到地的，所以在芯片外围通过控制对应的开关S_i(i＝1,2,3,…,n)就对相应位的反熔丝进行虚拟熔烧，即修调输入引脚T_i(i＝1,2,3,…,n)通过对应的开关S_i(i＝1,2,3,…,n)连接到地时，就模拟了对应的反熔丝被熔短路连接到地后的状态，电参数TEP就会随之变化，而修调输入引脚T_i(i＝1,2,3,…,n)悬空时，相对应的反熔丝位就没有被虚拟熔烧；

⑷假设理论上设计的电参数TEP的修调步长为PTS，计算粗略电参数值偏差TEP_d＝TEP_t-TEP_r，然后计算TEP_d/PTS，取绝对值并进行四舍五入或者取整后得到粗略预修调值的偏差N_d。

本发明可以用于调整各种电参数，而不同的电参数的理论公式是不相同的，比较常见的电参数，比如基准电压，其理论公式的一般形式为：

TEP＝K1+K2*N (1)

式中：TEP是基准电压；K1是一个未知量，随温度、工艺和电源电压变化，但在相同测试条件下(温度相同，工艺角相同，电源电压相同，同一颗芯片)是一个常数；K2是一个预先设计的常数，是已知的；N是修调值，将N转换后得到反熔丝的修调组合，N的最大值是预先设计好的，也是已知的，N的最小值为零，也就是不修调；

不修调时，N＝0，代入公式(1)得到电参数TEP的初始值TEP_i：

TEP_i＝K1 (2)

而电参数TEP的目标值TEP_t也是已知的，代入公式(1)得：

TEP_t＝K1+K2*N_i (3)

结合公式(2)、(3)得到粗略预修调值N_i：

N_i＝(TEP_t-TEP_i)/K2 (4)。

假设N-amin是精准预修调范围的最小值，而N-amax是精准预修调范围的最大值，N-a是满足要求的精准预修调值，因为电参数TEP是随反熔丝单调变化的，如果TEP_i是所有可能的TEP数值中的最小值，

则当TEP_d>0时，N-amin＝N_i，N-amax＝N_i+N_d+1，

当TEP_d<0时，N-amin＝N_i-N_d-1，N-amax＝N_i；

当TEP_d＝0时，N-a＝N_i；

如果TEP_i是所有可能的TEP数值中的最大值，则

当TEP_d>0时，N-amin＝N_i-N_d-1，N-amax＝N_i，

当TEP_d<0时，N-amin＝N_i，N-amax＝N_i+N_d+1；

当TEP_d＝0时，N-a＝N_i；

⑸根据所述偏差N_d确定N-amin至N-amax范围，从N-amin到N-amax进行小范围的遍历预修调，计算出N-amin到N-amax范围内所有可能的反熔丝修调组合，对每个反熔丝修调组合按位对各位反熔丝进行虚拟熔烧并测试出对应的TEP预修调值，这些TEP预修调值和各个反熔丝组合一一对应，当在某个反熔丝组合下，测试到的电参数值和目标值最接近时，就得到精准反熔丝组合和对应的精准预修调值N-a；

⑹按照精准预修调值N-a和对应的精准反熔丝组合对各位反熔丝按位进行熔烧，熔烧完成后，再测试验证电参数TEP的最终值TEP_f和目标值TEP_t之间的误差是否满足要求。

图6示出了本发明的第二个实施例。

请参阅图6所示，图6电路与图2电路的区别在于：图2电路的状态电压V_S位于P型通用二极管D₂的正极和恒流源的连接处，而图6电路的状态电压V_S位于P型通用二极管D₁的正极和D₂的负极连接处，和图2电路相比，当反熔丝被熔烧短路到地后，图6电路的状态电压V_S会小一个二极管的正向压降，为0.5V，故阈值电压V_TH也可以小一些，比如：0.8V，所以图6的检测电路少了一个NMOS场效应管NM₂，而将NMOS场效应管NM₁的源极接地，同样的，NMOS场效应管NM1的宽长比被设计得很小，以提高阈值电压V_TH和减小检测电路的工作电流。为降低PMOS场效应管PM₃和NMOS场效应管NM₁的栅氧在熔烧时被高压击穿的风险，图6电路在熔烧时VDD最好接地以减小状态电压V_S在熔烧时的电压。图6电路要求场效应管的栅氧击穿电压大于PMOS场效应管的源-漏击穿电压，所以对于特征尺寸很小的薄栅工艺，需要注意这一点，对于0.18um以上的标准CMOS工艺，图6电路都适用。

图6电路的优点是：少用一个NMOS场效应管NM2，简化了电路，减小了电路面积。

图7示出了本发明的第三个实施例。

请参阅图7所示，图7电路与图6电路的区别在于：图7电路少了一个P型通用二极管D₂，状态电压V_S位于P型通用二极管D₁的正极和恒流源的连接处，同样的，图7电路的状态电压VS也为0.5V，所以检测电路和图6电路是一样的。图7电路因为少了一个P型通用二极管D₂，所以熔烧时需要精准的控制熔烧电压，使得熔烧电压小于P型通用二极管D₁的反向击穿电压与PM₁的寄生体二极管PD的正向压降之和，以免电流It太大。

图7电路的优点是：少用一个NMOS场效应管NM₂和一个P型通用二极管D₂，简化了电路，减小了电路面积。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明权利要求的涵盖范围。

Claims (7)

1.一种反熔丝修调电路，其特征在于，所述反熔丝修调电路包括恒流源电路、检测电路、反熔丝、隔离限流电路、电源电压VDD，所述恒流源电路顺序连接检测电路、隔离限流电路和反熔丝；当检测电路检测到状态电压V_S大于某个阈值电压V_TH(V_TH≥1.5V)时，检测电路输出的修调逻辑信号T_Si为低电平；当检测电路检测到状态电压V_S小于阈值电压V_TH时，检测电路输出的修调逻辑信号T_Si为高电平。

2.根据权利要求1所述反熔丝修调电路，其特征在于，所述恒流源电路包括偏置电压V_B、PMOS场效应管PM₁、PM₁的寄生体二极管PD，所述偏置电压V_B给PMOS场效应管PM₁提供合适的偏置，恒流源电流Ic为100nA；所述反熔丝由PMOS场效应管PM₂构成，连接在修调输入引脚T_i和地之间；所述检测电路由PMOS场效应管PM₃和NMOS场效应管NM₁组成；NMOS场效应管NM₁的宽长比为0.5/10，以提高阈值电压V_TH和减小检测电路的工作电流。

3.根据权利要求2所述反熔丝修调电路，其特征在于，所述NMOS场效应管NM₁的源极分别接入NMOS场效应管NM₂的漏极和栅极。

4.根据权利要求1所述的反熔丝修调电路，其特征在于，所述隔离限流电路由串联的P型通用二极管D₁与P型通用二极管D₂构成，所述P型通用二极管D₁和P型通用二极管D₂位于不同N阱中；或者，所述隔离限流电路仅由P型通用二极管D₁构成。

5.根据权利要求1至4任一项所述反熔丝修调电路，其特征在于，所述P型通用二极管由依次形成包容关系的P型衬底、N阱、N型重掺杂区、P型重掺杂区构成；所述PMOS场效应管由依次形成包容关系的P型衬底、N阱、N型重掺杂区、P型重掺杂区、多晶硅栅构成；当PMOS场效应管作为反熔丝，所述多晶硅栅接高电压时，反熔丝PM₂的栅极连接修调输入引脚T_i，PM₂的栅极为高电压，其栅极不起作用，故作为反熔丝的PMOS场效应管PM₂具有和P型通用二极管完全相同的工艺层次和结构，二者的耐压即N型重掺杂区和P型重掺杂区之间的PN结反向击穿电压是相同的。

6.根据权利要求1至4任一项所述的反熔丝修调电路，其特征在于，所述检测电路的状态电压V_S位于隔离限流电路和恒流源电路的连接处；或者所述检测电路的状态电压V_S位于P型通用二极管D₁的正极和D₂的负极连接处。

7.一种反熔丝修调电路的修调方法，其特征在于，包括以下步骤：

⑴对反熔丝进行熔烧时，电源电压VDD连接到不大于5V的电源电压上也可接地，然后在修调输入引脚T_i上加上合适的高电压对反熔丝进行熔烧，因PMOS场效应管PM₂具有与P型通用二极管D₁、D₂相同的耐压，并且P型通用二极管D₁与D₂位于不同N阱中，P型通用二极管D₁和D₂串联后的耐压是PMOS场效应管PM₂耐压的两倍，即P型通用二极管D₁和D₂不会在熔烧时被击穿或损伤；

⑵熔烧时P型通用二极管D₁和D₂处于反偏状态，电流It很小，为pA级，避免了大电流对检测电路和恒流源电路的冲击，从PMOS场效应管PM₁的寄生体二极管PD到VDD再到地的路径为低阻通路，所述低阻通路和隔离限流电路串联，而PD上的压降为0.7V，V_S＝VDD+0.7V，使得熔烧时的高电压绝大部分都落在隔离限流电路上，进而避免了高电压对检测电路和恒流源电路的冲击，熔烧时保证(VDD+0.7V)小于检测电路和恒流源电路的最高耐压就是安全的；

⑶当VDD连接正常的电源电压时，在反熔丝被熔烧前，修调输入引脚T_i对地开路，并且T_i不外接电压，恒流源的电流Ic使得状态电压V_S等于VDD电压，大于阈值电压V_TH，检测电路输出的修调逻辑信号T_Si为低电平；

⑷当反熔丝被熔烧短路到地后，状态电压V_S的电压等于隔离限流电路两端的压降，为0.5V或者1.0V，小于阈值电压V_TH，检测电路输出的修调逻辑信号T_Si为高电平；通过各位反熔丝修调电路输出的修调逻辑信号T_Si的高、低电平变化就可以去控制调整基准电压等电参数，使其满足设定需求。

Images