TW201814994A - 跨電源域的靜電放電防護電路 - Google Patents

跨電源域的靜電放電防護電路 Download PDF

Info

Publication number
TW201814994A
TW201814994A TW105132274A TW105132274A TW201814994A TW 201814994 A TW201814994 A TW 201814994A TW 105132274 A TW105132274 A TW 105132274A TW 105132274 A TW105132274 A TW 105132274A TW 201814994 A TW201814994 A TW 201814994A
Authority
TW
Taiwan
Prior art keywords
node voltage
node
circuit
terminal
switch
Prior art date
Application number
TW105132274A
Other languages
English (en)
Other versions
TWI604676B (zh
Inventor
曹太和
顏承正
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW105132274A priority Critical patent/TWI604676B/zh
Priority to US15/715,672 priority patent/US10468401B2/en
Application granted granted Critical
Publication of TWI604676B publication Critical patent/TWI604676B/zh
Publication of TW201814994A publication Critical patent/TW201814994A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/20—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明提出一種靜電放電防護電路，包含：第一電流路徑開關，並聯於第一電路，且在第一節點電壓處於邏輯低電位時關斷；第一節點，用於提供第一節點電壓；第一電阻元件，耦接於第一節點與第一固定電位端之間；第一金氧半導體電容，耦接於第一電源端與第一節點之間；第二電流路徑開關，並聯於第二電路，且受控於第二節點電壓；開關控制電路，用於提供第二節點電壓；以及節點電壓控制電路，設置成在第一電源端供電給第一電路且第二電源端供電給第二電路時，依據第二節點電壓控制第一節點電壓的大小，以確保第一電流路徑開關維持在關斷狀態。

Description

跨電源域的靜電放電防護電路
本發明有關靜電放電防護電路，尤指一種跨電源域的靜電放電防護電路。
積體電路中常會將靜電放電防護電路與其他電路並聯，以提供與其他電路並聯的放電路徑。為了降低電路面積，傳統的靜電放電防護電路中所使用的電容器，多半是以金氧半導體電容(MOS capacitor)來實現。
然而，在許多先進的半導體製程中，金氧半導體電容很容易因為閘級氧化層厚度越來越薄，而發生閘級漏電流(gate leakage)的問題。如此一來，便可能導致靜電放電防護電路在其他電路正常運作的過程中產生誤作動，而造成積體電路發生故障或無法正常運作的問題。
有鑑於此，如何有效避免靜電放電防護電路因金氧半導體電容的閘級漏電流問題而產生誤作動的情況，實為業界有待解決的問題。
本說明書提供一種跨電源域的靜電放電防護電路的實施例，其包含：一第一電流路徑開關，位於一第一電源端與一第一固定電位端之間的一第一電流路徑上，並聯於一第一電路，且設置成在一第一節點電壓處於邏輯低電位時關斷；一第一節點，耦接於該第一電流路徑開關的一控制端，用於提供該第一節點電壓；一第一電阻元件，耦接於該第一節點與該第一固定電位端之間；一第一金氧半導體電容，耦接於該第一電源端與該第一節點之間，且設置成在該第一節點電壓處於邏輯低電位時進行充電；一第二電流路徑開關，位於一第二電源端與一第二固定電位端之間的一第二電流路徑上，並聯於一第二電路，且受控於一第二節點電壓；一開關控制電路，耦接於該第二電源端與該第二固定電位端之間，用於提供該第二節點電壓；以及一節點電壓控制電路，耦接於該第一固定電位端、該第一節點、以及該開關控制電路，設置成在該第一電源端供電給該第一電路且該第二電源端供電給該第二電路時，依據該第二節點電壓控制該第一節點電壓的大小，以確保該第一電流路徑開關維持在關斷狀態。
上述實施例的優點之一，是即使第一金氧半導體電容有閘級漏電流發生，節點電壓控制電路仍可依據開關控制電路提供的第二節點電壓來控制第一節點電壓的大小，以確保第一電流路徑開關不會誤作動。
上述實施例的另一優點，是可採用更先進的半導體製程技術來製造第一金氧半導體電容，以極小化第一金氧半導體電容的電路面積。
本發明的其他優點將搭配以下的說明和圖式進行更詳細的解說。
以下將配合相關圖式來說明本發明的實施例。在圖式中，相同的標號表示相同或類似的元件或方法流程。
圖1為本發明第一實施例的靜電放電防護電路100簡化後的功能方塊圖。圖1的右側繪示了位於第一電源域(power domain)中的一第一電源端101、一第一固定電位端102、以及耦接於第一電源端101與第一固定電位端102之間的第一電路105。圖1的左側則繪示了位於第二電源域中的一第二電源端103、一第二固定電位端104、以及耦接於第二電源端103與第二固定電位端104之間的第二電路106。第一電路105代表第一電源域中可能面臨靜電放電衝擊的不特定電路，而第二電路106則代表第二電源域中可能面臨靜電放電衝擊的不特定電路。
第一電源端101用於提供第一電路105運作所需的第一操作電壓VDD1，第二電源端103用於提供第二電路106運作所需的第二操作電壓VDD2，且第一操作電壓VDD1與第二操作電壓VDD2並不相同。第一固定電位端102耦接於一第一固定電位GND1，第二固定電位端104耦接於一第二固定電位GND2。實作上，第一固定電位GND1與第二固定電位GND2兩者可以是相同的電位(例如，0V)，也可以有所不同。
靜電放電防護電路100可用來保護第一電路105與第二電路106不會受到靜電放電的衝擊。由於靜電放電防護電路100耦接於第一電源域中的第一電源端101與第一固定電位端102，也耦接於第二電源域中的第二電源端103與第二固定電位端104，所以靜電放電防護電路100是跨接在兩個不同電源域之間的電路。
如圖1所示，靜電放電防護電路100包含有一第一電流路徑開關110、一第一節點121、一第一電阻元件123、一第一金氧半導體電容125、一第二電流路徑開關130、一開關控制電路140、以及一節點電壓控制電路150。
第一電流路徑開關110位於一第一電源端101與一第一固定電位端102之間的一第一電流路徑上，並聯於一第一電路105，且設置成在一第一節點電壓V1處於邏輯低電位(logic low level)時關斷(turn off)，並在第一節點電壓V1處於邏輯高電位(logic high level)時導通(turn on)。第一節點121耦接於第一電流路徑開關110的一控制端，用於提供第一節點電壓V1。第一電阻元件123耦接於第一節點121與第一固定電位端102之間。第一金氧半導體電容125耦接於第一電源端101與第一節點121之間，且設置成在第一節點電壓V1處於邏輯低電位時進行充電。
第二電流路徑開關130位於一第二電源端103與一第二固定電位端104之間的一第二電流路徑上，並聯於一第二電路106，且受控於一第二節點電壓V2。開關控制電路140耦接於第二電源端103與第二固定電位端104之間，用於提供第二節點電壓V2。
節點電壓控制電路150耦接於第一固定電位端102、第一節點121、以及開關控制電路140，設置成控制第一節點電壓V1和/或第二節點電壓V2的大小，以確保第一電流路徑開關110和/或第二電流路徑開關130不會誤作動而影響到第一電路105與第二電路106的正常運作。
在一實施例中，開關控制電路140包含有串聯的一第二節點141、一第二電阻元件143、以及一第二金氧半導體電容145。節點電壓控制電路150包含一第一旁通開關151與一第二旁通開關153。
當第一電路105與第二電路106無需運作時，第一電源端101與第二電源端103可停止供電。此時，第一電流路徑開關110與第二電流路徑開關130兩者應該要維持在導通狀態，使阻抗較低的第一電流路徑與第二電流路徑都形成通路(short circuit)，以便在靜電放電事件發生時成為電流宣洩的路徑，藉此避免第一電路105與第二電路106因靜電放電衝擊而受損。
另一方面，當第一電路105與第二電路106要進行正常運作時，第一電源端101會供電給第一電路105，而第二電源端103會供電給第二電路106。理想上，第一電流路徑開關110與第二電流路徑開關130兩者此時應該要維持在關斷狀態，使第一電流路徑與第二電流路徑都形成斷路(open circuit)，以便第一電源端101供應的電流能正確流向第一電路105，且第二電源端103供應的電流能正確流向第二電路106。
在靜電放電防護電路100中，第二電流路徑開關130設置成在第二節點電壓V2處於邏輯高電位時關斷，並在第二節點電壓V2處於邏輯低電位時導通。第二節點141耦接於第二電流路徑開關130的一控制端，用於提供第二節點電壓V2。第二電阻元件143耦接於第二電源端103與第二節點141之間。第二金氧半導體電容145耦接於第二節點141與第二固定電位端104之間，且設置成在第二節點電壓V2處於邏輯高電位時進行充電。
第一旁通開關151位於與第一電阻元件123並聯的第一旁通路徑(bypass path)上，且設置成在第二節點電壓V2處於邏輯高電位時導通。第二旁通開關153位於與第二電阻元件143並聯的第二旁通路徑上，且設置成在第一節點電壓V1處於邏輯低電位時導通。圖1的實施例中，第一旁通開關151的第一端耦接於第一節點121，第一旁通開關151的第二端耦接於第一固定電位端102，且第一旁通開關151的控制端耦接於第二節點141。第二旁通開關153的第一端耦接於第二電源端103，第二旁通開關153的第二端耦接於第二節點141，且第二旁通開關153的控制端耦接於第一節點121。
當第一電源端101與第二電源端103分別供電給第一電路105與第二電路106時，第一節點121初始提供的第一節點電壓V1會處於邏輯低電位，而第二節點141初始提供的第二節點電壓V2會處於邏輯高電位。此時，第一旁通開關151會被第二節點電壓V2導通，而第二旁通開關153則會被第一節點電壓V1導通，使得前述的第一旁通路徑與第二旁通路徑都形成通路。因此，第一節點電壓V1會被鎖定在邏輯低電位，而第二節點電壓V2則會被鎖定在邏輯高電位。
之後，即使第一金氧半導體電容125有閘級漏電流的情況發生，第一節點電壓V1也不會被抬升到邏輯高電位。另一方面，即使第二金氧半導體電容145有閘級漏電流的情況發生，第二節點電壓V2也不會被拉低到邏輯低電位。
如此一來，在第一電路105與第二電路106進行正常運作時，圖1中的節點電壓控制電路150可有效避免第一電流路徑開關110因第一金氧半導體電容125的閘級漏電流問題而錯誤地導通，同時也可有效避免第二電流路徑開關130因第二金氧半導體電容145的閘級漏電流問題而錯誤地導通。
請參考圖2，其所繪示為本發明第二實施例的靜電放電防護電路200簡化後的功能方塊圖。
在靜電放電防護電路200中，第二電流路徑開關130設置成在第二節點電壓V2處於邏輯低電位時關斷，並在第二節點電壓V2處於邏輯高電位時導通。第二節點141耦接於第二電流路徑開關130的一控制端，用於提供第二節點電壓V2。第二電阻元件143耦接於第二節點141與第二固定電位端104之間。第二金氧半導體電容145耦接於第二電源端103與第二節點141之間，且設置成在第二節點電壓V2處於邏輯低電位時進行充電。
第一旁通開關151位於與第一電阻元件123並聯的第一旁通路徑上，且設置成在第二節點電壓V2處於邏輯低電位時導通。第二旁通開關153位於與第二電阻元件143並聯的第二旁通路徑上，且設置成在第一節點電壓V1處於邏輯低電位時導通。在圖2的實施例中，第一旁通開關151的第一端耦接於第一節點121，第一旁通開關151的第二端耦接於第一固定電位端102，且第一旁通開關151的控制端耦接於第二節點141。第二旁通開關153的第一端耦接於第二節點141，第二旁通開關153的第二端耦接於第二固定電位端104，且第二旁通開關153的控制端耦接於第一節點121。
當第一電源端101與第二電源端103分別供電給第一電路105與第二電路106時，第一節點121初始提供的第一節點電壓V1會處於邏輯低電位，而第二節點141初始提供的第二節點電壓V2也會處於邏輯低電位。此時，第一旁通開關151會被第二節點電壓V2導通，而第二旁通開關153則會被第一節點電壓V1導通，使得前述的第一旁通路徑與第二旁通路徑都形成通路。因此，第一節點電壓V1會被鎖定在邏輯低電位，且第二節點電壓V2也會被鎖定在邏輯低電位。
之後，即使第一金氧半導體電容125有閘級漏電流的情況發生，第一節點電壓V1也不會被抬升到邏輯高電位。另一方面，即使第二金氧半導體電容145有閘級漏電流的情況發生，第二節點電壓V2也不會被抬升到邏輯高電位。
如此一來，在第一電路105與第二電路106進行正常運作時，圖2中的節點電壓控制電路150可有效避免第一電流路徑開關110因第一金氧半導體電容125的閘級漏電流問題而錯誤地導通，同時也可有效避免第二電流路徑開關130因第二金氧半導體電容145的閘級漏電流問題而錯誤地導通。
由前述說明可知，即使第一金氧半導體電容125和第二金氧半導體電容145有閘級漏電流發生，節點電壓控制電路150仍可將第一節點電壓V1與第二節點電壓V2有效鎖定在正確的邏輯電位，以確保第一電流路徑開關110和第二電流路徑開關130不會誤作動。因此，可以採用更先進的半導體製程技術來製造前述第一金氧半導體電容125和第二金氧半導體電容145，以極小化第一金氧半導體電容125和第二金氧半導體電容145的電路面積。如此一來，便可讓靜電放電防護電路100或200的電路面積得以極小化。
在前述各實施例中，倘若第一電流路徑開關110、第二電流路徑開關130、第一旁通開關151、以及第二旁通開關153中的任一開關裝置，是設置成在相對應的節點電壓處於邏輯高電位時導通(亦即，在相對應的節點電壓處於邏輯低電位時關斷)，則可用一單一N型金氧半導體電晶體(NMOS transistor)來實現該開關裝置，或是用一個N型金氧半導體電晶體與串聯在該N型金氧半導體電晶體的閘級的偶數個反相器的組合來實現該開關裝置。或者，也可用一個P型金氧半導體電晶體(PMOS transistor)與串聯在該P型金氧半導體電晶體的閘級的奇數個反相器的組合來實現該開關裝置。
倘若前述的任一開關是設置成在相對應的節點電壓處於邏輯低電位時導通(亦即，在相對應的節點電壓處於邏輯高電位時關斷)，則可用一單一P型金氧半導體電晶體來實現該開關裝置，或是用一個P型金氧半導體電晶體與串聯在該P型金氧半導體電晶體的閘級的偶數個反相器的組合來實現該開關裝置。或者，也可用一個N型金氧半導體電晶體與串聯在該N型金氧半導體電晶體的閘級的奇數個反相器的組合來實現該開關裝置。
在前述各實施例中，倘若第一金氧半導體電容125與第二金氧半導體電容145中的任一電容裝置，是設置成在相對應的節點電壓處於邏輯高電位時進行充電，則可用一單一N型金氧半導體電晶體來實現該電容裝置的本體，或是用一個N型金氧半導體電晶體與串聯在該N型金氧半導體電晶體的閘級的偶數個反相器的組合來實現該電容裝置的本體。或者，也可用一個P型金氧半導體電晶體與串聯在該P型金氧半導體電晶體的閘級的奇數個反相器的組合來實現該電容裝置的本體。
倘若前述的任一電容裝置是設置成在相對應的節點電壓處於邏輯低電位時進行充電，則可用一單一P型金氧半導體電晶體來實現該電容裝置的本體，或是用一個P型金氧半導體電晶體與串聯在該P型金氧半導體電晶體的閘級的偶數個反相器的組合來實現該電容裝置的本體。或者，也可用一個N型金氧半導體電晶體與串聯在該N型金氧半導體電晶體的閘級的奇數個反相器的組合來實現該電容裝置的本體。
請注意，前述靜電放電防護電路100和200的架構只是幾個示範性的實施例，並非侷限本發明的實際實施方式。例如，在某些實施例中，亦可將開關控制電路140中的第二金氧半導體電容145改用閘級氧化層較厚、不會引發閘級漏電流問題的其他製程來實現。另外，在第二金氧半導體電容145不會發生閘級漏電流，或是其閘級漏電流有其他電路架構可抑制的某些應用中，亦可將前述節點電壓控制電路150中的第二旁通開關153省略，以簡化電路的架構。
在說明書及申請專利範圍中使用了某些詞彙來指稱特定的元件，而本領域內的技術人員可能會用不同的名詞來稱呼同樣的元件。本說明書及申請專利範圍並不以名稱的差異來作爲區分元件的方式，而是以元件在功能上的差異來作爲區分的基準。在說明書及申請專利範圍中所提及的「包含」爲開放式的用語，應解釋成「包含但不限定於」。另外，「耦接」一詞在此包含任何直接及間接的連接手段。因此，若文中描述第一元件耦接於第二元件，則代表第一元件可通過電性連接或無線傳輸、光學傳輸等信號連接方式而直接地連接於第二元件，或通過其它元件或連接手段間接地電性或信號連接至第二元件。
在說明書中所使用的「和/或」的描述方式，包含所列舉的其中一個項目或多個項目的任意組合。另外，除非說明書中特別指明，否則任何單數格的用語都同時包含複數格的含義。
以上僅為本發明的較佳實施例，凡依本發明請求項所做的等效變化與修改，皆應屬本發明的涵蓋範圍。
100、200‧‧‧靜電放電防護電路(ESD protection circuit)
101‧‧‧第一電源端(first power terminal)
102‧‧‧第一固定電位端(first fixed-voltage terminal)
103‧‧‧第二電源端(second power terminal)
104‧‧‧第二固定電位端(second fixed-voltage terminal)
105‧‧‧第一電路(first circuit)
106‧‧‧第二電路(second circuit)
110‧‧‧第一電流路徑開關(first current path switch)
121‧‧‧第一節點(first node)
123‧‧‧第一電阻元件(first resister element)
125‧‧‧第一金氧半導體電容(first MOS capacitor)
130‧‧‧第二電流路徑開關(second current path switch)
140‧‧‧開關控制電路(switch control circuit)
141‧‧‧第二節點(second node)
143‧‧‧第二電阻元件(second resister element)
145‧‧‧第二金氧半導體電容(second MOS capacitor)
150‧‧‧節點電壓控制電路(node voltage control circuit)
151‧‧‧第一旁通開關(first bypass switch)
153‧‧‧第二旁通開關(second bypass switch)
圖1為本發明第一實施例的靜電放電防護電路簡化後的功能方塊圖。
圖2為本發明第二實施例的靜電放電防護電路簡化後的功能方塊圖。

Claims (5)

  1. 一種跨電源域的靜電放電防護電路(100；200)，包含： 一第一電流路徑開關(110)，位於一第一電源端(101)與一第一固定電位端(102)之間的一第一電流路徑上，並聯於一第一電路(105)，且設置成在一第一節點電壓(V1)處於邏輯低電位時關斷； 一第一節點(121)，耦接於該第一電流路徑開關(110)的一控制端，用於提供該第一節點電壓(V1)； 一第一電阻元件(123)，耦接於該第一節點(121)與該第一固定電位端(102)之間； 一第一金氧半導體電容(125)，耦接於該第一電源端(101)與該第一節點(121)之間，且設置成在該第一節點電壓(V1)處於邏輯低電位時進行充電； 一第二電流路徑開關(130)，位於一第二電源端(103)與一第二固定電位端(104)之間的一第二電流路徑上，並聯於一第二電路(106)，且受控於一第二節點電壓(V2)； 一開關控制電路(140)，耦接於該第二電源端(103)與該第二固定電位端(104)之間，用於提供該第二節點電壓(V2)；以及 一節點電壓控制電路(150)，耦接於該第一固定電位端(102)、該第一節點(121)、以及該開關控制電路(140)，設置成在該第一電源端(101)供電給該第一電路(105)且該第二電源端(103)供電給該第二電路(106)時，依據該第二節點電壓(V2)控制該第一節點電壓(V1)的大小，以確保該第一電流路徑開關(110)維持在關斷狀態。
  2. 如請求項1所述的靜電放電防護電路(100；200)，其中，該第二電流路徑開關(130)設置成在該第二節點電壓(V2)處於邏輯高電位時關斷，且該開關控制電路(140)包含有： 一第二節點(141)，耦接於該第二電流路徑開關(130)的一控制端，用於提供該第二節點電壓(V2)； 一第二電阻元件(143)，耦接於該第二電源端(103)與該第二節點(141)之間；以及 一第二金氧半導體電容(145)，耦接於該第二節點(141)與該第二固定電位端(104)之間，且設置成在該第二節點電壓(V2)處於邏輯高電位時進行充電； 其中，該節點電壓控制電路(150)包含有： 一第一旁通開關(151)，位於與該第一電阻元件(123)並聯的一第一旁通路徑上，且設置成在該第二節點電壓(V2)處於邏輯高電位時導通。
  3. 如請求項3所述的靜電放電防護電路(100；200)，其中，該節點電壓控制電路(150)另包含有： 一第二旁通開關(153)，位於與該第二電阻元件(143)並聯的一第二旁通路徑上，且設置成在該第一節點電壓(V1)處於邏輯低電位時導通。
  4. 如請求項1所述的靜電放電防護電路(100；200)，其中，該第二電流路徑開關(130)設置成在該第二節點電壓(V2)處於邏輯低電位時關斷，且該開關控制電路(140)包含有： 一第二節點(141)，耦接於該第二電流路徑開關(130)的一控制端，用於提供該第二節點電壓(V2)； 一第二電阻元件(143)，耦接於該第二節點(141)與該第二固定電位端(104)之間；以及 一第二金氧半導體電容(145)，耦接於該第二電源端(103)與該第二節點(141)之間，且設置成在該第二節點電壓(V2)處於邏輯低電位時進行充電； 其中，該節點電壓控制電路(150)包含有： 一第一旁通開關(151)，位於與該第一電阻元件(123)並聯的一第一旁通路徑上，且設置成在該第二節點電壓(V2)處於邏輯低電位時導通。
  5. 如請求項4所述的靜電放電防護電路(100；200)，其中，該節點電壓控制電路(150)另包含有： 一第二旁通開關(153)，位於與該第二電阻元件(143)並聯的一第二旁通路徑上，且設置成在該第一節點電壓(V1)處於邏輯低電位時導通。
TW105132274A 2016-10-05 2016-10-05 跨電源域的靜電放電防護電路 TWI604676B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105132274A TWI604676B (zh) 2016-10-05 2016-10-05 跨電源域的靜電放電防護電路
US15/715,672 US10468401B2 (en) 2016-10-05 2017-09-26 Cross-domain ESD protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105132274A TWI604676B (zh) 2016-10-05 2016-10-05 跨電源域的靜電放電防護電路

Publications (2)

Publication Number Publication Date
TWI604676B TWI604676B (zh) 2017-11-01
TW201814994A true TW201814994A (zh) 2018-04-16

Family

ID=61023115

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105132274A TWI604676B (zh) 2016-10-05 2016-10-05 跨電源域的靜電放電防護電路

Country Status (2)

Country Link
US (1) US10468401B2 (zh)
TW (1) TWI604676B (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4797899A (en) 1986-12-15 1989-01-10 Maxim Integrated Products, Inc. Integrated dual charge pump power supply including power down feature and rs-232 transmitter/receiver
US5946177A (en) 1998-08-17 1999-08-31 Motorola, Inc. Circuit for electrostatic discharge protection
US6385021B1 (en) 2000-04-10 2002-05-07 Motorola, Inc. Electrostatic discharge (ESD) protection circuit
US6724603B2 (en) 2002-08-09 2004-04-20 Motorola, Inc. Electrostatic discharge protection circuitry and method of operation
US6989979B1 (en) 2003-09-22 2006-01-24 Pericom Semiconductor Corp. Active ESD shunt with transistor feedback to reduce latch-up susceptibility
TWI266406B (en) * 2003-10-14 2006-11-11 Realtek Semiconductor Corp Electrostatic discharge protection circuit for a voltage source
CN100399665C (zh) 2003-10-27 2008-07-02 瑞昱半导体股份有限公司 一种电压源的静电放电保护电路
TWI251325B (en) * 2004-08-02 2006-03-11 Realtek Semiconductor Corp ESD circuit with an ESD bus
TWI449158B (zh) * 2009-06-18 2014-08-11 Faraday Tech Corp 具有多重電源區域積體電路之靜電放電防護電路
TWI560843B (en) * 2010-10-20 2016-12-01 Univ Nanyang Tech Miniature passive structures for esd protection and input and output matching
US20120162832A1 (en) * 2010-12-27 2012-06-28 Global Unichip Corp. Esd protection circuit for multi-powered integrated circuit
US20130120885A1 (en) * 2011-11-15 2013-05-16 Mansour Keramat LOW NOISE ESD PROTECTION FOR SOCs WITH ANALOG OR RADIO FREQUENCY DEVICES
CN104347621A (zh) * 2014-08-27 2015-02-11 北京中电华大电子设计有限责任公司 一种多电源系、多封装形式的芯片静电放电保护方法

Also Published As

Publication number Publication date
US10468401B2 (en) 2019-11-05
TWI604676B (zh) 2017-11-01
US20180096983A1 (en) 2018-04-05

Similar Documents

Publication Publication Date Title
US8867183B2 (en) ESD protection techniques
TWI413227B (zh) 靜電放電保護電路及其操作方法
TWI405325B (zh) 靜電放電保護電路
US8743515B2 (en) ESD clamp with novel RC triggered circuit
US7742265B2 (en) High voltage power supply clamp circuitry for electrostatic discharge (ESD) protection
US9647452B2 (en) Electrostatic discharge protection for level-shifter circuit
US8139330B2 (en) Semiconductor integrated circuit
TWI384613B (zh) 靜電放電保護電路及靜電放電保護方法
KR20160072815A (ko) 정전기 방전 보호 회로
TW201541782A (zh) 靜電放電保護電路
US10177137B1 (en) Electrostatic discharge protection apparatus
US8817437B2 (en) High voltage open-drain electrostatic discharge (ESD) protection device
JP2013055102A (ja) 半導体集積回路及び保護回路
TW201507307A (zh) 靜電放電箝制電路
US8059376B2 (en) ESD clamp for high voltage operation
TW201230581A (en) ESD protection circuit for multi-powered integrated circuit
WO2017157117A1 (zh) 一种应用于集成电路的静电放电esd保护电路
US8283947B1 (en) High voltage tolerant bus holder circuit and method of operating the circuit
TWI504090B (zh) 靜電放電防護電路
JP3617425B2 (ja) 半導体集積回路装置の入力インターフェイス回路
TWI604677B (zh) 跨電源域的靜電放電防護電路
TWI604676B (zh) 跨電源域的靜電放電防護電路
JP4999868B2 (ja) 自動検出入力回路
CN105428351B (zh) 集成电路
CN107947139B (zh) 跨电源域的静电放电防护电路