TWI539285B - 主機端及從屬端之間的單線雙向傳輸通訊方法 - Google Patents
主機端及從屬端之間的單線雙向傳輸通訊方法 Download PDFInfo
- Publication number
- TWI539285B TWI539285B TW104125541A TW104125541A TWI539285B TW I539285 B TWI539285 B TW I539285B TW 104125541 A TW104125541 A TW 104125541A TW 104125541 A TW104125541 A TW 104125541A TW I539285 B TWI539285 B TW I539285B
- Authority
- TW
- Taiwan
- Prior art keywords
- host
- slave
- potential
- signal
- transmission line
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Communication Control (AREA)
- Mobile Radio Communication Systems (AREA)
Description
本發明係有關於一種主機端及從屬端之間的單線傳輸通訊方法,特別是一種可於一個主機端及複數個從屬端之間雙向溝通的傳輸通訊方法。
過去微處理器與其他元件之間的通訊常係透過內部整合電路,而內部整合電路主要係透過一條資料線來傳輸資料訊號,以及一條時脈線來傳輸時脈訊號以將資料訊號中的每個位元區分開來。然而,在電子裝置面積有限的情況下,透過兩條線路來完成元件間的通訊不僅增加元件間繞線的困難度,同時也使每個元件的接腳被迫增加,而增加製造元件時不必要的成本及複雜度。
為了避免利用內部整合電路時,增加不必要的繞線及接腳,單線傳輸方法(one-wire protocol)即成為一個可行的選項,亦即根據單線傳輸方法所制定的規則,元件間的通訊即可在單一傳輸線完成。然而先前技術中的單線傳輸方法大多應用於一個主機元件及一個從屬元件間通訊,而較少支援一個主機元件對複數個從屬元件間的通訊,因此在使用上較不彈性。例如同一個主機元件為與多個從屬元件溝通則仍可能需要多組傳輸線,使得先前技術的單線傳輸方法無法有效地降低元件間繞線的複雜度,亦無法減少主機元件的接腳數量。
本發明之一實施例提供一種主機端及從屬端之間的單線雙向傳輸通訊方法,其方法包含主機端經由傳輸線傳送第一起始訊息、從屬端之從屬識別碼及第一主機確認訊號,當從屬端接收到第一起始訊息、從屬識別碼及第一主機確認訊號後,從屬端操作於第一模式,並經由傳輸線傳送第一從屬確認訊號,當主機端接收到第一從屬確認訊號後,主機端經由傳輸線傳送從屬端之位址及第二主機確認訊號,當從屬端接收到位址及第二主機確認訊號後,從屬端經由傳輸線傳送第二從屬確認訊號,當主機端接收到第二從屬確認訊號後,主機端經由傳輸線傳送資料及第一主機非確認訊號,及當從屬端接收到資料及第一主機非確認訊號後,從屬端經由傳輸線傳送第三從屬確認訊號。其中每一主機確認訊號係由第一電位轉為第二電位後再由第二電位轉為第一電位,且第一主機非確認訊號係由第一電位轉為第二電位後再由第二電位轉為第一電位。每一主機確認訊號維持在第二電位的時間與維持在第一電位的時間的比值大於上限值,且第一主機非確認訊號維持在第二電位的時間與維持在第一電位的時間的比值小於下限值,抑或每一主機確認訊號維持在第二電位的時間與維持在第一電位的時間的比值小於下限值,且第一主機非確認訊維持在第二電位的時間與維持在第一電位的時間的比值大於上限值,且上限值大於或等於下限值。
本發明之另一實施例提供一種主機端及從屬端之間的單線雙向傳輸通訊方法,其方法包含主機端經由傳輸線傳送第一起始訊息、從屬端之從屬識別碼、寫入位元及第一主機確認訊號,當從屬端接收到第一起始訊息、從屬識別碼、寫入位元及第一主機確認訊號後,從屬端經由傳輸線傳送第一從屬確認訊號,當主機端接收到第一從屬確認訊號後,主機端經由傳輸線傳送從屬端之位址及第一主機非確認訊號,當從屬端接收到位址及第一主機非確認訊號後,從屬端經由傳輸線傳送第二從屬確認訊號,當主機端接收到第二從屬確認訊號後,主機端經由傳輸線傳送第二起始訊息、從屬識別碼、讀取位元及第二主機確認訊號,當從屬端接收到第二起始訊息、從屬識別碼、讀取位元及第二主機確認訊號後,從屬端經由傳輸線傳送第三從屬確認訊號及儲存於位址之資料,當主機端接收到第三從屬確認訊號、且主機端接收到儲存於位址之資料後,主機端經由傳輸線傳送第二主機非確認訊號,及當從屬端接收到第二主機非確認訊號後,從屬端經由傳輸線傳送第四從屬確認訊號。其中每一主機確認訊號係由第一電位轉為第二電位後再由第二電位轉為第一電位,且第一主機非確認訊號係由第一電位轉為第二電位後再由第二電位轉為第一電位。每一主機確認訊號維持在第二電位的時間與維持在第一電位的時間的比值大於上限值,且第一主機非確認訊號維持在第二電位的時間與維持在第一電位的時間的比值小於下限值,抑或每一主機確認訊號維持在第二電位的時間與維持在第一電位的時間的比值小於下限值,且第一主機非確認訊維持在第二電位的時間與維持在第一電位的時間的比值大於上限值,且上限值大於或等於下限值。
本發明之另一實施例提供一種主機端及從屬端之間的單線雙向傳輸通訊方法,包含主機端經由傳輸線傳送起始訊息、從屬端之從屬識別碼及第一主機確認訊號,當從屬端接收到起始訊息、從屬識別碼及第一主機確認訊號後,從屬端經由傳輸線傳送第一從屬確認訊號,當主機端接收到第一從屬確認訊號後,主機端經由傳輸線傳送從屬端之位址及第二主機確認訊號,當從屬端接收到位址及第二主機確認訊號後,從屬端經由該傳輸線傳送第二從屬確認訊號及儲存於位址之資料,當主機端接收到第二從屬確認訊號、且主機端接收到儲存於位址之資料後,主機端經由傳輸線傳送主機非確認訊號,及當從屬端接收到主機非確認訊號後,從屬端經由傳輸線傳送第三從屬確認訊號。其中每一主機確認訊號係由第一電位轉為第二電位後再由第二電位轉為第一電位,且第一主機非確認訊號係由第一電位轉為第二電位後再由第二電位轉為第一電位。每一主機確認訊號維持在第二電位的時間與維持在第一電位的時間的比值大於上限值,且第一主機非確認訊號維持在第二電位的時間與維持在第一電位的時間的比值小於下限值,抑或每一主機確認訊號維持在第二電位的時間與維持在第一電位的時間的比值小於下限值,且第一主機非確認訊維持在第二電位的時間與維持在第一電位的時間的比值大於上限值,且上限值大於或等於下限值。
第13圖為本發明一實施例之單線雙向傳輸通訊系統10之示意圖。單線雙向傳輸通訊系統10包含主機端M1及複數個從屬端S1、S2及S3。主機端M1與複數個從屬端S1、S2及S3係透過傳輸線L1相連接,亦即當主機端M1由傳輸線L1傳送訊號SIG時,每一從屬端S1、S2及S3皆可自傳輸線L1取得訊號SIG;或是從屬端S1、S2及S3其中之一經由傳輸線L1傳送訊號SIG時,主機端M1可自傳輸線L1取得訊號SIG。在本發明之一實施例中,主機端M1可為微處理器或其他可對從屬端S1、S2及S3進行寫入、讀取或其他操作的控制電路。雖然在第13圖中單線雙向傳輸通訊系統10中包含從屬端S1、S2及S3,然而在其他實施例中,單線雙向傳輸通訊系統10亦可僅包含從屬端S1或其他數量的從屬端。
第1圖為本發明一實施例之主機端M1及從屬端S1之間的單線雙向傳輸通訊方法100的流程圖。根據方法100,單線雙向傳輸通訊系統10即可使主機端M1透過單一傳輸線L1對從屬端S1進行寫入操作。第2圖為本發明一實施例之方法100中傳輸線L1上的訊號時序圖,亦即第2圖可用以說明方法100之每一個步驟中主機端M1或從屬端S1於傳輸線L1上所發出的訊號時序。在本發明之一實施例中,當主機端M1及從屬端S1皆未經由傳輸線L1傳送訊號時,傳輸線L1之電位會保持在第一電位V1。
第1圖之方法100包含步驟S110至S180。
在步驟S110中,主機端M1經由傳輸線L1傳送起始訊息M
init、從屬端S1之從屬識別碼ID
S1及主機確認訊號MAK1。當主機端M1欲經由傳輸線L1與從屬端S1進行通訊時,主機端M1可先經由傳輸線L1傳送起始訊息M
init,以使傳輸線L1上的每一個從屬端S1、S2及S3準備接收下一筆指令。由於傳輸線L1上可能不只有一個從屬端,因此主機端M1可接續地發出從屬端S1之從屬識別碼ID
S1,而每一個從屬端S1、S2及S3即可根據主機端M1發出的從屬識別碼判斷主機端M1所欲通訊的對象。當主機端M1發出的從屬識別碼係為從屬端S1之從屬識別碼ID
S1,即表示主機端M1係欲對從屬端S1進行操作,因此其他的從屬端S2及S3即可不理會主機端M1的後續指令。由於傳輸線L1並沒有傳送時脈訊號,因此主機端M1可在從屬識別碼ID
S1後,接續地發出主機確認訊號MAK1,以區別最後一位元資訊。
在本發明之一實施例中,主機端M1及從屬端發出的每一筆資料皆可以八個位元為單位,然而在本發明之其他實施例中,每筆資料亦可由其他位元數為單位或包含不同長短的位元數。在第2圖中,從屬端S1之從屬識別碼ID
S1可包含七個位元,而主機端M1可由從屬識別碼ID
S1的最高有效位元ID6依序發送至從屬識別碼ID
S1的最低有效位元ID0,然而本發明並不以此為限,在本發明的其他實施例中,主機端M1亦可根據其他順序發送從屬識別碼ID
S1。在主機端M1發出從屬識別碼ID
S1之後,主機端M1還可傳送寫入位元W再發出主機確認訊號MAK1。寫入位元W可例如但不限於為0,寫入位元W可使從屬端S1得知主機端M1即將執行寫入操作,並可在接下來的階段執行對應的操作。在本發明之一實施例中,主機端M1亦可先傳送寫入位元W再傳送從屬識別碼ID
S1,並接續地發出主機確認訊號MAK1。
在步驟S120中,當具有從屬識別碼ID
S1的從屬端S1接收到起始訊息M
init、從屬識別碼ID
S1及主機確認訊號MAK1後,從屬端S1可經由傳輸線L1傳送從屬確認訊號SAK1,以提示主機端M1可繼續進行通訊。
在步驟S130中,當主機端M1接收到從屬確認訊號SAK1後,主機端M1可經由傳輸線L1傳送從屬端S1之位址Add
S1及主機確認訊號MAK2。
當從屬端S1接收到位址Add
S1及主機確認訊號MAK2後,在S140中從屬端S1即可經由傳輸線L1傳送從屬確認訊號SAK2。在本發明之一實施例中,位址Add
S1可包含八個位元,而主機端M1可由位址Add
S1的最高有效位元A7依序發送至位址Add
S1的最低有效位元A0,然而本發明並不以此為限,在本發明的其他實施例中,主機端M1亦可根據其他順序發送位址Add
S1中的每一筆位元資料。
在步驟S150中,當主機端M1接收到從屬確認訊號SAK2後,即可經由傳輸線L1傳送資料data1及主機確認訊號MAK3。
在步驟S160中,當從屬端S1接收到資料data1主機確認訊號MAK3後,從屬端S1即會傳送從屬確認訊號SAK3。在本發明之一實施例中,主機端M1可由資料data1的最高有效位元W7依序發送至資料data1的最低有效位元W0,然而本發明並不以此為限,在本發明的其他實施例中,主機端M1亦可根據不同順序發送資料data1中的每一個位元資料。
在本發明之一實施例中,資料data1包含八個位元的資料,而從屬端S1之位址Add
S1所對應之記憶體可存放16位元之資料,因此在步驟S170中,當主機端M1接收到從屬確認訊號SAK3後,主機端M1可經由傳輸線L1傳送資料data2及主機非確認訊號NoMAK。在本發明之一實施例中,從屬端S1可先將步驟S160所接收到的資料data1儲存於緩衝記憶體中,直到在步驟S180中接收到資料data2時,再將data2中的八個位元資料W15至W8以及資料data1的八個位元資料W7至W0一併存入對應的記憶體當中。
在本發明之另一實施例中,從屬端S1之位址Add
S1所對應之記憶體僅可存放8位元之資料,此時當從屬端S1接收到主機端M1所傳來的資料data2時,可更新欲寫入的位址,例如使位址Add
S1增加一預定的差值,並將資料data2儲存於對應於更新後的位址之記憶體中。如此即可完成如快速寫入(burst write)的功能。
在步驟S180中,當從屬端S1接收到資料data2及主機非確認訊號NoMAK後,從屬端S1經由傳輸線L1傳送從屬確認訊號SAK4,而此次主機端M1對S1的寫入操作也隨之結束。
在本發明之另一實施例中,若主機端M1僅欲寫入一筆資料data1,而不欲寫入資料data2,則亦可省略步驟S160及S170,並在步驟S150中,當主機端M1傳送資料data1之後,直接傳送主機非確認訊號NoMAK而不傳送主機確認訊號MAK3,如此即可結束主機端M1對從屬端S1的寫入操作。
在本發明之一實施例中,在主機端M1發出主機確認訊號之後,若主機端M1未能在預定時間內接收到從屬端S1發出的從屬確認訊號,則表示通訊不正常,此時主機端M1可優先執行系統的中斷指令(interrupt instruction);而若在主機端M1發出主機確認訊號之後,主機端M1係在預定時間內即接收到從屬端S1發出的從屬確認訊號,則表示通訊正常,主機端M1可繼續此次通訊的下一步操作。
第3圖為本發明一實施例之第一類型位元資料及第二類型位元資料於傳輸線L1上的波形圖。雖然在第3圖的實施例中,第一類型位元資料與第二類型位元資料係分別為位元資料bit 1及bit 0,然而在其他實施例中,第一類型位元資料與第二類型位元資料亦可分別為位元資料bit 0及bit 1。
在第3圖中,當主機端M1或從屬端於傳輸線L1上傳送第一類型位元資料時,可於一位元資料之傳輸時間T
bit內,使傳輸線L1之電位由第一電位V1轉為第二電位V2,再由第二電位V2轉為第一電位V1,且傳輸線L1之電位維持在第二電位V2的時間T1
2與維持在第一電位V1的時間T1
1的比值會小於下限值R
min,下限值R
min可例如但不限於1或0.5。當主機端M1或從屬端於傳輸線L1上傳送第二類型位元資料時,可於一位元資料之傳輸時間T
bit內,使傳輸線L1之電位由第一電位V1轉為第二電位V2,再由第二電位V2轉為第一電位V1,且傳輸線L1之電位維持在第二電位V2的時間T0
2與維持在第一電位V1的時間T0
1的比值會大於上限值R
max,上限值R
max會大於或等於下限值R
min,上限值R
max可例如但不限於1或2。
如此一來,主機端M1或從屬端S1藉由比較傳輸線L1之電位維持在第二電位V2及第一電位V1的時間比值關係,即可判斷接收到的資料應屬於位元資料bit 1或bit 0。在本發明之一實施例中,主機端M1或從屬端S1還可根據處理每一位元資料的時間長短不同,調整傳送每一位元資料的時間。例如當第二位元資料需要較久的時間才能計算完成時,主機端M1可在傳送第二位元資料前的第一位元資料(例如為bit 1)時,延長第一位元資料的傳輸時間,直到第二位元資料計算完成之後,才結束第一位元資料的傳輸並接續地輸出第二位元資料。而在傳輸第一位元的期間內,只要能使傳輸線L1維持在第二電位V2的時間與維持在第一電位V1的時間的比值小於下限值R
min,則從屬端S1仍可正確判斷第一位元資料係為bit 1。
如此一來,主機端M1及從屬端S1之間即無需另外根據同步時脈訊號來判斷每一位元資料,因此無需以另一條傳輸線來傳送同步的時脈訊號,造成元件間線路連接複雜的狀況;或無需使主機端或從屬端發出訊號的頻率達到同步時脈訊號的頻率,而額外增加硬體元件。
在本發明之一實施例中,主機端M1及從屬端S1可另外利用一時脈模組所產生的時脈訊號計算傳輸線L1之電位維持在第一電位V1及第二電位V2的時間長短,然而本發明並不以此為限,在本發明的其他實施例中,主機端M1及從屬端S1亦可用其他方式,如積分器,得知傳輸線L1之電位維持在第一電位V1及第二電位V2的時間長短。
在本發明之一實施例中,為減少主機端M1或從屬端S1誤判位元資料的情況,可將下限值R
min設定為0.5,並將上限值R
max設定為2,在此情況下,當主機端M1或從屬端S1於傳輸線L1上傳送位元資料bit 1時,即應使時間T1
1大於時間T1
2的兩倍以上,而當主機端M1或從屬端S1於傳輸線L1上傳送位元資料bit 0時,即應使時間T0
2大於時間T0
1的兩倍以上。在第3圖中第一電位V1係高於第二電位V2,然而在本發明的其他實施例中亦可使第一電位V1低於第二電位V2。
第4圖為本發明一實施例中,起始訊息M
init於傳輸線L1上的波形圖,在第4圖中,起始訊息M
init可由第一電位V1轉為第二電位V2後,再由第二電位V2轉為第一電位V1,且維持在第二電位V2的時間T
M2係超過一位元資料之傳輸時間T
bit。在本發明之一實施例中,為能使從屬端能無誤地接收到起始訊息M
init,起始訊息M
init維持在第二電位V2的時間T
M2可超過三個位元資料之傳輸時間3T
bit。
在本發明之一實施例中,每個位元資料之傳輸時間亦可為介於預定範圍內之不定值。例如,每個位元資料之傳輸時間T
bit可介於位元最短傳輸時間(例如為10微秒)及位元最長傳輸時間(例如為100微秒)之間。在此情況下,則可使起始訊息M
init維持在第二電位V2的時間T
M2超過三個位元資料之最大傳輸時間3T
max。
第5圖為本發明一實施例中主機確認訊號MAK及主機非確認訊號NoMAK於傳輸線L1上的波形圖。主機確認訊號MAK及主機非確認訊號NoMAK皆可由第一電位V1轉為第二電位V2後,再由第二電位V2轉為第一電位V1。在第5圖中,主機確認訊號MAK維持在第二電位V2的時間T
MAK2與維持在第一電位V1的時間T
MAK1的比值會大於上限值R
max,而主機非確認訊號NoMAK維持在第二電位V2的時間T
NoMAK2與維持在第一電位V1的時間T
NoMAK1的比值會小於下限值R
min。
由於從屬端S1可藉由比較傳輸線L1維持在第二電位V2的時間及維持在第一電位V1的時間比值來判斷接收到的訊號係為主機確認訊號MAK或主機非確認訊號NoMAK,因此若主機端M1發出主機確認訊號MAK或主機非確認訊號NoMAK後並未再發出其他訊號,則在主機確認訊號MAK或主機非確認訊號NoMAK中由第二電位V2變為第一電位V1後,傳輸線L1的電位將會維持在第一電位V1,導致從屬端S1可能會將主機確認訊號MAK誤判為主機非確認訊號NoMAK。
為了使從屬端S1能夠判斷主機確認訊號MAK及主機非確認訊號NoMAK是否傳送完畢,在第5圖中,主機端M1經由傳輸線L1傳送主機確認訊號MAK後,會接續地經由傳輸線L1傳送釋放訊號RLS(release),並在主機端M1經由傳輸線L1傳送主機非確認訊號NoMAK後,接續地經由傳輸線L1傳送釋放訊號RLS。釋放訊號RLS可由第一電位V1轉為第二電位V2後再由第二電位V2轉為第一電位V1。如此一來,從屬端S1即可無誤地判斷主機確認訊號MAK及主機非確認訊號NoMAK是否傳送完畢。
雖然在第5圖中,主機確認訊號MAK維持在第二電位V2的時間T
MAK2與維持在第一電位V1的時間T
MAK1的比值會大於上限值R
max,而主機非確認訊號NoMAK維持在第二電位V2的時間T
NoMAK2與維持在第一電位V1的時間T
NoMAK1的比值會小於下限值R
min,然而在本發明的其他實施例中,主機確認訊號MAK維持在第二電位V2的時間T
MAK2與維持在第一電位V1的時間T
MAK1的比值亦可小於下限值R
min,而在此情況下,主機非確認訊號NoMAK維持在第二電位V2的時間T
NoMAK2與維持在第一電位V1的時間T
NoMAK1的比值則會大於上限值R
max。
由於從屬端S1僅須根據傳輸線L1之電位維持在第二電位V2及第一電位V1的時間比值即可判斷主機確認訊號MAK或主機非確認訊號NoMAK,因此主機端M1可根據處理訊號的時間長短不同,調整傳送主機確認訊號MAK或主機非確認訊號NoMAK的時間。如此一來,主機端M1及從屬端S1之間即無需另外根據同步時脈訊號來判斷主機確認訊號MAK或主機非確認訊號NoMAK,因此無需以另一條傳輸線來傳送同步的時脈訊號,造成元件間線路連接複雜的狀況;或無需使主機端或從屬端發出訊號的頻率達到同步時脈訊號的頻率,而增加額外的硬體元件。
第6圖為本發明一實施例之從屬確認訊號SAK的波形圖。從屬確認訊號SAK可由第一電位V1轉為第二電位V2後再由第二電位V2轉為第一電位V1。
根據方法100,主機端M1與即可與從屬端S1於單一條傳輸線L1上進行通訊,且傳輸線L1上可連接複數個從屬端S1、S2及S3,如此即可有效的減少元件間繞線的複雜度,同時亦減少主機端M1對於接腳的需求。
第7圖為本發明一實施例之主機端M1及從屬端S1之間的單線雙向傳輸通訊方法200的流程圖。根據方法200,單線雙向傳輸通訊系統10可使主機端M1透過單一傳輸線L1對從屬端S1進行讀取操作。第8圖為本發明一實施例之方法200中傳輸線L1上的訊號時序圖,亦即第8圖可用以說明方法200中每一個步驟所中主機端M1或從屬端S1於傳輸線L1上所發出的訊號時序。在本發明之一實施例中,當沒有元件經由傳輸線L1傳送訊號時,傳輸線L1之電位會回到第一電位V1。在本發明之一實施例中,當主機端M1及從屬端S1皆未經由傳輸線L1傳送訊號時,傳輸線L1之電位會保持在第一電位V1。
第7圖之方法200包含步驟S210至S270。
在步驟S210中,主機端M1經由傳輸線L1傳送起始訊息M
init1、從屬端S1之從屬識別碼ID
S1、寫入位元W及主機確認訊號MAK1。本步驟與步驟S110類似,且主機端M1更傳送寫入位元W。在主機端M1傳送寫入位元W及從屬識別碼ID
S1後,主機端M1發出主機確認訊號MAK1。
在步驟S220中,當具有從屬識別碼ID
S1的從屬端S1接收到起始訊息M
init1、從屬識別碼ID
S1、寫入位元W及主機確認訊號MAK1後,從屬端S1可經由傳輸線L1傳送從屬確認訊號SAK1,以提示主機端M1可繼續進行通訊。
在本發明之一實施例中,為了更容易地應用於使用內部整合電路(I
2C)的裝置上,在步驟S230中,當主機端M1接收到從屬確認訊號SAK1後,主機端M1可經由傳輸線L1傳送從屬端S1之位址Add
S1及主機非確認訊號NoMAK1。
在步驟S240中,當從屬端S1接收到位址Add
S1及主機非確認訊號NoMAK1後,從屬端S1即可經由傳輸線L1傳送從屬確認訊號SAK2。如此即可將讀取操作分為兩階段,而使方法200與I
2C所使用的控制邏輯更為接近。
在步驟S250中,當主機端M1接收到從屬確認訊號SAK2後,主機端M1可經由傳輸線L1傳送起始訊息M
init2、從屬識別碼ID
S1、讀取位元R及主機確認訊號MAK2。讀取位元R可使從屬端S1得知主機端M1即將執行讀取的操作,而可在接下來的階段可執行對應的操作。在本發明之一實施例中,讀取位元R與寫入位元W可為互補,亦即若寫入位元W係以0表示時,讀取位元R則可以1表示。
在步驟S260中,當從屬端S1接收到起始訊息M
init2、從屬識別碼ID
S1、讀取位元R及主機確認訊號MAK2後,從屬端S1可經由傳輸線L1傳送從屬確認訊號SAK3及儲存於位址Add
S1之資料data1。本發明之一實施例與步驟S150類似,亦可使從屬端S1根據不同順序發送資料data1中的每一個位元資料、或完整讀取位址Add
S1所對應之記憶體所存放之16位元資料RD15至RD0、或完成快速讀取的功能。
在步驟S262中,當主機端M1接收到從屬確認訊號SAK3、且主機端M1接收到儲存於位址Add
S1之資料data1後,主機端M1經由傳輸線L1傳送主機確認訊號MAK3。
在步驟S264中,當從屬端S1接收到主機確認訊號MAK3後,從屬端S1經由傳輸線L1傳送從屬確認訊號SAK4及資料data2。
在步驟S266中,當主機端M1接收到從屬確認訊號SAK4、且主機端M1接收到資料data2後,主機端M1經由傳輸線L1傳送主機非確認訊號NoMAK2。
在步驟S270中,當從屬端S1接收到主機非確認訊號NoMAK2後,從屬端S1即可經由傳輸線L1傳送從屬確認訊號SAK5,而此次主機端M1對S1的讀取操作也隨之結束。
在本發明之另一實施例中,若主機端M1僅欲讀取一筆資料data1,而不欲讀取資料data2,則亦可省略步驟S264及S266,並在步驟S262中,當主機端M1接收到資料data1之後,直接傳送主機非確認訊號NoMAK而不傳送主機確認訊號MAK3,如此從屬端S1即可得知主機端M1欲結束對從屬端S1的讀取操作。
而在本發明之一實施例中,在從屬端S1經由傳輸線L1傳送資料data1或資料data2後,從屬端S1亦可經由傳輸線L1接續地傳送釋放訊號RLS,以使主機端M1可正確判別每一筆資料中的最後一筆位元係為0或1。
在本發明之一實施例與方法100類似,主機端M1亦可根據是否在預定時間內接收到從屬端S1發出的從屬確認訊號,以決定要優先執行系統的中斷指令、或繼續此次通訊的下一步操作。
根據方法200,主機端M1與即可與從屬端S1於單一條傳輸線L1上進行通訊,且傳輸線L1上可連接複數個從屬端S1、S2及S3,如此即可有效的減少元件間繞線的複雜度,同時亦減少主機端M1對於接腳的需求。
第9圖為本發明一實施例之主機端M1及從屬端S1之間的單線雙向傳輸通訊方法300的流程圖。根據方法300,單線雙向傳輸通訊系統10可使主機端M1透過單一傳輸線L1對從屬端S1進行讀取操作。第10圖為本發明一實施例之方法300中傳輸線L1上的訊號時序圖,亦即第10圖可用以說明方法300中每一個步驟所中主機端M1或從屬端S1於傳輸線L1上所發出的訊號時序。在本發明之一實施例中,當沒有元件經由傳輸線L1傳送訊號時,傳輸線L1之電位會回到第一電位V1。在本發明之一實施例中,當主機端M1及從屬端S1皆未經由傳輸線L1傳送訊號時,傳輸線L1之電位會保持在第一電位V1。
第9圖之方法300包含步驟S310至S350。
與步驟S110類似,在步驟S310中,主機端M1經由傳輸線L1傳送起始訊息M
init、從屬端S1之從屬識別碼ID
S1及主機確認訊號MAK1。在本發明之一實施例中,主機端M1更傳送讀取位元R,例如但不限於為1,以使從屬端S1可得知主機端M1即將執行讀取操作,並在接下來的階段可執行對應的操作。在本發明之一實施例中,主機端M1可先傳送讀取位元R再傳送從屬識別碼ID
S1亦可先傳送從屬識別碼ID
S1再傳送讀取位元R。接著主機端M1可發出主機確認訊號MAK1。
在步驟S320中,當從屬端S1接收到起始訊息M
init、從屬識別碼ID
S1及主機確認訊號MAK1後,從屬端S1可經由傳輸線L1傳送從屬確認訊號SAK1,以提示主機端M1可繼續進行通訊。
在步驟S330中,當主機端M1接收到從屬確認訊號SAK1後,主機端M1經由傳輸線L1傳送從屬端S1之位址Add
S1及主機確認訊號MAK2。
在步驟S340中,當從屬端S1接收到位址Add
S1及主機確認訊號MAK2後,從屬端S1即可經由傳輸線L1傳送從屬確認訊號SAK2及儲存於位址Add
S1之資料data1。本發明之一實施例與步驟S150類似,亦可使從屬端S1根據不同順序發送資料data1中的每一個位元資料、或完整讀取位址Add
S1所對應之記憶體所存放之16位元資料RD15至RD0、或完成快速讀取的功能。
在步驟S342中,當主機端M1接收到從屬確認訊號SAK2、且主機端M1接收到儲存於位址Add
S1之資料data1後,主機端M1經由傳輸線L1傳送主機確認訊號MAK3。
在步驟S344中,當從屬端S1接收到主機確認訊號MAK3後,從屬端S1經由傳輸線L1傳送從屬確認訊號SAK3及資料data2。
在步驟S346中,當主機端M1接收到從屬確認訊號SAK3、且主機端M1接收到資料data2後,主機端M1可經由傳輸線L1傳送主機非確認訊號NoMAK。
在S350中,當從屬端S1接收到主機非確認訊號NoMAK後,從屬端S1即可經由傳輸線L1傳送從屬確認訊號SAK4,而此次主機端M1對S1的讀取操作也隨之結束。
在本發明之另一實施例中,若主機端M1僅欲讀取一筆資料data1,而不欲讀取資料data2,則亦可省略步驟S344及S346,並直接在步驟S342中,當主機端M1接收到資料data1之後,直接傳送主機非確認訊號NoMAK而不傳送主機確認訊號MAK3,如此從屬端S1即可得知主機端M1欲結束對從屬端S1的讀取操作。
而在本發明之一實施例中,在從屬端經由傳輸線L1傳送資料data1或data2之後,從屬端亦可經由傳輸線L1接續地傳送釋放訊號RLS,以使主機端M1可正確判別每一筆資料中的最後一筆位元係為0或1。
此外,在本發明的一實施例中,主機端M1亦可根據是否在預定時間內接收到從屬端S1發出的從屬確認訊號,以決定要優先執行系統的中斷指令、或繼續此次通訊的下一步操作。
根據方法300,主機端M1與即可與從屬端S1於單一條傳輸線L1上進行通訊,且傳輸線L1上可連接複數個從屬端S1、S2及S3,如此即可有效的減少元件間繞線的複雜度,同時亦減少主機端M1對於接腳的需求。
方法100、200或300說明主機端M1可透過單一條傳輸線L1對從屬端S1進行讀寫操作,然而本發明並不以此為限,在本發明的其他實施例中,主機端M1可透過單一條傳輸線L1對從屬端S1進行其他操作。
第11圖為本發明一實施例之主機端M1及從屬端S1之間的單線雙向傳輸通訊方法400的流程圖。根據方法400,單線雙向傳輸通訊系統10即可使主機端M1透過單一傳輸線L1對從屬端S1進行其他的操作,如時脈校正或從屬操作。第12圖為本發明一實施例之方法400中傳輸線L1上的訊號時序圖,亦即第12圖可用以說明方法400之每一個步驟中主機端M1或從屬端S1於傳輸線L1上所發出的訊號時序。在本發明之一實施例中,當主機端M1及從屬端S1皆未經由傳輸線L1傳送訊號時,傳輸線L1之電位會保持在第一電位V1。
第11圖之方法400包含步驟S410至S490。方法400之步驟S410至S440與方法100之步驟S110至S140相似,然而在步驟S430中,主機端所傳送之從屬端S1的位址Add
S1係對應到從屬端S1的特別功能。
在步驟S450中,主機端M1可傳送資料data1至位址Add
S1以啟動從屬端S1的特別功能,而主機端M1在傳送資料data1之後,會直接地傳送主機非確認訊號NoMAK1。當對應到從屬端S1之特別功能的位址Add
S1被寫入資料data1時,表示主機端M1欲使從屬端S1進行特別功能,而非一般的讀寫操作。在本發明之一實施例中,資料data1的八個位元資料W7至W0可各為特定的位元資料,以供從屬端S1確認主機端M1的指令。
在步驟S460中,從屬端S1在接收到資料data1及主機非確認訊號NoMAK1後,會傳送從屬確認訊號SAK3,而在步驟S462中,從屬端S1會轉變其操作模式,亦即從屬端S1可由原本操作於第一模式轉變為操作於第二模式,第一模式可例如為讀寫模式,即在此模式下可利用方法100、200及300使主機端M1對從屬端S1進行讀取資料或寫入資料的操作,而第二模式可例如為有別於第一模式的其他操作模式,例如在此模式下,主機端M1可使從屬端S1進行時脈校正或從屬操作等功能。
在步驟S470中,當主機端M1接收到從屬確認訊號SAK3後,主機端M1即可經由傳輸線L1傳送功能脈衝訊號SIG
fn。
當主機端M1結束傳送功能脈衝訊號SIG
fn,並欲使從屬端S1停止操作在第二模式時,主機端M1可再對從屬端S1之位址Add
S1寫入止能資料data
s以指示從屬端S1停止操作在第二模式。亦即主機端M1可先執行寫入操作的先行步驟,例如在第12圖中,可於再次執行步驟S410至S440之後,再於步驟S480中,使主機端M1經由傳輸線L1傳送止能資料data
s及主機非確認訊號NoMAK2,表示主機端M1欲使從屬端S1停止操作在第二模式的操作。在本發明之一實施例中,資料data
s的八個位元資料W15至W8可各為特定的位元資料,並供從屬端S1確認主機端M1是否欲使從屬端S1停止操作在第二模式。
在步驟S490中,當從屬端S1接收到止能資料data
S及主機非確認訊號NoMAK2後,從屬端S1會轉變回原操作模式,即從屬端S1可由操作於第二模式轉變回操作於第一模式,並經由傳輸線L1傳送從屬確認訊號SAK4。
在本發明之一實施例中,在步驟S462中,從屬端S1會由操作在第一模式,例如為讀寫模式,轉變為操作在第二模式,例如為時脈校正模式,而功能脈衝訊號SIG
fn則可包含複數個校正脈衝,每一校正脈衝維持在第二電位V2的時間與維持在第一電位V1的時間的比值可設定在上限值R
max與下限值R
min之間,在一較佳實施例中,每一校正脈衝維持在第二電位V2的時間可實質上與每一校正脈衝維持在第一電位V1的時間相等,而從屬端S1可根據功能脈衝訊號SIG
fn校正從屬端S1之時脈訊號。
為了確定從屬端S1的時脈校正是否完成,主機端M1在經由傳輸線L1傳送功能脈衝訊號SIG
fn後,還可透過如方法200或300,經由傳輸線L1讀取儲存於從屬端S1之時脈校正資料,時脈校正資料可包含從屬端S1在校正時脈之後所儲存的設定資料,因此使用者即可根據從屬端S1的時脈校正資料確認從屬端S1的時脈校正是否完成。如此一來,從屬端S1即可直接根據主機端M1所傳來的功能脈衝訊號SIG
fn來校正時脈訊號,而無須其他外部的電路或額外的記憶體,並可減少從屬端S1的對外接線以減少元件間繞線的複雜度。
在本發明的另一實施例中,從屬端S1亦可於步驟S462中由操作在第一模式,例如為讀寫模式,轉變為操作在第二模式,例如為從屬操作模式,在此情況下,從屬端S1即可根據功能脈衝訊號SIGfn控制從屬端S1之輸出單元。舉例來說,從屬端S1的輸出單元可為發光二極體光源,而功能脈衝訊號SIGfn可為包含複數個脈衝之脈衝寬度調變(Pulse Width Modulation,PWM)訊號,如此一來,從屬端S1即可根據脈衝寬度調變訊號之每一脈衝的工作週期(duty cycle)長短來調整發光二極體光源的亮度,亦即主機端M1可透過傳輸線L1控制從屬端S1之發光二極體光源。
此外,由於步驟S410至S460亦可視為主機端M1對從屬端S1的進行寫入操作,因此為了避免破壞寫入操作的既有時序,在第11圖中,從屬端S1於步驟S460發出從屬確認訊號SAK3之後,主機端M1還可先經由傳輸線L1傳送起始訊息Minit2,接著才進入步驟S470並使主機端M1傳送功能脈衝訊號SIGfn,以避免在傳輸線L1上的複數個從屬端S1、S3及S3誤動作。
由於一般而言,單線雙向傳輸通訊系統10會將位元資料全為bit 0或全為bit 1的從屬識別碼保留給特殊需求,而不會分配給任何從屬端,因此在本發明的一實施例中,可將脈衝寬度調變訊號之每一脈衝維持在第二電位V2的時間與每一脈衝維持在第一電位V1的時間的比值設定為皆大於上限值Rmax,抑或將脈衝寬度調變訊號之每一脈衝維持在第二電位V2的時間與每一脈衝維持在第一電位V1的時間的比值設定為皆小於下限值Rmin。如此一來,在功能脈衝訊號SIGfn中,脈衝寬度調變訊號之每一脈衝皆會被判讀為位元資料bit 0或bit 1,其他從屬端S2及S3即不會被功能脈衝訊號SIGfn觸動,而只有進入第二模式的從屬端S1會根據功能脈衝訊號SIGfn執行對應的功能。
根據方法400,主機端M1即可與從屬端S1於單一條傳輸線L1上進行通訊,且主機端M1並不僅可對從屬端S1進行讀寫操作,還可控制從屬端S1使從屬端S1執行特定的功能,如此即可進一步減少從屬端S1的對外連接線路,而能夠更有效地減少元件間繞線的複雜度。
綜上所述,根據方法100、200、300或400,主機端M1與即可與從屬端S1於單一條傳輸線L1上進行通訊,且傳輸線L1上可連接複數個從屬端S1、S2及S3,如此即可有效的減少元件間繞線的複雜度,同時亦減少主機端M1對於接腳的需求。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
100、200、300、400‧‧‧方法
S110-S180、S210-S270、S310-S350、S410-S490‧‧‧步驟
V1‧‧‧第一電位
V2‧‧‧第二電位
Minit、Minit1、Minit2‧‧‧起始訊息
IDS1‧‧‧從屬識別碼
ID6、ID0‧‧‧從屬識別碼之位元
AddS1‧‧‧位址
A7、A0‧‧‧位址之位元
data1、data2‧‧‧資料
datas‧‧‧止能資料
W7、W0、RD15、RD0、bit 0、bit 1‧‧‧位元資料
R‧‧‧讀取位元
W‧‧‧寫入位元
MAK、MAK1、MAK2、MAK3‧‧‧主機確認訊號
SAK、SAK1、SAK2、‧‧‧從屬確認訊號
SAK3、SAK4、SAK5
RLS‧‧‧釋放訊號
NoMAK、NoMAK1、NoMAK2‧‧‧主機非確認訊號
Tbit‧‧‧位元資料之傳輸時間
T01、T11、TMAK1、TNoMAK1‧‧‧維持在第一電位的時間
T02、T12、TM2、TMAK2、TNoMAK2‧‧‧維持在第二電位的時間
M1‧‧‧主機端
S1、S2、S3‧‧‧從屬端
L1‧‧‧傳輸線
SIG‧‧‧訊號
SIGfn‧‧‧功能脈衝訊號
SAK、SAK1、SAK2、‧‧‧從屬確認訊號
SAK3、SAK4、SAK5
RLS‧‧‧釋放訊號
NoMAK、NoMAK1、NoMAK2‧‧‧主機非確認訊號
Tbit‧‧‧位元資料之傳輸時間
T01、T11、TMAK1、TNoMAK1‧‧‧維持在第一電位的時間
T02、T12、TM2、TMAK2、TNoMAK2‧‧‧維持在第二電位的時間
M1‧‧‧主機端
S1、S2、S3‧‧‧從屬端
L1‧‧‧傳輸線
SIG‧‧‧訊號
SIGfn‧‧‧功能脈衝訊號
第1圖為本發明一實施例之方法的流程圖。 第2圖為第1圖之方法的訊號時序圖。 第3圖為本發明一實施例之位元資料的波形圖。 第4圖為本發明一實施例之起始訊息的波形圖。 第5圖為本發明一實施例之主機確認訊號、主機非確認訊號及釋放訊號的波形圖。 第6圖為本發明一實施例之從屬確認訊號之波形圖。 第7圖為本發明另一實施例之方法的流程圖。 第8圖為第7圖之方法的訊號時序圖。 第9圖為本發明另一實施例之方法的流程圖。 第10圖為第9圖之方法的訊號時序圖。 第11圖為本發明另一實施例之方法的流程圖。 第12圖為第11圖之方法的訊號時序圖。 第13圖為本發明一實施例之系統的示意圖。
100‧‧‧方法
S110-S180‧‧‧步驟
Claims (30)
- 一種主機端及從屬端之間的單線雙向傳輸通訊方法,包含: 該主機端經由一傳輸線傳送一第一起始訊息、該從屬端之一從屬識別碼及一第一主機確認訊號; 當該從屬端接收到該第一起始訊息、該從屬識別碼及該第一主機確認訊號後,該從屬端操作於一第一模式,並經由該傳輸線傳送一第一從屬確認訊號; 當該主機端接收到該第一從屬確認訊號後,該主機端經由該傳輸線傳送該從屬端之一位址及一第二主機確認訊號; 當該從屬端接收到該位址及該第二主機確認訊號後,該從屬端經由該傳輸線傳送一第二從屬確認訊號; 當該主機端接收到該第二從屬確認訊號後,該主機端經由該傳輸線傳送一資料及一第一主機非確認訊號;及 當該從屬端接收到該資料及該第一主機非確認訊號後,該從屬端經由該傳輸線傳送一第三從屬確認訊號; 其中: 每一主機確認訊號係由一第一電位轉為一第二電位後再由該第二電位轉為該第一電位,且該第一主機非確認訊號係由該第一電位轉為該第二電位後再由該第二電位轉為該第一電位; 每一主機確認訊號維持在該第二電位的時間與維持在該第一電位的時間的比值大於一上限值,且該第一主機非確認訊號維持在該第二電位的時間與維持在該第一電位的時間的比值小於一下限值,或每一主機確認訊號維持在該第二電位的時間與維持在該第一電位的時間的比值小於該下限值,且該第一主機非確認訊維持在該第二電位的時間與維持在該第一電位的時間的比值大於該上限值;及 該上限值大於或等於該下限值。
- 如請求項1所述之方法,其中該主機端經由該傳輸線傳送該第一起始訊息、該從屬端之該從屬識別碼及該第一主機確認訊號之步驟另包含:在該主機端經由該傳輸線傳送該第一主機確認訊號之前,該主機端經由該傳輸線傳送一寫入位元。
- 如請求項1所述之方法,其中: 當該主機端接收到該第一從屬確認訊號後,該主機端經由該傳輸線傳送該從屬端之該位址及該第二主機確認訊號係當該主機端於一第一預定時間內接收到該第一從屬確認訊號後,該主機端經由該傳輸線傳送該從屬端之該位址及該第二主機確認訊號;及 當該主機端接收到該第二從屬確認訊號後,該主機端經由該傳輸線傳送該資料及該第一主機非確認訊號係當該主機端於一第二預定時間內接收到該第二從屬確認訊號後,該主機端經由該傳輸線傳送該資料及第一該主機非確認訊號。
- 如請求項3所述之方法,另包含: 當該主機端於該第一預定時間內並未接收到該第一從屬確認訊號或該主機端於該第二預定時間內並未接收到該第二從屬確認訊號時,該主機端優先執行一中斷指令。
- 如請求項1所述之方法,該方法另包含: 當該從屬端接收到該資料及該第一主機非確認訊號後,該從屬端由操作於該第一模式轉變為操作於一第二模式;及 當該主機端接收到該第三從屬確認訊號後,該主機端經由該傳輸線傳送一功能脈衝訊號; 其中: 該主機端或該從屬端於該傳輸線上傳送一第一類型位元資料時,係於該第一類型位元資料之傳輸時間內,使該傳輸線之電位由該第一電位轉為該第二電位,再由該第二電位轉為該第一電位,且該傳輸線之電位維持在該第二電位的時間與維持在該第一電位的時間的比值小於該下限值;及 該主機端或該從屬端於該傳輸線上傳送一第二類型位元資料時,係於該第二類型位元資料之傳輸時間內,使該傳輸線之電位由該第一電位轉為該第二電位,再由該第二電位轉為該第一電位,且該傳輸線之電位維持在該第二電位的時間與維持在該第一電位的時間的比值大於該上限值。
- 如請求項5所述之方法,其中該第一模式係為一讀寫模式及該第二模式係為一時脈校正模式,該方法另包含: 該從屬端根據該功能脈衝訊號校正該從屬端之一時脈訊號。
- 如請求項6所述之方法,其中: 該功能脈衝訊號包含複數個校正脈衝,且每一校正脈衝維持在該第二電位的時間實質上與每一校正脈衝維持在該第一電位的時間相等。
- 如請求項6所述之方法,其中: 該功能脈衝訊號包含複數個校正脈衝,且每一校正脈衝維持在該第二電位的時間與維持在該第一電位的時間的比值介於該上限值與該下限值之間。
- 如請求項6所述之方法,另包含: 當該主機端經由該傳輸線傳送該功能脈衝訊號後,該主機端經由該傳輸線讀取儲存於該從屬端之一時脈校正資料,以確認該從屬端的時脈校正是否完成。
- 如請求項5所述之方法,其中該第二模式係為一從屬操作模式,該方法另包含: 該從屬端根據該功能脈衝訊號控制該從屬端之一輸出單元。
- 如請求項10所述之方法,其中該輸出單元係為一發光二極體光源,及該功能脈衝訊號係為包含複數個脈衝之一脈衝寬度調變(Pulse Width Modulation, PWM)訊號。
- 如請求項11所述之方法,其中該脈衝寬度調變訊號之每一脈衝維持在該第二電位的時間與每一脈衝維持在該第一電位的時間的比值係大於該上限值,或該脈衝寬度調變訊號之每一脈衝維持在該第二電位的時間與每一脈衝維持在該第一電位的時間的比值係小於該下限值。
- 如請求項5所述之方法,另包含在該主機端接收到該第三從屬確認訊號後及經由該傳輸線傳送該功能脈衝訊號之前,該主機端經由該傳輸線傳送一第二起始訊息。
- 如請求項5所述之方法,另包含: 當該主機端經由該傳輸線傳送該功能脈衝訊號後,該主機端經由該傳輸線傳送一止能資料及一第二主機非確認訊號;及 當該從屬端接收到該止能資料及該第二主機非確認訊號後,該從屬端由操作於該第二模式轉變為操作於該第一模式,並經由該傳輸線傳送一第四從屬確認訊號。
- 一種主機端及從屬端之間的單線雙向傳輸通訊方法,包含: 該主機端經由一傳輸線傳送一第一起始訊息、該從屬端之一從屬識別碼、一寫入位元及一第一主機確認訊號; 當該從屬端接收到該第一起始訊息、該從屬識別碼、該寫入位元及該第一主機確認訊號後,該從屬端經由該傳輸線傳送一第一從屬確認訊號; 當該主機端接收到該第一從屬確認訊號後,該主機端經由該傳輸線傳送該從屬端之一位址及一第一主機非確認訊號; 當該從屬端接收到該位址及該第一主機非確認訊號後,該從屬端經由該傳輸線傳送一第二從屬確認訊號; 當該主機端接收到該第二從屬確認訊號後,該主機端經由該傳輸線傳送一第二起始訊息、該從屬識別碼、一讀取位元及一第二主機確認訊號; 當該從屬端接收到該第二起始訊息、該從屬識別碼、該讀取位元及該第二主機確認訊號後,該從屬端經由該傳輸線傳送一第三從屬確認訊號及儲存於該位址之一資料; 當該主機端接收到該第三從屬確認訊號、且該主機端接收到儲存於該位址之該資料後,該主機端經由該傳輸線傳送一第二主機非確認訊號;及 當該從屬端接收到該第二主機非確認訊號後,該從屬端經由該傳輸線傳送一第四從屬確認訊號; 其中: 每一主機確認訊號係由一第一電位轉為一第二電位後再由該第二電位轉為該第一電位,且每一主機非確認訊號係由該第一電位轉為該第二電位後再由該第二電位轉為該第一電位; 每一主機確認訊號維持在該第二電位的時間與維持在該第一電位的時間的比值大於一上限值,且每一主機非確認訊號維持在該第二電位的時間與維持在該第一電位的時間的比值小於一下限值,或每一主機確認訊號維持在該第二電位的時間與維持在該第一電位的時間的比值小於該下限值,且每一主機非確認訊維持在該第二電位的時間與維持在該第一電位的時間的比值大於該上限值;及 該上限值大於或等於該下限值。
- 如請求項15所述之方法,其中當該從屬端接收到該第二主機確認訊號後,該從屬端經由該傳輸線傳送該第三從屬確認訊號及儲存於該位址之該資料之步驟,另包含該從屬端經由該傳輸線傳送該第三從屬確認訊號及儲存於該位址之該資料後,經由該傳輸線傳送一釋放訊號,其中該釋放訊號係由該第一電位轉為該第二電位後再由該第二電位轉為該第一電位。
- 如請求項15所述之方法,其中: 當該主機端接收到該第一從屬確認訊號後,該主機端經由該傳輸線傳送該從屬端之該位址及該第一主機非確認訊號係當該主機端於一第一預定時間內接收到該第一從屬確認訊號後,該主機端經由該傳輸線傳送該從屬端之該位址及該第一主機非確認訊號; 當該主機端接收到該第二從屬確認訊號後,該主機端經由該傳輸線傳送該第二起始訊息、該從屬識別碼、該讀取位元及該第二主機確認訊號係當該主機端於一第二預定時間內接收到該第二從屬確認訊號後,該主機端經由該傳輸線傳送該第二起始訊息、該從屬識別碼、該讀取位元及該第二主機確認訊號;及 當該主機端接收到該第三從屬確認訊號、且該主機端接收到儲存於該位址之該資料後,該主機端經由該傳輸線傳送該第二主機非確認訊號係當該主機端於一第三預定時間內接收到該第三從屬確認訊號後、且該主機端接收到儲存於該位址之該資料後,該主機端經由該傳輸線傳送該第二主機非確認訊號。
- 如請求項17所述之方法,另包含: 當該主機端於該第一預定時間內並未接收到該第一從屬確認訊號、該主機端於該第二預定時間內並未接收到該第二從屬確認訊號或當該主機端於該第三預定時間內並未接收到該第三從屬確認訊號時,該主機端優先執行一中斷指令。
- 如請求項15所述之方法,其中該讀取位元與該寫入位元為互補。
- 一種主機端及從屬端之間的單線雙向傳輸通訊方法,包含: 該主機端經由一傳輸線傳送一起始訊息、該從屬端之一從屬識別碼及一第一主機確認訊號; 當該從屬端接收到該起始訊息、該從屬識別碼及該第一主機確認訊號後,該從屬端經由該傳輸線傳送一第一從屬確認訊號; 當該主機端接收到該第一從屬確認訊號後,該主機端經由該傳輸線傳送該從屬端之一位址及一第二主機確認訊號; 當該從屬端接收到該位址及該第二主機確認訊號後,該從屬端經由該傳輸線傳送一第二從屬確認訊號及儲存於該位址之一資料; 當該主機端接收到該第二從屬確認訊號、且該主機端接收到儲存於該位址之該資料後,該主機端經由該傳輸線傳送一主機非確認訊號;及 當該從屬端接收到該主機非確認訊號後,該從屬端經由該傳輸線傳送一第三從屬確認訊號; 其中: 每一主機確認訊號係由一第一電位轉為一第二電位後再由該第二電位轉為該第一電位,且該主機非確認訊號係由該第一電位轉為該第二電位後再由該第二電位轉為該第一電位;及 每一主機確認訊號維持在該第二電位的時間與維持在該第一電位的時間的比值大於一上限值,且該主機非確認訊號維持在該第二電位的時間與維持在該第一電位的時間的比值小於一下限值,或每一主機確認訊號維持在該第二電位的時間與維持在該第一電位的時間的比值小於該下限值,且該主機非確認訊維持在該第二電位的時間與維持在該第一電位的時間的比值大於該上限值;及 該上限值大於或等於該下限值。
- 如請求項20所述之方法,其中當該從屬端接收到該位址及該第二主機確認訊號後,該從屬端經由該傳輸線傳送該第二從屬確認訊號及儲存於該位址之該資料之步驟,另包含該從屬端經由該傳輸線傳送該第二從屬確認訊號及儲存於該位址之該資料後,經由該傳輸線傳送一釋放訊號,其中該釋放訊號係由該第一電位轉為該第二電位後再由該第二電位轉為該第一電位。
- 如請求項20所述之方法,其中該主機端經由該傳輸線傳送該起始訊息、該從屬端之該從屬識別碼及該第一主機確認訊號之步驟另包含:在該主機端經由該傳輸線傳送該第一主機確認訊號之前,該主機端經由該傳輸線傳送一讀取位元。
- 如請求項20所述之方法,其中: 當該主機端接收到該第一從屬確認訊號後,該主機端經由該傳輸線傳送該從屬端之該位址及該第二主機確認訊號係當該主機端於一第一預定時間內接收到該第一從屬確認訊號後,該主機端經由該傳輸線傳送該從屬端之該位址及該第二主機確認訊號;及 當該主機端接收到該第二從屬確認訊號、且該主機端接收到儲存於該位址之該資料後,該主機端經由該傳輸線傳送該主機非確認訊號係當該主機端於一第二預定時間內接收到該第二從屬確認訊號、且該主機端接收到儲存於該位址之該資料後,該主機端經由該傳輸線傳送該主機非確認訊號。
- 如請求項23所述之方法,另包含: 當該主機端於該第一預定時間內並未接收到該第一從屬確認訊號或該主機端於該第二預定時間內並未接收到該第二從屬確認訊號時,該主機端優先執行一中斷指令。
- 如請求項1、15或20所述之方法,其中: 該主機端或該從屬端於該傳輸線上傳送一第一類型位元資料時,係於該第一類型位元資料之傳輸時間內,使該傳輸線之電位由該第一電位轉為該第二電位,再由該第二電位轉為該第一電位,且該傳輸線之電位維持在該第二電位的時間與維持在該第一電位的時間的比值小於該下限值;及 該主機端或該從屬端於該傳輸線上傳送一第二類型位元資料時,係於該第二類型位元資料之傳輸時間內,使該傳輸線之電位由該第一電位轉為該第二電位,再由該第二電位轉為該第一電位,且該傳輸線之電位維持在該第二電位的時間與維持在該第一電位的時間的比值大於該上限值。
- 如請求項25所述之方法,其中該上限值係為2及該下限值係為0.5。
- 如請求項25所述之方法,其中該第一類型位元資料係為1且該第二類型位元資料係為0,或該第一類型位元資料係為0且該第二類型位元資料係為1。
- 如請求項1、15或20所述之方法,另包含: 在該主機端經由該傳輸線傳送每一主機確認訊號後,該主機端接續地經由該傳輸線傳送一釋放訊號;及 在該主機端經由該傳輸線傳送每一主機非確認訊號後,該主機端接續地經由該傳輸線傳送該釋放訊號; 其中該釋放訊號係由該第一電位轉為該第二電位後再由該第二電位轉為該第一電位。
- 如請求項1、15或20所述之方法,其中 每一從屬確認訊號係由該第一電位轉為該第二電位後再由該第二電位轉為該第一電位。
- 如請求項1、15或20所述之方法,其中每一起始訊息係由該第一電位轉為該第二電位後再由該第二電位轉為該第一電位,該第二電位維持的時間係超過一位元資料之傳輸時間。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104125541A TWI539285B (zh) | 2015-01-30 | 2015-08-06 | 主機端及從屬端之間的單線雙向傳輸通訊方法 |
US15/007,214 US10013374B2 (en) | 2015-01-30 | 2016-01-27 | Bidirectional communication method between a master terminal and a slave terminal on a single transmission line |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104103277 | 2015-01-30 | ||
TW104125541A TWI539285B (zh) | 2015-01-30 | 2015-08-06 | 主機端及從屬端之間的單線雙向傳輸通訊方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI539285B true TWI539285B (zh) | 2016-06-21 |
TW201627868A TW201627868A (zh) | 2016-08-01 |
Family
ID=56553108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104125541A TWI539285B (zh) | 2015-01-30 | 2015-08-06 | 主機端及從屬端之間的單線雙向傳輸通訊方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10013374B2 (zh) |
TW (1) | TWI539285B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110275847A (zh) * | 2018-02-12 | 2019-09-24 | 矽创电子股份有限公司 | 讯号传输电路 |
TWI678627B (zh) * | 2018-07-09 | 2019-12-01 | 大陸商北京集創北方科技股份有限公司 | 高效單線通信資料傳輸方法及利用其之通信系統 |
US10725949B2 (en) * | 2018-08-28 | 2020-07-28 | Qualcomm Incorporated | Slave-to-slave direct communication |
CN113452934B (zh) * | 2020-03-26 | 2024-02-13 | 瑞昱半导体股份有限公司 | 图像播放系统及其具有同步数据传输机制的图像数据传输装置及方法 |
US20230176120A1 (en) * | 2021-12-08 | 2023-06-08 | Qorvo Us, Inc. | Scan test in a single-wire bus circuit |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4281201B2 (ja) * | 2000-03-06 | 2009-06-17 | ソニー株式会社 | 制御装置、及び制御方法 |
TWI236264B (en) | 2002-09-05 | 2005-07-11 | Winbond Electronics Corp | Single wire serial communication protocol method and circuit |
DE102004057788B4 (de) | 2004-11-30 | 2006-10-19 | Infineon Technologies Ag | Verfahren zum Betreiben eines an ein Bus-, insbesondere LIN-Bus-System anschliessbaren System-Moduls, sowie Halbleiter-Bauelement |
TWI326160B (en) | 2006-10-02 | 2010-06-11 | Richtek Technology Corp | Single wire transmission without clock synchronization |
CN101464724B (zh) | 2007-12-18 | 2011-09-28 | 鸿富锦精密工业(深圳)有限公司 | 多通道主从设备通信电路 |
TW200947958A (en) | 2008-05-12 | 2009-11-16 | Green Mark Technology Inc | A single-wire, serial, daisy-chain digital communication network and communication method thereof |
TWI372341B (en) | 2008-05-30 | 2012-09-11 | Realtek Semiconductor Corp | Interface transmission apparatus and method |
CN201374120Y (zh) | 2009-02-27 | 2009-12-30 | 深圳市拓邦电子科技股份有限公司 | 单线双向通信光耦隔离电路 |
WO2012170921A2 (en) | 2011-06-10 | 2012-12-13 | Intersil Americas LLC | System and method for operating a one-wire protocol slave in a two-wire protocol bus environment |
CN102929820A (zh) | 2011-12-30 | 2013-02-13 | 广东佳和通信技术有限公司 | 一种单双线兼容的spi通信装置及其通信方法 |
TW201416865A (zh) | 2012-10-17 | 2014-05-01 | Chen-Hsi Tai | 外接式儲存裝置及其驅動方法 |
US9569386B2 (en) | 2013-04-16 | 2017-02-14 | Nxp B.V. | Method and system for single-line inter-integrated circuit (I2C) bus |
-
2015
- 2015-08-06 TW TW104125541A patent/TWI539285B/zh active
-
2016
- 2016-01-27 US US15/007,214 patent/US10013374B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US10013374B2 (en) | 2018-07-03 |
US20160224488A1 (en) | 2016-08-04 |
TW201627868A (zh) | 2016-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI539285B (zh) | 主機端及從屬端之間的單線雙向傳輸通訊方法 | |
EP3086236B1 (en) | Bus communications with multi-device messaging | |
JP5473941B2 (ja) | 電子デバイス接続用コントロールバス | |
TW201714097A (zh) | 通信裝置、通信方法、程式、及通信系統 | |
KR20160077189A (ko) | 다수의 슬레이브 디바이스 식별자들을 갖는 카메라 제어 슬레이브 디바이스들 | |
US20190215100A1 (en) | Communication apparatus, communication method, program, and communication system | |
US20080071879A1 (en) | Communication method for improving communication error and electronic device using the same | |
US9684619B2 (en) | I2C router system | |
CN109154925A (zh) | 通信设备、通信方法、程序和通信系统 | |
JP2016111672A (ja) | 通信方法、通信システム及び通信装置 | |
TW201921260A (zh) | 在i3c多線匯流排上之奇偶校驗位元位置 | |
US20130262610A1 (en) | Communication system and method for configuring programmable hardware | |
US20180322084A1 (en) | Communication apparatus, communication method, program, and communication system | |
JP4906688B2 (ja) | 制御信号通信方法、光トランシーバ装置 | |
JP5444911B2 (ja) | 送受信制御装置、電子機器、データ送信方法及び制御プログラム | |
TW201741888A (zh) | 通信器件、通信方法、程式及通信系統 | |
JP6762546B1 (ja) | シリアル通信方法及びシリアル通信システム | |
JP2011071579A (ja) | PCIExpress通信システム | |
CN114598566A (zh) | 一种基于spi总线的通信系统及方法 | |
CN103236154B (zh) | 一种红外串口通信方法和装置 | |
JP2008186077A (ja) | バスインタフェース装置 | |
JP2011188272A (ja) | スイッチ装置 | |
JPH02262747A (ja) | データ通信方法 | |
CN114880270B (zh) | Spi设备及其数据传输方法 | |
CN111077941B (zh) | 一种时钟同步设置方法、设备及存储介质 |