TWI538405B - 晶載內連線的時序校正 - Google Patents

晶載內連線的時序校正 Download PDF

Info

Publication number
TWI538405B
TWI538405B TW102132843A TW102132843A TWI538405B TW I538405 B TWI538405 B TW I538405B TW 102132843 A TW102132843 A TW 102132843A TW 102132843 A TW102132843 A TW 102132843A TW I538405 B TWI538405 B TW I538405B
Authority
TW
Taiwan
Prior art keywords
delay
wire
clock
correction
data
Prior art date
Application number
TW102132843A
Other languages
English (en)
Other versions
TW201419759A (zh
Inventor
羅伯特 帕默
約翰Ｗ 波爾頓
三世 湯瑪斯 黑斯廷斯 格瑞爾
威廉 詹姆士 達力
Original Assignee
輝達公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 輝達公司 filed Critical 輝達公司
Publication of TW201419759A publication Critical patent/TW201419759A/zh
Application granted granted Critical
Publication of TWI538405B publication Critical patent/TWI538405B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Pulse Circuits (AREA)

Description

晶載內連線的時序校正
本發明一般係關於時序校正，更具體而言係關於晶載內連線的時序校正。
來源同步的互補金氧半導體(CMOS，complementary metal-oxide-semiconductor)中繼器型(repeater-based)內連線為了總體晶載通信結構而提供簡單、高性能的布局。然而由於矽晶片尺寸增加，故晶載內連線在長度上可能跨越10 mm或以上，且該等通信通道容易遭受許多來源的時序誤差，包括串擾、電源引致抖動(PSIJ，power-supply-induced jitter)以及起因於電晶體和導線金屬化失配的導線延遲變動。
對於具有130 um(微米)寬度和空間、對於緊鄰層50%利用率和具有中繼器尺寸並為了最小功率延遲乘積而最佳化的10 mm較低層級金屬導線，由於電晶體變動故1-σ延遲變動大約係每導線每轉換極性8 ps(微微秒)(緩慢的過程；0.75 V(伏特)；攝氏125度)。若橫越這樣的導線傳輸「lone 1」，則該等開頭和結尾信號轉換可各自呈現出對於具有σ=8 ps的平均延遲常態分布的獨立時序偏移。此對於4 Gb/s(每秒十億位元)切換(或2 GHz(千兆赫)雙倍數據率時脈)和5.7 ps差異(亦即在該等兩個邊緣之間的中心點的淨延遲偏移)等於2.3%工作週期失真(DCD，duty-cycle distortion)的1-σ值。範例晶載網路係由一百個10 mm通道組成，每個皆10個位元組寬並運作於每導線4 Gb/s(亦即經由10 mm共傳送4 TB/s(每秒太位元組))。假設串擾、PSIJ和隨機抖動(外推至感興趣的位元誤差率)總計0.44 UI(單位間隔)(110 ps)，且觸發器容差和時脈緩衝差異總計0.2 UI(50 ps)，則由於導線延遲失配故對於包含晶載網路的連結的組譯器，統計的時序預算預測0%的產量。換言之，具有0%的產量則包括這樣的晶載網路的晶片皆 不會全速正常工作。
為了來源同步的CMOS中繼器型內連線布局所開發的串擾減輕方法，可以在主動的頻寬密度將所產生的時序抖動限制於大約200毫單位間隔(mUI，milli unit interval)(例如在28 nm(奈米)製程節點等級為匯流排寬度的每mm 30 Tb/s)。等級為+/-7%的電源雜訊可導致數據率的顯著調變(透過信號傳遞速度的調變)，進一步降低有效的時序餘裕達400 mUI之多。在這樣的嚴苛環境中，導線延遲失配可以造成晶片無法正常運作，如上述關於「lone 1」的傳輸所說明，導致嚴重的產量損失。導線延遲失配、時序抖動和電源雜訊的組合可能降低有效的時序餘裕，使得必須降低時脈頻率以確使符合時序餘裕限制因此晶片正常運作。尤其是，當晶載來源同步的CMOS中繼器型內連線用作負責每秒移動數個太位元組s的數據橫越晶片大部分的大型晶載網路建立區塊時，該等晶片可能故障。甚至在內連線的導線上所傳輸以滿足該等時序餘裕限制單一信號的故障亦將可能導致晶片的功能性故障。
當採用電源調節方案以減輕PSIJ並改良能量效率時，可減少閘極增速驅動。經減少的閘極增速驅動加重來源同步的CMOS中繼器型內連線的不同導線之間的該等延遲失配。在晶載內連線的給定子通道中的該等各種導線之中的延遲失配導致DCD和時脈對數據差異，降低了產量。
據此，本領域亟需減輕導線延遲失配並有助於改良晶片產量的晶載來源同步的CMOS中繼器型內連線的時序校正技術。
【簡述】
本發明之一具體實施例提出晶載來源同步的CMOS中繼器型內連線的時序校正技術。可施行兩種轉換模式以校正晶載數據或時脈導線的延遲。校正邏輯係建構成施行該等轉換模式，且隨後基於經擷取的校正模式平衡時脈和數據導線的該等延遲。該平衡使用可建構延遲電路調整時脈和數據導線的該延遲。
用於校正晶載內連線的本發明之各種具體實施例包括將第一信號轉換模式施行於晶載內連線的第一導線以產生複數個第一測量。基於該等複數個第一測量，延遲電路係建構成調整該第一導線的延遲落於大 體上集中於時脈信號邊緣上的預定延遲變動的範圍內。
所揭示的時序校正技術的一個優勢係其可用於降低晶載內連線的導線延遲失配，轉而有助於改良整體晶片產量。
100‧‧‧可建構延遲電路
101‧‧‧輸入信號
105‧‧‧三態反相器
107‧‧‧第二信號
110‧‧‧固定反相器
115‧‧‧經反相的輸入信號
120‧‧‧可建構延遲電路的階段
125‧‧‧第三信號
131‧‧‧輸出信號
150‧‧‧延遲傳輸特性
205、210、215、220‧‧‧步驟
300‧‧‧晶載內連線時序校正系 統；校正系統；時序校正系統
301‧‧‧數據導線
302‧‧‧clk I導線
304‧‧‧clk Q導線
305‧‧‧時脈切換單元
310‧‧‧校正模式產生單元
312‧‧‧傳輸器
314‧‧‧接收器
315‧‧‧校正模式擷取單元
320‧‧‧校正控制單元
325‧‧‧時脈產生單元
350、352、354、360、362、364、370、390‧‧‧時序分布圖表
351、361‧‧‧時脈
353、363‧‧‧經調整的時脈
356、366‧‧‧一個調整間距尺寸
372‧‧‧取樣時脈邊緣
374‧‧‧經校正的時脈；經校正的時脈邊緣
375、382、383、384、385‧‧‧範圍
395‧‧‧圖表
401‧‧‧refclk(局部核心時脈)
405‧‧‧時脈乘法器；時脈乘法器單元
410‧‧‧內插單元
412‧‧‧I/Q時脈分割器；時脈分割器
415‧‧‧相位控制單元；相位控制邏輯
416、418‧‧‧3：1多工器
420‧‧‧線性內插器
500、505、510、515、520、521、522、525、528、530、532、535、537、538、540、542、544、545‧‧‧步驟
605、610、615、620、625、630、635、640、645、650、655、660、665、670、675、680‧‧‧步驟
750、755、760、765、770、775‧‧‧步驟
805、810、812、815、820、825、830‧‧‧步驟
900‧‧‧電腦系統
902‧‧‧中央處理單元(CPU)
904‧‧‧系統記憶體
905‧‧‧記憶體橋接器
906‧‧‧匯流排或其他通信路徑；通信路徑
907‧‧‧I/O(輸入/輸出)橋接器
908‧‧‧使用者輸入裝置
910‧‧‧顯示裝置
912‧‧‧並行處理子系統
913‧‧‧匯流排或第二通信路徑；通信路徑
914‧‧‧系統磁碟
916‧‧‧開關
918‧‧‧網路轉接器
920、921‧‧‧附加卡
因此藉由參照具體實施例可具有上述簡要總結於其中可詳細了解本發明之該等上述所陳述特徵的方式，以及本發明之更具體的說明，在所附圖式中例示其中某些。然而，應注意所附圖式僅例示本發明之一般具體實施例，故因此不應被視為其範疇的限制，因為本發明可能承認其他同樣有效的具體實施例。
根據本發明所揭示內容之一具體實施例，第一A圖例示可建構延遲電路；根據本發明所揭示內容之一具體實施例，第一B圖例示第一A圖的可建構延遲電路的階段；根據本發明所揭示內容之一具體實施例，第一C圖例示第一A圖的可建構延遲電路的延遲傳輸特性；根據本發明所揭示內容之一具體實施例，第二圖係例示建構可建構延遲電路的技術之流程圖；根據本發明所揭示內容之一具體實施例，第三A圖係例示包括子通道(同相子通道)的可建構延遲電路的晶載內連線時序校正系統之圖示；根據本發明所揭示內容之一具體實施例，第三B圖係例示在對於晶載內連線的單一通道校正過程之前、期間和之後的時脈對數據延遲偏移之圖表；根據本發明所揭示內容之一具體實施例，第三C圖係例示在對於一百個通道的組譯器校正期間的時脈對數據延遲偏移之圖表；根據本發明所揭示內容之一具體實施例，第三D圖係例示在對於晶載內連線導線的校正之前、期間和之後的預定可接受延遲變動和時脈對數據延遲偏移之圖表；根據本發明所揭示內容之一具體實施例，第四A圖係在第 三A圖中所顯示的時脈產生單元之區塊圖；根據本發明所揭示內容之一具體實施例，第四B圖係第四A圖的內插單元之區塊圖；根據本發明所揭示內容之一具體實施例，第四C圖係第三A圖的校正模式產生單元之區塊圖；根據本發明所揭示內容之一具體實施例，第四D圖係第三A圖的校正模式擷取單元之區塊圖；根據本發明所揭示內容之一具體實施例，第五A圖係例示校正晶載內連線的技術之流程圖；根據本發明所揭示內容之一具體實施例，第五B圖係例示校正時脈信號的晶載內連線的技術之流程圖；根據本發明所揭示內容之一具體實施例，第六圖係例示校正數據信號的晶載內連線的技術之流程圖；根據本發明所揭示內容之一具體實施例，第七圖係例示執行時脈相位調整的技術之流程圖；根據本發明所揭示內容之一具體實施例，第八A圖係例示校正具有冗餘的晶載內連線的技術之流程圖；根據本發明所揭示內容之一具體實施例，第八B圖係例示使用代表性冗餘導線動態測量晶載內連線特性的技術之流程圖；以及第九圖係例示建構成實行本發明之一或多個態樣的電腦系統之區塊圖。
在以下說明中，提出眾多具體細節以提供對於本發明之更透徹的了解。然而，熟習此項技術者顯然可得知可實作本發明而沒有一或多個這些具體細節。在其他實例中，已說明已習知的特徵以避免模糊本發明。
可建構延遲電路可用於校正在諸如時脈信號與數據之間和在多位元數據匯流排內的數據不同位元之間的信號之間的延遲中失配。相對於數據信號的不對齊時脈邊緣可導致功能性誤差，例如時序誤差。該可建構延遲電路可用於對齊相對於該等數據信號的該時脈並確使較佳符合時 序需求。
在多位元數據匯流排的不同信號之間的延遲中失配呈現為了符合該等時序需求以正確取樣該多位元數據匯流排的所有信號的挑戰。通常由變化導線長度和起因於為了該多位元數據匯流排的該等不同數據信號的矽製造過程變動造成該等失配。尤其是，沿著數據和時脈信號導線的長度所插入的不同中繼器元件的該等延遲可能變化，在該等不同數據信號之間和相對於該等數據信號的時脈信號之間導致失配。該可建構延遲電路可用於最小化在多位元匯流排的每個數據信號的該等有效取樣窗口之間的變動，從而降低功能性誤差。
在時脈與數據信號之間的系統化差異的其他潛在來源在於，其上方傳輸數據的連結的該等傳輸器和接收器兩端的該等時脈緩衝器中不對稱，且孔徑偏移在該等接收器觸發器中。使用該可建構延遲電路以補償這樣的偏移可做到該經轉發的時脈相位的調整。獨立調整該可建構延遲電路所提供的上升延遲和下降延遲的能力允許平衡該等數據信號並調整時脈信號工作週期或脈衝寬度。該上升邊緣時序的調整在本質上應無關於該下降邊緣時序。否則，若對於每個邊緣的該等調整強烈互動，則很難找到移除時序偏移的適合調諧演算法。
根據本發明所揭示內容之一具體實施例，第一A圖例示可建構延遲電路100。如在第一A圖中所顯示，可建構延遲電路100包括三個可調整階段，其中每個階段(例如可建構延遲電路100的階段)皆包含一固定反相器，其與三態反相器並行耦合。其他可建構延遲電路可包括一或多個可調整階段，以產生基於至少兩個獨立控制信號相對於輸入信號延遲的輸出信號。可建構延遲電路100接收輸入信號101並產生基於控制信號en2H、en1H、en0H、en2L、en1L和en0L相對於輸入信號101延遲的輸出信號131。
在可建構延遲電路100的每個階段，皆可藉由為了特定階段解判定各別控制信號en2L、en1L和en0L而延遲在特定階段的輸出上升邊緣。可藉由為了特定階段解判定各別控制信號en2H、en1H和en0H而延遲在特定階段的輸出下降邊緣。藉由組合可建構延遲電路100的一連串這些 階段，可達成為了每個輸出邊緣的時序控制範圍。舉例來說，由控制集en2H、en1L和en0H控制在輸出信號131的上升邊緣時序。由該等剩餘的三個控制(例如控制en2L、en1H和en0L)控制在輸出信號131的下降邊緣時序。多個階段的結構提供控制在每個階段的輸出和輸入與相對於輸入信號101的輸出信號131的整體延遲之間的相對延遲的非常靈活機制，因為每個階段的整體尺寸和該等固定及可調整三態反相器的該等相對尺寸係自由參數。
根據本發明所揭示內容之一具體實施例，第一B圖例示在第一A圖的可建構延遲電路100中所顯示的該等三個階段之一的可建構延遲電路100的階段。可建構延遲電路100的階段包含一三態反相器105，其與固定反相器110並行耦合。三態反相器105和固定反相器110每個皆接收輸入並產生該輸入的反相版本的輸出。
enL控制信號啟動和停用三態反相器105的拉升電晶體。當判定低態有效enL控制信號(亦即低驅動)時，啟動三態反相器105的拉升運作。當判定高態有效enH控制信號(亦即高驅動)時，啟動三態反相器105的拉降運作。當判定既非enL亦非enH時，三態反相器105的輸出係在高阻抗狀態，且僅由固定反相器110驅動該輸出。
固定反相器110提供驅動力的第一層級以驅動在該輸出的負載。當判定enL時，由於三態反相器105拉升，故在該輸出的上升轉換驅動力較大，因此降低上升轉換的延遲。同樣地，當判定enH時，由於三態反相器105拉降，故在該輸出的下降轉換驅動力較大，因此降低下降轉換的延遲。假設固定反相器110的邏輯努力(驅動力的測量)係1，則當所有電晶體尺寸皆相等時，三態反相器105的邏輯努力係2。因此，可建構延遲電路100的階段驅動力增加50%，其中三態反相器105啟動。
基於包含三態反相器105和固定反相器110的該等電晶體的該等寬度判定每個階段的相對驅動力。可建構延遲電路100的每個階段皆可建構成提供使用該等控制信號enL和enH的四個不同的延遲變動。當同時解判定enL和enH時，該輸入招致第一延遲以產生該輸出。當同時判定enL和enH以增加可建構延遲電路100狀態的驅動力時，為了該輸出的上 升邊緣和該輸出的下降邊緣而降低第一延遲。當判定enL並解判定enH時，僅為了該輸出的上升邊緣而降低第一延遲。最後，當判定enH並解判定enL時，僅為了該輸出的下降邊緣而降低第一延遲。
包含三態反相器105和固定反相器110的該等電晶體的相對尺寸可用於控制可建構延遲電路100每個階段所產生的可能延遲和經降低的延遲。舉例來說，假設在第一A圖中所顯示的可建構延遲電路100中的每個階段皆具有4S的固定整體尺寸(或驅動力)，則在三態反相器105的該等電晶體與固定反相器110的該等電晶體之間有相對尺寸的三種不同可能組合。固定反相器110可具有3S的尺寸，且三態反相器105可具有1S的尺寸。固定反相器110可具有2S的尺寸，且三態反相器105可具有2S的尺寸。固定反相器110可具有1S的尺寸，且三態反相器105可具有3S的尺寸。可建構延遲電路100的每個階段皆呈現4S的負載至先前階段(或該輸入)。
根據本發明所揭示內容之一具體實施例，第一C圖例示第一A圖的可建構延遲電路的延遲傳輸特性150。如在第一C圖中所顯示，藉由變化量以產生輸出信號131的上升邊緣延遲輸入信號101的上升邊緣。當判定en2H時，啟用在可建構延遲電路100的第一階段中的三態反相器元件內的拉降裝置，以從輸入信號101的上升邊緣至經反相的輸入信號115的下降邊緣降低轉換延遲。當判定en1L時，啟用在可建構延遲電路100的第二階段中的三態反相器元件內的拉升裝置，以從經反相的輸入信號115的下降邊緣至第二信號107的上升邊緣降低轉換延遲。當判定en0H時，啟用在可建構延遲電路100的第三階段中的三態反相器元件內的拉降裝置，以從第二信號107的上升邊緣至第三信號125的下降邊緣降低轉換延遲。輸出信號131係第三信號125的反相，因此在第三信號125上的下降邊緣在輸出131生成上升邊緣。
延遲傳輸特性150對應於可建構延遲電路100，其中第一階段具有尺寸1S的三態反相器和尺寸3S的固定反相器、第二階段具有尺寸2S的三態反相器和尺寸2S的固定反相器以及第三階段具有尺寸3S的三態反相器和尺寸1S的固定反相器。
當判定該等en2H、en1L和en0H控制信號時，出現大約30微微秒(picoseconds)的最低延遲，因此啟用在該等三態反相器元件中的該等各別拉降裝置和拉升裝置。當未判定該等en2H、en1L和en0H控制信號時，出現大約58微微秒的最大延遲，因此停用在該等en2H、en1L和en0H控制信號所控制的該等三態反相器元件中的該等各別拉降裝置和拉升裝置。
當該等en2H、en1L和en0H控制信號行經以下每個皆對應於不同延遲步驟的八個不同二進制值時，由時間的漸增量延遲輸入信號101的上升邊緣：101、100、111、110、001、000、011、010，其中最小延遲由101具體指定，且最大延遲由010具體指定，因為en1L係低態有效。雖然在該等en2H、en1L和en0H控制信號中的調整影響在輸出信號131的上升邊緣上所產生的延遲，但對於該等en2H、en1L和en0H控制信號的該等調整不影響輸出信號131的下降邊緣延遲。如在第一C圖中所顯示，在輸出信號131的上升邊緣轉換期間所引入的該等延遲基於該等en2H、en1L和en0H控制信號中至少一者線性變化。
以下表格表示調整控制為en2H、en1L和en0H的該等階段該等不同驅動力以逐漸減少在輸出131的上升邊緣延遲。
如在第一C圖中所顯示，輸出信號131的下降邊緣延遲大體上維持不變而該等en2H、en1L和en0H控制信號變化，且不調整該等en2L、en1H和en0L控制信號，亦即保持不變。同樣地，輸出信號131的 上升邊緣延遲大體上維持不變而該等en2L、en1H和en0L控制信號變化，且不調整該等en2H、en1L和en0H控制信號。此外，在輸出信號131的上升邊緣轉換期間所引入的該等延遲基於該等en2L、en1H和en0L控制信號中至少一者線性變化。
根據本發明所揭示內容之一具體實施例，第二圖係例示建構可建構延遲電路100的技術之流程圖。雖然搭配第一A圖的可建構延遲電路100說明該等方法步驟，但一般技術者應可了解建構成以任何順序執行該等方法步驟的任何系統皆落於所揭示內容的範疇內。在步驟205接收控制輸入信號101的上升邊緣所招致的延遲以產生輸出信號131的控制信號設定。換言之，該等控制信號設定控制相對於輸入信號101的上升邊緣的輸出信號131的上升邊緣延遲。控制上升邊緣延遲的該等控制信號設定係en2H、en1L和en0H。
在步驟210接收控制輸入信號101的下降邊緣所招致的延遲以產生輸出信號131的控制信號設定。換言之，該等控制信號設定控制相對於輸入信號101的下降邊緣的輸出信號131的下降邊緣之延遲。控制下降邊緣延遲的該等控制信號設定係en2L、en1H和en0L。在步驟215將該等控制信號設定施行於可建構延遲電路100以控制輸入信號所招致以產生輸出信號的延遲量。在步驟220，產生相對於輸入信號經延遲的輸出信號。
可調整可建構延遲電路100的該等控制信號以獨立增加或減少與在輸出的下降轉換隔開的在輸出的上升轉換之延遲。可經由該等控制信號調整可建構延遲電路100，以降低在用於上升及/或下降數據轉換的多位元匯流排的不同信號之間的延遲變動。可識別出預定可接受延遲變動。可識別出該預定可接受延遲變動以改良用於特定性能層級(例如時脈速率)的積體電路功能性產量。在一具體實施例中，在可建構延遲電路100中實行固定反相器和三態反相器的該等相對驅動力，因此一或多個延遲步驟等於該預定可接受延遲變動。
晶載內連線的時序校正
可建構延遲電路100可用於調整傳輸與晶載內連線的通信通道相關聯的數據或時脈信號任一者的個別導線時序。每個通信通道一般 皆包括8至16位元組的數據集和一對經轉發的時脈。由於在局部於在該等導線兩端的該等傳輸器和接收器電路的時脈緩衝中的差異和雜訊，故導線(或連結)的數目有限。該等數據導線的第一半與該等經轉發時脈的第一個相關聯，且該等數據導線的第二半與該等經轉發時脈的第二個相關聯，形成兩個子通道：同相和正交相位分量，例如I和Q。該等兩個子通道的時序係由0.5 UI交錯配置，且該等數據導線在實體上交錯使得在鄰近導線上的信號轉換不應同時出現。再者，亦可採用於其中輸出導線與輸入導線交錯的串擾降低技術。
慣用晶載內連線依靠多個重定時元件，例如沿著通道的該等導線插入以確使符合時序限制的觸發器。並非插入多個重定時元件，時序校正技術可用於測量並建構通道的該等不同數據導線，使得每條導線的整個長度可在接收端每數據導線僅與單一重定時元件(觸發器)一起往返移動。與慣用技術相較降低重定時元件的數目有效益地最小化等待時間和功率消耗。
根據本發明所揭示內容之一具體實施例，第三A圖係例示包括子通道(I子通道)的可建構延遲電路的晶載內連線時序校正系統300之圖示。雖然在第三A圖中僅顯示單一數據導線301，但為了I子通道和Q子通道兩者可包括多條數據導線。時序校正系統300包括一時脈產生單元325、一時脈切換單元305、一傳輸器312、一校正模式產生單元310、一校正模式擷取單元315、一接收器316以及一校正控制單元320。傳輸數據信號的數據導線301耦合於傳輸器312與接收器316之間。在clk I導線302和clk Q導線304上分別傳輸一對經轉發的時脈信號ClkI_clk和ClkQ_clk。可建構延遲電路100亦耦合於每條該等導線。
晶載內連線依靠伴隨著通道的該等數據導線在時脈導線上轉發時脈信號來源同步的時脈方案。經轉發的時脈在名義上具有與橫越導線的數據相同的傳遞時間，且係用於重定時該數據至接收觸發器中。來源同步的技術允許在觸發器之間的傳播延遲比時脈週期長。來源同步的技術藉由於其中將導線分成時脈週期所限制的較短管線階段的慣用同步方案呈現等待時間和功率優勢。來源同步的技術在「波管線」方法上亦具有優勢， 其不轉發時脈信號而係使用時脈和數據恢復系統(CDR，clock and data recovery system)對準推導自總體時脈分布網路及/或局部鎖相迴路(PLL，phase lock loop)的接收器時脈。在實作上，CDR具有數兆赫的頻寬限制，且(不同於時脈經轉發的方案)可能無法追蹤在任何實際的實作中所呈現的顯著量的中至高頻抖動。
此外，交錯配置在信號通道內經耦合的數據導線的該等轉換時間可用於降低時序抖動。可使用該對經轉發的時脈(其相對於彼此偏移並用於定時替代的數據導線，舉例來說：如在第三A圖中所顯示具有同相和正交(I/Q)雙倍數據率(DDR，double data-rate)時脈的季度週期路徑)實行在數據信號之間的延遲。或者，可以與全速率(單一數據率(SDR，single data rate))經轉發的時脈一起實行半週期路徑。
如在第三A圖中所顯示，傳輸器312係建構成使用時脈信號clkI_data將半速率數據多路傳輸於I子通道的數據導線301上。相反地，接收器314係建構成使用經轉發的clkQ_clk信號將在數據導線301上所接收的數據解多工回降至半速率。在28 nm CMOS節點，目標最大數據率係大約4 Gb/s。為了提供對於產生並接收在晶載內連線上所傳輸的該等信號的該等單元具有合理數據率的介面，傳輸器312和接收器314分別執行該數據的2：1序列化和1：2還原序列化。
時脈產生單元325為了傳輸器312和時脈切換單元305而產生高速時脈。時脈切換單元305係建構成為了輸出於子通道的時脈導線上而選擇ClkI_clk或ClkQ_clk任一者。校正模式產生單元310係建構成產生用於測量每條導線的該等時序特性的校正模式。校正模式擷取單元315係建構成擷取在數據導線301上所產生以回應該等校正模式的模式。校正控制單元320負責排序平衡該等時脈和數據導線的該等延遲所需求的該等運作。最後，校正控制單元320建構校正模式產生單元310經由傳輸器312將該等校正模式施行於該等數據導線，且建構校正模式擷取單元315在接收器314擷取該等模式。校正模式擷取單元315和校正控制單元320分析該等經擷取的模式，且基於該等經擷取的模式分析，校正控制單元320亦規畫可建構延遲電路100。此外，校正控制單元320控制時脈切換單元305 在校正過程期間依所需要設定該等經轉發的時脈信號。可以電路、軟體或電路和軟體的組合實行校正控制單元320。
總結來說，校正系統300使用相位偵測技術測量該等時脈和數據導線的該等延遲偏移，且依所需要使用與晶載內連線的該等導線一起依序放置的可建構延遲電路100校正該等延遲以符合時序限制。對於每個I和Q子通道分開執行通道的時序校正。
使用亞歷山大相位偵測器(Alexander phase-detector)相對於參考信號測量在導線上的信號轉換的相位。藉由將校正模式產生單元310所產生的兩種不同的校正模式施行於數據導線實行該偵測器。該等兩種不同的校正模式係1010……或0101……。由校正模式擷取單元315使用與子通道(於其中包括導線並在名義上對準數據信號的該等邊緣轉換)相關聯的經轉發的時脈取樣該等所產生的模式。若上升數據轉換相對於有效時脈邊緣係延遲，則將取樣「0」，亦即該時脈相對於該數據係「早(early)」或該數據相對於該時脈係「遲(late)」。若上升數據轉換相對於有效時脈邊緣係先進，則將取樣「1」，亦即該時脈相對於該數據係「遲(late)」或該數據相對於該時脈係「早(early)」。該偵測技術在時脈和數據邊緣的經選擇極性之間提供相對偏移的記號。在經轉發的時脈上的轉換為了數據導線偏移測量而提供參考。將用於經轉發的時脈之相位參考定義成有來自橫越在子通道內數據導線的組譯器轉換集的相等數目的早和遲指示點。
校正控制單元320建構校正模式擷取單元315使用上升或下降時脈轉換任一者取樣上升或下降數據轉換。該等模式每兩個位元重複，因此在接收器316的數據的1：2解多工將在該等半速率輸出上生成常數值。然而，時序雜訊將在時脈和數據轉換係對準的點附近的該等經取樣常數值中造成變動。可以藉由累計多個測量並過濾該等多個測量降低這樣的變動。
為了包括一百個10 mm通道(每個皆10個位元組寬並運作於每導線4 Gb/s)的範例晶載內連線而模擬校正方法。該等可建構延遲電路對於五種不同的延遲(環繞中心點的0、+/-1和+/-2調整間距)係可調整，其中每個調整間距皆等於大約10 ps。對於每條導線將隨機偏移獨立施行於該等正和負信號轉換極性，且隨後採用校正過程測量該等導線的時序並規畫 該等可建構延遲電路。在第三B和三C圖中顯示該模擬的結果。
根據本發明所揭示內容之一具體實施例，第三B圖係例示在對於晶載內連線的單一通道的校正過程之前、期間和之後的時脈對數據延遲偏移之圖表。頂部的時序分布圖表350係柱狀圖，顯示在任何校正之前有大約10 ps的平均偏移，且延遲偏移的範圍大約係55 ps。在校正該等數據導線之前，校正傳輸時脈351的該等導線。在時脈校正之後，中間的時序分布圖表352顯示已移除延遲偏移的系統化分量，但延遲偏移的範圍維持大約50 ps。一旦校正時脈導線以生成經調整的時脈353，則校正該等數據導線以完成校正過程。在同時校正該等時脈和數據導線之後，大幅緊縮該分布，如底部的時序分布圖表354中所顯示。在校正之後，大部分該等延遲偏移係限於+/-一個調整間距尺寸356的範圍。在時序分布圖表354中所顯示的分布中該等兩個峰值對應於在基於經調整的時脈353的經轉發的時脈之該等上升和下降邊緣位置中的剩餘誤差。
根據本發明所揭示內容之一具體實施例，第三C圖係例示在對於晶載內連線的一百個通道的校正之前、期間和之後的時脈對數據延遲偏移之圖表。頂部的時序分布圖表360係在傳輸時脈361的該等導線的任何校正之前的該等延遲偏移之柱狀圖。中間的時序分布圖表362顯示在時脈校正之後的該等延遲偏移。底部的時序分布圖表364顯示在同時校正該等時脈和數據導線之後的該等延遲偏移。
具有較大的取樣集，更完全填入在第三C圖中所顯示的延遲分布。在中央分布的邊界附近該等尾部中的厚度係起因於在該等經轉發的時脈中的剩餘調整誤差。理想化的時脈調整生成時序分布圖表362和時序分布364的高機率區域的清晰邊界。
用於範例的時序餘裕預算係0.36 UI，或者在校正之後必須由該等剩餘時序偏移符合的90 ps。在校正之後大部分該等延遲偏移係限於+/-一個調整間距尺寸366的範圍。如在第三C圖中所顯示，對於一百個通道的經模擬的晶載內連線，從大約100 ps壓縮該等偏移延遲的範圍至40 ps滿足時序餘裕預算。
更詳細的分析顯示對於在可建構延遲電路100中固定數目 的調整間距，有最佳的調整間距尺寸可最大化連結產量，其轉而最大化晶片產量。在上述範例中，具有四個調整間距可建構延遲電路100的校正可以為了一百個通道的晶載內連線而從1(unity)(100%故障)降低故障率至優於1e-5(0.001%故障)。六個調整間距可建構延遲電路可以達成優於1e-7故障率(0.00001%故障)。
在一具體實施例中，具體指定預定可接受延遲變動，於其內每條數據導線的延遲皆需要為了欲達成的特定目標晶片產量而定位。目標晶片產量通常係基於對於晶載內連線的最大位元誤差率(BER，bit error rate)。調整間距尺寸可設定成等於預定可接受延遲變動，且可建構延遲電路100可建構成調整每條導線的延遲整數數目的該等調整間距尺寸，以增加或減少導線的延遲。
根據本發明所揭示內容之一具體實施例，第三D圖係例示在對於晶載內連線的導線校正之前、期間和之後的預定可接受延遲變動和時脈對數據延遲偏移之圖表。頂部的圖表係在任何校正之前的該等延遲偏移之時序分布圖表370。應注意取樣時脈邊緣372大體上不集中於該等延遲偏移的分布內。如所顯示，相對於取樣時脈邊緣372係正的導線延遲數目大於相對於取樣時脈邊緣372係負的導線延遲數目。
中間的圖表係在現在校正時脈校正和取樣時脈邊緣372之後(例如經校正的時脈374)的該等延遲偏移之時序分布圖表390，且大體上集中於該等延遲偏移的分布內。換言之，具有相對於取樣時脈邊緣係正的延遲數據導線數目大約等於具有相對於取樣時脈邊緣係負的延遲數據導線數目。重要的是，對於時序分布圖表370和時序分布圖表390兩者，取樣時脈邊緣與該等數據信號同相，因此相對於經校正的時脈邊緣374測量該等數據導線上升和下降邊緣延遲。
範圍375係顯示集中於經校正的時脈邊緣374。在一具體實施例中，範圍375等於預定可接受延遲變動。超出範圍375具有延遲的導線被視為離群值，且個別調整每個該等離群值導線的延遲以在數據導線校正過程期間將該等離群值定位於範圍375的範圍內。舉例來說，調整與在範圍382內離群值的該等數據導線依序的可建構延遲電路100，以減少該等 各別數據導線的延遲一個調整間距尺寸。當調整間距尺寸等於預定可接受延遲變動(範圍375)時，位移在範圍382內的所有該等離群值以位於預定可接受延遲變動375的範圍內。同樣地，調整與在範圍383內離群值的該等數據導線依序的可建構延遲電路100，以增加該等各別數據導線的延遲一個調整間距尺寸。當調整間距尺寸等於範圍375時，位移在範圍383內的所有該等離群值以位於範圍375的範圍內。
因此，調整間距尺寸與建構成位移數據導線的延遲位於範圍375內所需要的最小量較小調整間距尺寸相較可能係粗略。對於調整的粗略精確度具優勢，因為具有較佳精確度調整間距尺寸的可建構延遲電路100通常消耗更多功率。
當可調整可建構延遲電路100以插入兩個調整間距尺寸的延遲時，可調整在範圍384內離群值的該等數據導線，以減少該等各別數據導線的延遲兩個調整間距尺寸。同樣地，可調整在範圍385內離群值的該等數據導線，以增加該等各別數據導線的延遲兩個調整間距尺寸。底部的圖表395顯示在同時校正該等時脈和數據導線之後的該等導線延遲，且調整一個調整間距尺寸的該等數據導線位於預定可接受延遲變動(範圍375)內。
根據本發明所揭示內容之一具體實施例，第四A圖係在第三A圖中所顯示的時脈產生單元325之區塊圖。時脈產生單元325包括一時脈乘法器405、內插單元410以及I/Q時脈分割器412。通信通道的每一端皆具有鎖相迴路(PLL，phase-locked-loop)，其包括於時脈乘法器405中以為了在核心邏輯單元與晶載內連線之間的介面而產生該等高速時脈。PLL通常用於乘以局部核心時脈，諸如refclk 401，以為了晶載內連線而產生高速時脈。
除了PLL之外，時脈產生單元325亦包含360度相位旋轉器。在一具體實施例中，1 GHz參考時脈乘以4，且由時脈乘法器單元405產生六個相位、4 GHz時脈集。在該時脈集中的該等時脈為了一對內插單元410而用作參考相位。每個該等內插單元410皆係360度相位旋轉器。每個內插單元410的輸出皆驅動各別產生雙倍數據率(DDR，double-data-rate)同 相(I)和正交(Q)時脈(亦即一對2 GHz時脈，其中一個時脈相對於另一者(0.5 UI)延遲125 ps)的時脈分割器412。該等I/Q時脈輸出之一驅動局部傳輸電路系統，例如傳輸器312，而另一時脈輸出係用於為了通道的每個子通道而驅動該等經轉發的時脈，例如ClkI_clk和ClkQ_clk。
為了傳輸器312從該等經轉發的時脈(例如ClkI_clk和ClkQ_clk)分離該等時脈路徑(例如ClkI_data和ClkQ_data)允許相對於該數據調整該等經轉發的時脈之相位，以最佳化對準及/或為了每條數據導線而皆測量時序餘裕。應注意正交(ClkQ_clk)經轉發的時脈係用於在導線接收端取樣I子通道數據，且(經反相的)同相(ClkI_clk)經轉發的時脈係用於取樣Q子通道數據。取樣排列在名義上為了每個子通道而皆將該等時脈邊緣放置於數據眼中間。當該等時脈信號邊緣係放置於數據眼中間時，時脈信號的邊緣大體上集中於在數據導線上所傳輸的信號的轉換之間。在高數據率，時脈產生技術不會導致過大的時脈插入延遲損失。此外，若存在多餘的時序餘裕，則可相對於該數據推進該等經轉發的時脈相位。
根據本發明所揭示內容之一具體實施例，第四B圖係第四A圖的內插單元410之區塊圖。內插單元410用作可N個步驟調整的360度包覆相位內插器，其中N可等於48。由校正控制單元320建構相位控制單元415以調整時脈產生單元325所產生的時脈相位。該等3：1多工器416和418係建構成選擇經內插的兩個緊鄰時脈相位。由來自相位控制邏輯415的許多數位控制導線控制線性內插器420，使得可在該等經選擇的參考相位之一(例如經加乘的時脈A、經加乘的時脈B和經加乘的時脈C)與另一參考相位(例如經加乘的時脈A、經加乘的時脈B和經加乘的時脈C)之間的步驟中變化PhClk的相位。
根據本發明所揭示內容之一具體實施例，第四C圖係第三A圖的校正模式產生單元310之區塊圖。校正模式產生單元310包括線性反饋位移暫存器(LFSR，linear-feedback shift register)，其用於測試和校正模式產生。該等LFSR條紋橫越該等導線，重複使用與該等2：1數據序列化器相關聯的該等暫存器(用於測試功能)以降低功率和電路面積。在第四C圖中所顯示的具體實施例中，將該等傳輸導線群組成兩個位元組LFSR，其具有實 現獨立的215-1偽隨機二元序列(PRBS，pseudo-random binary sequence)數據流的2：1序列化和32位元靜態模式的簡單迴路的反饋分接頭。可選擇該等位移入和位移出路徑進入該等序列化器暫存器路徑以實現LFSR。模式產生能力有助於內建自我測試(BIST，built-in self-test)，且係時序校正方法所需求，如於文中進一步所說明。
根據本發明所揭示內容之一具體實施例，第四D圖係第三A圖的校正模式擷取單元315之區塊圖。校正模式擷取單元315亦包括一LFSR集，其互補於校正模式產生單元310的LFSR集。校正模式擷取單元315允許PRBS和靜態模式的每導線檢查。為了LFSR而提供專用暫存器以防止來自腐蝕環繞該環的參考模式位移的引入誤差，且提供在還原序列化器輸出上擷取半速率數據的第二閘控時脈路徑。將該等誤差輸出發送至專用誤差檢查邏輯，且將經擷取的值提供給校正控制單元320。
根據本發明所揭示內容之一具體實施例，第五A圖係例示校正晶載內連線的技術之流程圖。雖然搭配第三A圖的時序校正系統300、第四A圖的時脈產生單元325、第四C圖的校正模式產生單元310和第四D圖的校正模式擷取單元315說明該等方法步驟，但一般技術者應可了解建構成以任何順序執行該等方法步驟的任何系統皆落於所揭示內容的範疇內。
在步驟500時序校正系統300產生複數個測量以描繪晶載內連線的該等導線延遲特性。校正模式產生單元310係建構成將第一信號轉換模式施行於晶載內連線的該等導線以產生複數個第一測量。校正模式產生單元310隨後係建構成將第二信號轉換模式施行於晶載內連線的該等導線以產生複數個第二測量。
在步驟505，藉由相對於子通道的該等經測量的導線延遲分布集中時脈信號校正每個子通道的時脈信號。搭配第五B圖說明步驟505的詳細流程圖。為了晶載內連線的該等導線而具體指定預定可接受延遲變動。預定可接受延遲變動對應於目標晶片產量，且當一條或多條該等導線超出預定可接受延遲變動的範圍時，可能無法符合目標晶片產量。一旦相對於該等經測量的導線延遲分布集中時脈信號，則亦相對於預定可接受延 遲變動的範圍集中該時脈信號。
在步驟510，相對於經集中的時脈校正該等數據導線延遲，因此調整超出預定可接受延遲變動的範圍的具延遲的數據導線。基於該等複數個第一測量和該等複數個第二測量，校正控制單元320規畫一或多個可建構延遲電路100以依所需要調整該等導線的延遲以落於預定可接受延遲變動的範圍內。最後，在步驟515，調整該等經轉發的時脈之相位，因此在每個子通道的數據轉換之間皆集中該等時脈邊緣。搭配第五B圖說明步驟510的詳細流程圖。
根據本發明所揭示內容之一具體實施例，第五B圖係例示校正晶載時脈內連線的第五A圖步驟505的技術之流程圖。雖然搭配第三A圖的時序校正系統300、第四A圖的時脈產生單元325、第四C圖的校正模式產生單元310和第四D圖的校正模式擷取單元315說明該等方法步驟，但一般技術者應可了解建構成以任何順序執行該等方法步驟的任何系統皆落於所揭示內容的範疇內。
在步驟520藉由識別時脈邊緣為上升或下降開始時脈導線校正過程。在步驟522時脈校正控制單元320具體指定用於校正的下降時脈邊緣。在步驟521，時脈校正控制單元320具體指定用於校正的上升時脈邊緣。在步驟525由校正模式產生單元310將上升數據轉換信號施行於晶載內連線的該等數據導線。在步驟528校正模式擷取單元315計數「時脈遲(clock late)」取樣，亦即在取樣時脈邊緣之前出現並係取樣為數據高的上升數據轉換。
在步驟530由校正模式產生單元310將下降數據轉換信號施行於晶載內連線的該等數據導線。在步驟532校正模式擷取單元315計數「時脈遲」取樣。在步驟535，校正控制單元320從校正模式擷取單元315接收「時脈遲」取樣的該等計數，且藉由加總在步驟528和532所產生的該等計數運算該等「時脈遲」取樣的總計數(總和)。在步驟537，校正控制單元320判定該總和是否大於數據導線的數目(Nwirees)。若在步驟537校正控制單元320判定該總和不大於數據導線的數目，則在步驟538時脈係遲，且由校正控制單元320建構與經校正的時脈導線依序的可建構延遲電路100 以降低延遲。若在步驟537校正控制單元320判定該總和大於數據導線的數目，則在步驟540時脈係早，且由校正控制單元320建構與經校正的時脈導線依序的可建構延遲電路100以引起延遲。
在步驟542校正控制單元320判定是否已調整時脈的該等邊緣兩者因此完成校正，且若不是，則在步驟544校正控制單元320建構時脈切換單元305以校正相對的時脈邊緣並回到步驟520。
否則，在步驟545，校正控制單元320建構時脈產生單元325以還原回到原始的時脈切換位置。換言之，在校正期間時脈信號與該等數據信號同相，因此可相對於時脈信號測量該等數據信號。當到達步驟545時，時脈信號邊緣係集中於該等延遲變動的分布內。對於正常運作，時脈信號應與該等數據信號異相，因此時脈邊緣係集中於數據信號轉換眼內以最佳取樣該等數據信號。因此，在步驟545，時脈產生單元325係建構成調整時脈信號相對於該等數據信號轉換異相90度。
根據本發明所揭示內容之一具體實施例，第六圖係例示校正晶載內連線的數據導線以執行第五A圖步驟510的技術之流程圖。雖然搭配第三A圖的時序校正系統300、第四A圖的時脈產生單元325、第四C圖的校正模式產生單元310和第四D圖的校正模式擷取單元315說明該等方法步驟，但一般技術者應可了解建構成以任何順序執行該等方法步驟的任何系統皆落於所揭示內容的範疇內。
在步驟605校正控制單元320建構時脈產生單元325將該等經轉發的時脈信號的該等邊緣與該等數據邊緣對準。在步驟610藉由識別數據邊緣為上升或下降開始數據導線校正過程。在步驟620校正控制單元320具體指定用於校正的下降時間邊緣。在步驟615，校正控制單元320具體指定用於校正的上升時間邊緣。
在步驟625清除校正模式擷取單元315為了該等數據導線而維持的該等早和遲旗標。由每條數據導線的校正模式擷取單元315維持獨立旗標。在步驟630由校正模式產生單元310將上升或下降數據(在步驟615或620所具體指定者)轉換信號施行於晶載內連線的該等數據導線。在步驟635校正模式擷取單元315記錄數據相對於經轉發的上升時脈邊緣係早或 遲。
當為了上升數據轉換而擷取到「0」時，數據係記錄為早，而當為了上升數據轉換而擷取到「1」時，數據係記錄為遲。同樣地，當為了下降數據轉換而擷取到「1」時，數據係記錄為早，而當為了下降數據轉換而擷取到「0」時，數據係記錄為遲。
在步驟640由校正模式產生單元310將上升或下降數據(在步驟615或620所具體指定者)轉換信號施行於晶載內連線的該等數據導線。在步驟645校正模式擷取單元315記錄數據相對於經轉發的下降時脈邊緣係早或遲。在步驟650校正模式產生單元310基於在步驟635和645所記錄的數據設定該等旗標。當為了經轉發的時脈的上升邊緣和下降邊緣兩者而記錄的數據係早時，設定數據導線的早旗標。當為了經轉發的時脈的上升邊緣和下降邊緣兩者而記錄的數據係遲時，設定數據導線的遲旗標。對於每條數據導線可設定早旗標或遲旗標任一者或者可同時清除旗標，指示數據導線既非早也非遲。
在步驟655，校正控制單元320從校正模式擷取單元315接收該等旗標並剖析該等旗標。若在步驟655校正控制單元320判定數據導線具有早旗標設定，則在步驟660，由校正控制單元320建構與經校正的數據導線依序的可建構延遲電路100以增加數據導線的延遲。若在步驟655校正控制單元320判定數據導線具有遲旗標設定，則在步驟665，由校正控制單元320建構與經校正的數據導線依序的可建構延遲電路100以減少數據導線的延遲。若在步驟655校正控制單元320判定數據導線皆不具有旗標設定，則在步驟665，由校正控制單元320建構與經校正的數據導線依序的可建構延遲電路100以既不增加亦不減少數據導線的延遲。
在步驟670校正控制單元320判定是否已為了時脈邊緣兩者而調整該等數據信號因此完成校正，且若不是，則在步驟675校正控制單元320選擇相對的數據信號之時間邊緣並回到步驟605。否則，在步驟680，校正控制單元320建構時脈產生單元325以還原回到原始的時脈切換位置，亦即調整時脈信號相對於該等數據信號轉換異相90度。
根據本發明所揭示內容之一具體實施例，第七圖係例示執行 第五A圖步驟515以做到時脈相位調整的技術之流程圖。雖然搭配第三A圖的時序校正系統300、第四A圖的時脈產生單元325、第四C圖的校正模式產生單元310和第四D圖的校正模式擷取單元315說明該等方法步驟，但一般技術者應可了解建構成以任何順序執行該等方法步驟的任何系統皆落於所揭示內容的範疇內。
以相位旋轉器控制該等經轉發的時脈和數據的相對相位的能力可用於校正系統化時脈差異。在該等時脈和數據導線校正過程期間，設計每條導線的可建構延遲電路100以補償起因於在CMOS製造過程中的變動的導線延遲變動。然而，在時脈與數據信號之間有系統化差異的其他潛在來源，諸如在連結的該等傳輸器和接收器兩端的該等時脈緩衝器中的不對稱，以及在該等接收器觸發器中的孔隙偏移。可以做到經轉發的時脈相位調整以補償這樣的偏移。
搭配第五B圖所說明的時脈延遲校正過程為了可建構延遲電路100而產生兩個調整值(例如控制信號設定)：分別為了上升和下降轉換極性。相位旋轉器調整的目的係將該等兩個調整值向上集中於可建構延遲電路100的範圍內。舉例來說，若調整值兩者係限於最小或最大延遲，則在該等經轉發的時脈和數據信號之間的差異必須大於時脈延遲元件的落差，其中該落差係可建構延遲電路100可生成的最大延遲。當以相位旋轉器移除此時脈對數據差異時，該等兩個調整值將朝向延遲調整範圍的中心移動，亦即在延遲上不增加亦不減少。集中該等調整代碼的條件係將該等兩個延遲調整值的平均盡可能放置接近中心值。
返回第七圖，在步驟750開始為了時脈差異而調整的時脈延遲元件校正。在步驟755校正控制單元320判定是否集中該等數據導線的該等調整值，且若如此，則在步驟760完成時脈相位調整過程。否則，在步驟765校正控制單元320判定是否設定該等調整值以最小化該等數據導線的延遲，且若如此，則在步驟775時脈產生單元325係建構成在返回步驟750之前增加相位旋轉器延遲。否則，在步驟770，時脈產生單元325係建構成在返回步驟750之前減少相位旋轉器延遲。
於其中該等相位旋轉器可以用於最佳化時脈對準的另一有 趣情況係在低數據率。若藉由降低輸入時脈產生單元325的refclk頻率從最大速率減少通信通道的數據率或降低乘法率，則保留在I與Q時脈之間的90度相位位移，且時序餘裕(和時脈插入延遲)相應增加。然而，在某些具體實施例中，可程式編輯時脈分割器可放置於每個I/Q分割器的下游。可程式編輯時脈分割器延伸可使用數據率範圍低於時脈乘以PLL的運作範圍。將由90°/N隔開從每個後分割器所產生的時脈對，其中N係後分割器的分割率，且90°係參照經分割的時脈率。該等可使用數據率的延伸可能係所需，因為其將時脈插入延遲固定於最大數據率的延伸，而非以漸增的位元週期擴大。若在該等較低數據率所需係更多的時序餘裕(以時脈插入延遲為代價)，則該等相位旋轉器可以用於延遲時脈直到達成所需的設定餘裕。應注意當使用後分割器時，導線延遲校正將持續運作。
冗餘和連續測量
在一具體實施例中，為了晶載內連線的一或多個通道可包括附加數據導線和至少一條附加時脈導線。該等附加導線係冗餘並可用於代替不符合該等時序限制的導線，甚至在調整導線延遲的調整之後。為了進一步改善晶片產量，可校正所有該等可使用導線，包括該等冗餘導線，且可選擇最佳滿足該等時序限制的導線集以傳輸晶載內連線的該等數據信號。
可修改校正模式產生單元310和校正模式擷取單元315，以允許為了每個子通道的任何其他導線而調換冗餘導線。包括2：1多工器讓信號能夠在兩條導線之一上方傳輸，允許子通道使用可用N+1條導線的最佳N條。由於數據不在非運作的導線或具有最少量時序餘裕的導線上方傳輸，故改良了產量。
根據本發明所揭示內容之一具體實施例，第八A圖係例示校正具有冗餘的晶載內連線的技術之流程圖。雖然搭配第三A圖的時序校正系統300、第四A圖的時脈產生單元325、第四C圖的校正模式產生單元310和第四D圖的校正模式擷取單元315說明該等方法步驟，但一般技術者應可了解建構成以任何順序執行該等方法步驟的任何系統皆落於所揭示內容的範疇內。
在步驟805使用搭配第五B圖所說明的技術校正子通道的經轉發的時脈信號，亦即相對於經轉發的時脈信號的每個邊緣測量該等數據導線的延遲。在步驟810選擇最佳符合該等時序限制的導線集，且與經轉發的時脈信號依序的可建構延遲電路100大體上集中於該等經選擇的導線的該等導線延遲分布內。應注意該等經選擇的導線亦可包括一條或多條冗餘數據導線。
在步驟812使用搭配第六圖所說明的該等技術相對於時脈信號(ClkI_data或ClkQ_data)校正該等數據導線延遲。最後，在步驟815，使用搭配第七圖所說明的該等技術調整該等經轉發的時脈信號(ClkI_clk或ClkQ_clk)之相位。
該等冗餘導線的另一用法係當通道正運作時，執行時序餘裕特性分析。當在晶片上正執行實際應用時，可在雜訊環境中餘裕冗餘導線。當啟動晶載內連線以在正常運作期間傳輸信號以描繪該等冗餘導線的特性時，附加時脈切換單元305可被包括並與現存的校正模式產生單元310、校正模式擷取單元315和校正控制單元320搭配使用。時序校正系統200係建構成當在校正模式擷取單元315所接收的該等校正模式中檢查誤差時，為了該等冗餘導線而掃除該等經轉發的時脈和數據的相位，在正常運作期間可以為了每條冗餘導線而測量時序餘裕。當相位旋轉器具有高解析度時，可以由校正模式擷取單元315產生位元誤差率相對於相位偏移的「浴缸」曲線，允許時序餘裕的測量和外推至特定的位元誤差率。
根據本發明所揭示內容之一具體實施例，第八B圖係例示使用代表性冗餘導線在正常運作期間動態測量晶載內連線特性的技術之流程圖。雖然搭配第三A圖的時序校正系統300、第四A圖的時脈產生單元325、第四C圖的校正模式產生單元310和第四D圖的校正模式擷取單元315說明該等方法步驟，但一般技術者應可了解建構成以任何順序執行該等方法步驟的任何系統皆落於所揭示內容的範疇內。
在步驟820使用搭配第五B圖所說明的技術校正子通道經轉發的時脈信號，亦即相對於經轉發的時脈信號的每個邊緣測量該等數據導線之延遲，且與經轉發的時脈信號依序的可建構延遲電路100大體上集 中於該等導線延遲的分布內。在步驟825使用搭配第六圖所說明的該等技術相對於時脈信號(ClkI_data或ClkQ_data)校正該等數據導線延遲。在步驟830，使用搭配第七圖所說明的該等技術調整該等經轉發的時脈信號(ClkI_clk或ClkQ_clk)之相位。
在步驟820為了晶載內連線的通道而在該等數據導線上傳輸數據信號，且在該等時脈導線上傳輸該等經轉發的時脈信號。在步驟825測量該等代表性冗餘導線的該等時序特性。該等冗餘導線被視為代表性，因為其係以相似方式佈線至通道的該等導線。藉由執行搭配第六圖所說明的該等步驟測量該等代表性冗餘導線的該等時序特性。對於每條代表性冗餘導線皆可判定該等早和遲旗標，且亦可調整可建構延遲電路100以執行特性分析。
系統概述
第九圖係例示建構成實行本發明之一或多個態樣的電腦系統900的區塊圖。電腦系統900包括一中央處理單元(CPU，central processing unit)902以及一系統記憶體904，其經由可包括一記憶體橋接器905的內連線路徑通信。可能係例如北橋晶片的記憶體橋接器905係經由匯流排或其他通信路徑906(例如超傳輸連結(HyperTransport link))連接於輸入/輸出(I/O，input/output)橋接器907。在第三B圖中所顯示的一或多個該等裝置可包括可建構延遲電路100以延遲晶載內連線的時脈及/或數據信號。
可能係例如南橋晶片的I/O橋接器907從一或多個使用者輸入裝置908(例如鍵盤、滑鼠)接收使用者輸入，且經由通信路徑906和記憶體橋接器905將該輸入轉發至CPU 902。並行處理子系統912係經由匯流排或第二通信路徑913(例如快速周邊組件互連(Peripheral Component Interconnect(PCI)Express)、加速圖形埠(Accelerated Graphics Port)或超傳輸連結(HyperTransport link))耦合於記憶體橋接器905；在一具體實施例中，並行處理子系統912係將像素傳送至顯示裝置910(例如慣用的陰極射線管或液晶顯示型螢幕)的圖形子系統。系統磁碟914亦連接於I/O橋接器907。開關916在I/O橋接器907與諸如網路轉接器918和各種附加卡920及921的其他組件之間提供連接。其他組件(未明確顯示)亦可連接於I/O橋接器 907，包括通用串列匯流排(USB，universal serial bus)或其他埠連接、光碟機(compact disc(CD)drives)、數位影碟機(digital video disc(DVD)drives)、影片錄製裝置和此類。可使用任何適合的協定(諸如快速周邊組件互連(PCI Express)、加速圖形埠(AGP，Accelerated Graphics Port)、超傳輸(HyperTransport)或任何其他匯流排或點對點通信協定)實行在第三B圖中所顯示的該等各種通信路徑，包括該等具體命名的通信路徑906和913，且如此技術已習知在不同裝置之間的連接可使用不同協定。
在一具體實施例中，並行處理子系統912併入為了圖形和視頻處理而最佳化的電路系統，包括舉例來說視頻輸出電路系統，且構成圖形處理單元(GPU，graphics processing unit)。在另一具體實施例中，並行處理子系統912併入為了通用處理而最佳化的電路系統，同時保留於文中更詳細所說明的潛在運算架構。在又一具體實施例中，並行處理子系統912可在單一子系統中與一或多個其他系統元件整合，諸如加入記憶體橋接器905、CPU 902和I/O橋接器907，以形成系統單晶片(SoC，system on chip)。
應可察知於文中所顯示的系統為例示性，且變化例和修飾例係可能。可依所需修改連接布局，包括橋接器的數目和設置、CPU 902的數目以及並行處理子系統912的數目。舉例來說，在某些具體實施例中，系統記憶體904係直接連接於CPU 902而非透過橋接器，且其他裝置經由記憶體橋接器905和CPU 902與系統記憶體904通信。在其他替代性布局中，並行處理子系統912係連接於I/O橋接器907或直接連接於CPU 902，而非連接於記憶體橋接器905。在再一具體實施例中，I/O橋接器907和記憶體橋接器905可整合於單一晶片中，而非存在為一或多個分離的裝置。大型具體實施例可包括兩個或多個CPU 902和兩個或多個並行處理系統912。於文中所顯示的該等特定分量係視需要；舉例來說，可支援任何數目的附加卡或周邊裝置。在某些具體實施例中，排除開關916，且網路轉接器918和附加卡920、921直接連接於I/O橋接器907。
總結來說，滿足晶載來源同步的CMOS中繼器型內連線的時序需求的技術降低在包含晶載內連線的不同導線之間的時序失配。校正邏輯係建構成施行轉換模式以測量起因於電晶體和導線金屬化差異的個別 晶載數據導線的延遲。基於該等測量，選擇最佳滿足晶載內連線的該等時序需求的導線。個別調整該等經選擇的晶載數據導線的該等延遲以進一步降低該等時序失配。當降低在晶載內連線的該等不同數據導線之間的該等延遲變動時，增加晶載內連線可確實運作的速度並改良晶片產量。
具優勢地，將冗餘導線併入晶載內連線的所揭示技術降低導線延遲失配，轉而有助於改良整體晶片產量。在晶載內連線中可包括代表在用於傳輸數據的晶載內連線中的該等導線的附加冗餘導線。可由校正邏輯動態測量與該等附加冗餘導線相關聯的延遲，而晶載內連線在使用中以描繪晶載內連線的特性。
本發明之一具體實施例可實行為用於電腦系統的程式商品。該程式商品的該等程式定義該等具體實施例的功能(包括於文中所說明的該等方法)，且可以包含於多種電腦可讀取儲存媒體上。例示性電腦可讀取儲存媒體包括，但不限於：(1)非可寫儲存媒體(例如在電腦內的唯讀記憶體裝置，諸如唯讀光碟機(CD-ROM drive)可讀取的唯讀光碟片(CD-ROM disks)、快閃記憶體、唯讀記憶體(ROM，read only memory)晶片或任何類型的固態非揮發半導體記憶體)，於其上資訊係永久儲存；以及(2)可寫儲存媒體(例如在磁碟機或硬碟機內的軟碟或任何類型的固態隨機存取半導體記憶體)，於其上儲存可改變的資訊。
上述參照特定具體實施例已說明本發明。然而，熟習此項技術者應可了解對其可做到各種修飾例和改變而不悖離如在所附申請專利範圍中所提出的本發明之更廣泛的精神與範疇。據此，前述說明和所附圖式係視為例示性而非限制性。
因此，在以下諸申請專利範圍中提出本發明之具體實施例的範疇。
100‧‧‧可建構延遲電路
101‧‧‧輸入信號
107‧‧‧第二信號
115‧‧‧經反相的輸入信號
120‧‧‧可建構延遲電路的階段
125‧‧‧第三信號
131‧‧‧輸出信號

Claims (22)

  1. 一種校正晶載內連線的方法，包含：將為一第一二元模式的一第一信號轉換模式施行於耦接於一第一傳輸器與一第一接受器之間的該晶載內連線的一第一導線以產生對應於該第一導線的一時序特性的複數個第一測量；以及基於該等複數個第一測量建構一延遲電路，以調整該第一導線的一延遲落於大體上集中於一時脈信號的一邊緣上的一預定延遲變動的一範圍內。
  2. 如申請專利範圍第1項之方法，更包含將為一第二二元模式的一第二信號轉換模式施行於該晶載內連線的該第一導線以產生對應於該第一導線的該時序特性的複數個第二測量，其中基於該等複數個第二測量進一步建構該延遲電路，以調整該第一導線的該延遲落於該預定延遲變動的該範圍內。
  3. 如申請專利範圍第1項之方法，更包含：判定與該晶載內連線的該第一導線和其他導線相關聯的一延遲分布；以及定位該時脈信號的該邊緣以將該時脈信號的該邊緣大體上集中於該延遲分布內。
  4. 如申請專利範圍第1項之方法，其中該等複數個第一測量指示與該第一導線相關聯的一延遲相對於該時脈信號的該邊緣係負相，且其中該延遲電路係建構成增加與該第一導線相關聯的該延遲。
  5. 如申請專利範圍第1項之方法，其中該等複數個第一測量指示與該第一導線相關聯的一延遲相對於該時脈信號的該邊緣係正相，且其中該延遲電路係建構成減少與該第一導線相關聯的該延遲。
  6. 如申請專利範圍第1項之方法，其中該延遲電路係建構成增加或減少與該第一導線相關聯的一延遲等於該預定延遲變動的該範圍的一量。
  7. 如申請專利範圍第1項之方法，其中該延遲電路係建構成增加或減少與該第一導線相關聯的一延遲等於該預定延遲變動的該範圍的一整數倍數的一量。
  8. 如申請專利範圍第1項之方法，其中該預定延遲變動的該範圍與包含該晶載內連線的一晶片的一目標產量相關聯。
  9. 如申請專利範圍第1項之方法，更包含在建構之後調整該時脈信號，以大體上將該時脈信號的該邊緣集中於在該第一導線上所傳輸的一信號轉換之間。
  10. 如申請專利範圍第1項之方法，更包含在該晶載內連線的該第一導線上傳輸數據，且在耦接於一第二傳輸器與一第二接受器之間的該晶載內連線的一第二導線上傳輸該時脈信號。
  11. 如申請專利範圍第1項之方法，其中該延遲電路係建構成延遲在該第一導線上所傳輸的一數據信號之上升邊緣一第一量並延遲該數據信號之下降邊緣一第二量。
  12. 如申請專利範圍第1項之方法，更包含建構一第二延遲電路以延遲該時脈信號的上升邊緣一第一量並延遲該時脈信號的下降邊緣一第二量。
  13. 一種晶載內連線校正系統，包含：一校正模式產生單元，其建構成產生為一第一二元模式的一第一信號轉換模式；一校正模式擷取單元，其建構成產生對應於該晶載內連線的一第一導線的一時序特性的複數個第一測量，該第一導線耦接於一第一傳輸器與一第一接受器之間；一延遲電路，其耦合於該晶載內連線的該第一導線；以及一校正控制單元，其耦合於該校正模式產生單元和一校正模式擷取單元並建構成：將該第一信號轉換模式施行於該晶載內連線的該第一導線以產生該等複數個第一測量；以及基於該等複數個第一測量建構該延遲電路，以調整該第一導線的一延遲落於大體上集中於一時脈信號的一邊緣上的一預定延遲變動之一範圍內。
  14. 如申請專利範圍第13項之晶載內連線校正系統，其中該校正模式產生 單元進一步係建構成產生為一第二二元模式的一第二信號轉換模式，該校正模式擷取單元進一步係建構成產生複數個第二測量，該校正控制單元進一步係建構成將該第二信號轉換模式施行於該晶載內連線的該第一導線以產生對應於該第一導線的該時序特性的該等複數個第二測量，且基於該等複數個第二測量建構該延遲電路，以調整該第一導線的該延遲落於該預定延遲變動的該範圍內。
  15. 如申請專利範圍第13項之晶載內連線校正系統，更包含一時脈切換單元，其耦合於該校正控制單元並建構成產生該時脈信號。
  16. 如申請專利範圍第13項之晶載內連線校正系統，更包含一第二延遲單元，其耦合於傳輸該時脈信號及耦接於一第二傳輸器與一第二接受器之間的的一第二導線，其中該校正控制單元建構該第二延遲單元以大體上將該時脈信號的該邊緣集中於與該晶載內連線的該第一導線和其他導線相關聯的一延遲分布內。
  17. 如申請專利範圍第13項之晶載內連線校正系統，其中該等複數個第一測量指示該第一導線的一延遲相對於該時脈信號的該邊緣係負向，且以該校正控制單元建構該延遲電路以增加與該第一導線相關聯的該延遲。
  18. 如申請專利範圍第13項之晶載內連線校正系統，其中該等複數個第一測量指示該第一導線的一延遲相對於該時脈信號的該邊緣係正向，且以該校正控制單元建構該延遲電路以減少與該第一導線相關聯的該延遲。
  19. 如申請專利範圍第13項之晶載內連線校正系統，其中以該校正控制單元建構該延遲電路以增加或減少與該第一導線相關聯的一延遲等於該預定延遲變動的該範圍的一量。
  20. 如申請專利範圍第13項之晶載內連線校正系統，其中該預定延遲變動的該範圍與包含該晶載內連線的一晶片的一目標產量相關聯。
  21. 如申請專利範圍第13項之晶載內連線校正系統，更包括一第二延遲單元，其耦接於一第二傳輸器與一第二接受器之間的一第二導線，該第二延遲單元傳輸該時脈訊號，且進一步以該校正控制單元建構該第二 延遲單元以調整該時脈信號大體上將該時脈信號的該邊緣集中於在該第一導線上所傳輸的一數據信號的轉換之間。
  22. 一種運算系統，包含：一晶載內連線校正系統，包含：一校正模式產生單元，其建構成產生為一第一二元模式的一第一信號轉換模式；一校正模式擷取單元，其建構成產生複數個第一測量，其對應於該晶載內連線的一第一導線的一時序特性，該第一導線耦接於一第一傳輸器與一第一接受器之間；一延遲電路，其耦合於該晶載內連線的該第一導線；以及一校正控制單元，其耦合於該校正模式產生單元和該校正模式擷取單元並建構成：將該第一信號轉換模式施行於該晶載內連線的該第一導線以產生該等複數個第一測量；以及基於該等複數個第一測量建構該延遲電路，以調整該第一導線的一延遲落於大體上集中於一時脈信號的一邊緣上的一預定延遲變動之一範圍內。
TW102132843A 2012-09-12 2013-09-11 晶載內連線的時序校正 TWI538405B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/612,614 US8941430B2 (en) 2012-09-12 2012-09-12 Timing calibration for on-chip interconnect

Publications (2)

Publication Number Publication Date
TW201419759A TW201419759A (zh) 2014-05-16
TWI538405B true TWI538405B (zh) 2016-06-11

Family

ID=50153551

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102132843A TWI538405B (zh) 2012-09-12 2013-09-11 晶載內連線的時序校正

Country Status (4)

Country Link
US (1) US8941430B2 (zh)
CN (1) CN103684363A (zh)
DE (1) DE102013217830A1 (zh)
TW (1) TWI538405B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI801989B (zh) * 2021-07-30 2023-05-11 創意電子股份有限公司 電子系統、積體電路晶粒及其操作方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9473291B2 (en) 2014-07-08 2016-10-18 Intel Corporation Apparatuses and methods for reducing switching jitter
US9571155B2 (en) * 2014-08-25 2017-02-14 Samsung Display Co., Ltd. Method of startup sequence for a panel interface
US9160518B1 (en) * 2014-09-30 2015-10-13 Realtek Semiconductor Corporation Half-rate clock-data recovery circuit and method thereof
US9355696B1 (en) * 2014-11-06 2016-05-31 Xilinx, Inc. Calibration in a control device receiving from a source synchronous interface
US9692402B2 (en) * 2014-12-25 2017-06-27 Intel Corporation Method, apparatus, system for centering in a high performance interconnect
CN106470024A (zh) * 2015-08-18 2017-03-01 飞思卡尔半导体公司 使用穆勒c元件的无假信号时钟切换电路
US9485080B1 (en) * 2015-09-01 2016-11-01 Qualcomm Incorporated Multiphase clock data recovery circuit calibration
US9640278B1 (en) 2015-12-10 2017-05-02 Integrated Device Technology, Inc. Testability/manufacturing method to adjust output skew timing
EP3639370A4 (en) * 2017-06-13 2020-07-29 Flex Logix Technologies, Inc. CLOCK DISTRIBUTION AND GENERATION ARCHITECTURE FOR LOGIC PAVERS OF AN INTEGRATED CIRCUIT AND ITS OPERATING PROCESS
CN109286535B (zh) * 2018-09-06 2022-04-01 晶晨半导体(上海)股份有限公司 获取存储模块内部延时阶梯时间的方法及系统
CN111010169B (zh) 2018-10-08 2024-01-19 中兴通讯股份有限公司 相位检测方法、装置、存储介质及电子装置
US11789076B2 (en) * 2019-11-12 2023-10-17 Mediatek Inc. Apparatus and method of monitoring chip process variation and performing dynamic adjustment for multi-chip system by pulse width
US12057842B2 (en) * 2021-04-30 2024-08-06 Bitmain Development Inc. Dynamic pulse generator with small propagation delay
TWI779853B (zh) 2021-09-29 2022-10-01 智原科技股份有限公司 時脈校準模組、高速接收器及與其相關的校準方法
US20230288953A1 (en) * 2022-03-09 2023-09-14 Oppstar Technology Sdn Bhd Adjustable clock phase for peak-current reduction
CN117269738B (zh) * 2023-11-23 2024-03-12 杭州至千哩科技有限公司 一种交流信号的校准方法、装置、设备及介质

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5182632A (en) * 1989-11-22 1993-01-26 Tactical Fabs, Inc. High density multichip package with interconnect structure and heatsink
US5972788A (en) * 1996-05-22 1999-10-26 International Business Machines Corporation Method of making flexible interconnections with dual-metal-dual-stud structure
US6378109B1 (en) * 1999-07-15 2002-04-23 Texas Instruments Incorporated Method of simulation for gate oxide integrity check on an entire IC
US6499131B1 (en) * 1999-07-15 2002-12-24 Texas Instruments Incorporated Method for verification of crosstalk noise in a CMOS design
JP3444270B2 (ja) * 2000-05-23 2003-09-08 日本電気株式会社 アレーアンテナ受信装置の校正システム
JP2002040108A (ja) * 2000-07-27 2002-02-06 Advantest Corp 半導体デバイス試験装置のタイミング校正方法・半導体デバイス試験装置
US6507247B2 (en) 2001-02-27 2003-01-14 Corrent Corporation Circuit and method for generating a variable frequency clock signal
JP3621358B2 (ja) 2001-05-25 2005-02-16 Ｎｅｃマイクロシステム株式会社 コンパレータ及びアナログディジタルコンバータ
US7283917B2 (en) * 2001-12-12 2007-10-16 Alcatel Canada Inc. System and method for calibrating an adjustable delay time for a delay module
US7095789B2 (en) * 2004-01-28 2006-08-22 Rambus, Inc. Communication channel calibration for drift conditions
US7400670B2 (en) * 2004-01-28 2008-07-15 Rambus, Inc. Periodic calibration for communication channels by drift tracking
US8422568B2 (en) * 2004-01-28 2013-04-16 Rambus Inc. Communication channel calibration for drift conditions
US7451049B2 (en) * 2004-02-27 2008-11-11 National Instruments Corporation Automatic delays for alignment of signals
US7616036B1 (en) 2005-09-12 2009-11-10 Virage Logic Corporation Programmable strobe and clock generator
US7519888B2 (en) 2005-09-12 2009-04-14 Virage Logic Corporation Input-output device testing
US7882471B1 (en) * 2005-11-15 2011-02-01 Cadence Design Systems, Inc. Timing and signal integrity analysis of integrated circuits with semiconductor process variations
US7583209B1 (en) * 2008-03-19 2009-09-01 Mitsubishi Electric Research Laboratories, Inc. System and method for signaling on a bus using forbidden pattern free codes
JPWO2010095378A1 (ja) * 2009-02-18 2012-08-23 株式会社アドバンテスト 出力装置および試験装置
JP5377275B2 (ja) * 2009-12-25 2013-12-25 キヤノン株式会社 情報処理装置又は情報処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI801989B (zh) * 2021-07-30 2023-05-11 創意電子股份有限公司 電子系統、積體電路晶粒及其操作方法

Also Published As

Publication number Publication date
CN103684363A (zh) 2014-03-26
DE102013217830A1 (de) 2014-03-13
US8941430B2 (en) 2015-01-27
TW201419759A (zh) 2014-05-16
US20140070862A1 (en) 2014-03-13

Similar Documents

Publication Publication Date Title
TWI538405B (zh) 晶載內連線的時序校正
US10771231B2 (en) Signaling system with adaptive timing calibration
US7460630B2 (en) Device and method for synchronous data transmission using reference signal
US9832006B1 (en) Method, apparatus and system for deskewing parallel interface links
Loh et al. A 3x9 Gb/s shared, all-digital CDR for high-speed, high-density I/O
TWI622270B (zh) 用於平衡高速串列數位介面之信道之間的偏斜之方案
CN101536313B (zh) 用于在fpga上的ddr3应用的读取对准实现
US8686773B1 (en) In-system margin measurement circuit
US7508893B1 (en) Integrated circuits and methods with statistics-based input data signal sample timing
JP7514079B2 (ja) クロック信号に同期される信号生成回路及びこれを用いる半導体装置
TWI723006B (zh) 使用經校準、單一時脈來源同步串列器-解串列器協定之高速資料傳輸
CN210168032U (zh) 用于对准高数据速率时钟和数据恢复解串器的采样实例的系统
US20130343441A1 (en) Deterministic synchronization for transmitting signals between different clock domains
KR100887238B1 (ko) 파이프라인 시스템의 동적 클럭 제어 장치 및 방법
US10419204B2 (en) Serializer-deserializer with frequency doubler
US8689159B1 (en) Redundancy for on-chip interconnect
JP6446937B2 (ja) ロジック解析端末及びロジック解析システムと遅延補正方法並びにプログラム
Kubíček et al. Blind oversampling data recovery with low hardware complexity
US20040190667A1 (en) Clock extracting circuit and clock extracting method
CN118280409A (zh) 基于onfi协议的数据读写电路及闪存读写控制器
Lin et al. A novel 1.2 Gbps LVDS receiver for multi-channel applications