TWI536887B - 形成於印刷電路板上之球柵陣列 - Google Patents

形成於印刷電路板上之球柵陣列 Download PDF

Info

Publication number
TWI536887B
TWI536887B TW103124737A TW103124737A TWI536887B TW I536887 B TWI536887 B TW I536887B TW 103124737 A TW103124737 A TW 103124737A TW 103124737 A TW103124737 A TW 103124737A TW I536887 B TWI536887 B TW I536887B
Authority
TW
Taiwan
Prior art keywords
solder
solder ball
ball
module
solder balls
Prior art date
Application number
TW103124737A
Other languages
English (en)
Other versions
TW201605311A (zh
Inventor
吳亭瑩
吳政麟
羅欽元
王文山
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW103124737A priority Critical patent/TWI536887B/zh
Priority to CN201510273783.5A priority patent/CN105304603B/zh
Priority to US14/800,751 priority patent/US9955586B2/en
Publication of TW201605311A publication Critical patent/TW201605311A/zh
Application granted granted Critical
Publication of TWI536887B publication Critical patent/TWI536887B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0215—Grounding of printed circuits by connection to external grounding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10704—Pin grid array [PGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10712—Via grid array, e.g. via grid array capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Electromagnetism (AREA)

Description

形成於印刷電路板上之球柵陣列
本發明乃是關於一種設置於印刷電路板上的球柵陣列，特別是指一種具有良好地屏蔽(ground shielding)的球柵陣列。
為了將使用球柵陣列(Ball Grid Array，BGA)封裝的晶片電性連接至印刷電路板，印刷電路板上會設置與封裝晶片相對應的球柵陣列，其中該球柵陣列由複數個錫球所構成，且該複數個錫球中會具有少數錫球接地，用以提供地屏蔽給其他的錫球。然而，一般來說，印刷電路板上之球柵陣列的排列方式並不具有一定的規律，亦即球柵陣列的形狀以及接地的錫球的數量與位置會隨著不同晶片而有所改變。
如上所述，由於傳統上之球柵陣列的排球方式並無固定型態，且錫球排列較為分散，因此，會浪費印刷電路板的面積，且球柵陣列的設計不易重複使用，也需要耗費人力來確定球柵陣列的性能。
有鑑於此，本文揭露內容提供一種球柵陣列，其具有較固定的錫球排列型態，且於該印刷電路板上具有較小的面積，以解決上述的問題。
本發明實施例提供一種球柵陣列(Ball Grid Array，BGA)，形 成於印刷電路板上。球柵陣列包括第一錫球模組與第二錫球模組。第一錫球模組包含複數個排列成第一陣列之複數個第一錫球，其中複數個第一錫球中之一個第一錫球接地以屏蔽複數個第一錫球中之兩個第一錫球，並且複數個第一錫球中之一個第一錫球空接。第二錫球模組包含複數個排列成第二陣列之複數個第二錫球，其中複數個第二錫球中之兩個第二錫球接地並且接地之兩個第二錫球其中之一穿透過在印刷電路板之導通孔來屏蔽複數個第一錫球中之兩個第一錫球。第一陣列界定為前三排並且第二陣列鄰設於第一陣列並且界定為後三排。其中，連接訊號與連接接地之第一錫球數量比值為4：1。
本發明實施例另提供一種球柵陣列(Ball Grid Array，BGA)，形成於印刷電路板上。球柵陣列包括第一錫球模組與第二錫球模組。第一錫球模組包含複數個排列成第一陣列之複數個第一錫球，其中複數個第一錫球中之兩個第一錫球接地以屏蔽複數個第一錫球中之其餘第一錫球。第二錫球模組包含複數個排列成第二陣列之複數個第二錫球，其中複數個第二錫球中之兩個第二錫球接地，其中第一陣列界定為前三排，並且第二陣列鄰設於第一陣列並且界定為後三排。其中，連接訊號與連接接地之第一錫球數量比值為2：1。
本發明實施例再提供一種球柵陣列(Ball Grid Array，BGA)，形成於印刷電路板上。球柵陣列包括第一錫球模組與第二錫球模組。第一錫球模組包含複數個排列成第一陣列之複數個第一錫球，其中複數個第一錫球中之至少三個第一錫球為接地或電連接電源電壓以屏蔽複數個第一錫球中之其餘第一錫球，並且複數個第一錫球中之一個第一錫球空接。第二錫球模組包含複數個排列成第二陣列之複數個第二錫球，第二錫球模組內之複數個第二錫球之定義、數量與設置方式實質上相同於第一錫球組內之複數個第一錫球。第一陣列界定為前三排，並且第二陣列鄰設於第一陣 列並且界定為後三排。
綜上所述，本發明實施例所提出之球柵陣列，透過複數個第一錫球中之一個第一錫球接地以屏蔽複數個第一錫球中之兩個第一錫球，並且經由接地之兩個第二錫球其中之一穿透過在印刷電路板之導通孔來屏蔽複數個第一錫球中之兩個第一錫球，以使得在印刷電路板上的球柵陣列中，其具有較固定的錫球排列型態，且僅需要很少的錫球接地便能夠達到良好的地屏蔽，以及於印刷電路板上具有較小的面積。如此一來，相較於先前技術中無固定型態的球柵陣列，本發明的設計易於重複使用，因此可以減少在確定球柵陣列性能時的人力消耗。
為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，但是此等說明與所附圖式僅係用來說明本發明，而非對本發明的權利範圍作任何的限制。
100、300、400‧‧‧球柵陣列
101、301、401‧‧‧印刷電路板
110、310、410‧‧‧第一錫球模組
120、320、420‧‧‧第二錫球模組
121‧‧‧錫球
130、330‧‧‧第三錫球模組
140、340‧‧‧第四錫球模組
A‧‧‧導穿孔
G‧‧‧接地線
P‧‧‧電源線
L1‧‧‧上板
L2‧‧‧下板
S‧‧‧訊號線
R1‧‧‧第一列
圖1為依據本發明一實施例之製作於印刷電路板上的球柵陣列的示意圖。
圖2為依據本發明一實施例之對應於圖1之立體印刷電路板上的球柵陣列的示意圖。
圖3為依據本發明另一實施例之製作於印刷電路板上的球柵陣列的示意圖。
圖4為依據本發明再一實施例之製作於印刷電路板上的球柵陣列的示意圖。
在下文將參看隨附圖式更充分地描述各種例示性實施例，在隨附圖式中展示一些例示性實施例。然而，本發明概念可能以許多不同形式來體現，且不應解釋為限於本文中所闡述之例示性實 施例。確切而言，提供此等例示性實施例使得本發明將為詳盡且完整，且將向熟習此項技術者充分傳達本發明概念的範疇。在諸圖式中，可為了清楚而誇示層及區之大小及相對大小。類似數字始終指示類似元件。
應理解，雖然本文中可能使用術語第一、第二、第三等來描述各種元件，但此等元件不應受此等術語限制。此等術語乃用以區分一元件與另一元件。因此，下文論述之第一元件可稱為第二元件而不偏離本發明概念之教示。如本文中所使用，術語「及/或」包括相關聯之列出項目中之任一者及一或多者之所有組合。
以下將以多種實施例配合圖式來說明所述球柵陣列，然而，下述實施例並非用以限制本發明。
〔球柵陣列的第一實施例〕
請同時參照圖1，圖1為依據本發明一實施例之製作於印刷電路板上的球柵陣列的示意圖。圖2為依據本發明一實施例之對應於圖1之立體印刷電路板上的球柵陣列的示意圖。如圖1所示，球柵陣列100包含有第一錫球模組110、第二錫球模組120、第三錫球模組130以及第四錫球模組140，其中第一與第三錫球模組110、130具有相同的錫球排列型態，並且第二與第四錫球模組120、140具有相同的錫球排列型態。每一錫球模組110、120、130、140包含有排列成一2*3陣列之六個錫球，即每一個錫球模組110、120、130、140的每一列(row)具有兩個錫球，每一行(column)具有三個錫球。第一個錫球模組110僅一個錫球接地，並且接地的錫球位於第一錫球模組110的第三列。再者，印刷電路板101可為二層板(上板L1與下板L2)，並且本實施例之球柵陣列100係應用於一雙倍資料率(Double Data Rate，DDR)動態隨機記憶體(Dynamic Random Access Memory，DRAM)。
進一步來說，在本實施例中，第一錫球模組110包含複數個排列成第一陣列(2*3陣列)之複數個第一錫球，其中複數個第一錫 球中之一個第一錫球接地(例如接地錫球)以屏蔽複數個第一錫球中之兩個第一錫球(例如訊號錫球)，並且複數個第一錫球中之一個第一錫球空接(例如空接錫球)。第二錫球模組120包含複數個排列成第二陣列(2*3陣列)之複數個第二錫球，其中複數個第二錫球中之兩個第二錫球接地，其中第一陣列界定為前三排，並且第二陣列鄰設於該第一陣列並且界定為後三排。此外，從圖1可知，第一錫球模組110的第一列R1面對印刷電路板101上輸入至第一錫球模組110之訊號輸入線，並且接地之第一錫球位於第一錫球模組110之第三列並且空接之第一錫球位於第一錫球模組110之第一列R1。再者，第二錫球模組120之複數個第二錫球的數量相等於第一錫球模組110之複數個第一錫球的數量，並且接地之複數個第二錫球位於第二錫球模組120之第三列，而第一錫球模組110的第一錫球、第二錫球模組120的第二錫球、訊號線S以及接地線G均位於印刷電路板101上的同一層。值得注意的是，第一錫球模組110之相鄰之兩個第一錫球之中心到中心距離實質上為0.8毫米，並且連接訊號與連接接地之第一錫球數量比值為4：1，所以本實施例之球柵陣列100透過接地之兩個第二錫球其中之一(如錫球121)穿透過在印刷電路板101之導通孔(如A)來屏蔽該些第一錫球中之兩個第一錫球(例如訊號錫球)，以使得每兩條訊號線S旁都有一條接地線G，進而使其所組成的球柵陣列具有完整的地屏蔽(ground shield)之效果。相較於先前技術中無固定型態的球柵陣列，本發明的設計易於重複使用，因此可以減少在確定球柵陣列性能時的人力消耗。
此外，本實施例之球柵陣列100更包括第三錫球模組130與第四錫球模組140。第三錫球模組130並排於第一錫球模組110，第三錫球模組130包含複數個第三錫球，其中複數個第三錫球中之一個第三錫球接地以屏蔽複數個第三錫球中之兩個第三錫球，並且複數個第三錫球中之一個第三錫球空接，其中第三錫球模組 130具有與第一錫球模組110實質相同之錫球定義與排列方式。第四錫球模組140包含複數個第四錫球，其中複數個第四錫球中之兩個第四錫球接地並且接地之兩個第四錫球其中之一穿透過在印刷電路板101之導通孔來屏蔽複數個第三錫球中之兩個第三錫球，並且第四錫球模組140具有與第二錫球模組120實質相同之錫球定義與排列方式。同理，第三錫球模組130的第一列面對印刷電路板101上輸入至第三錫球模組130之訊號輸入線，並且接地之第三錫球位於第三錫球模組130之第三列並且空接之第三錫球位於第三錫球模組130之第一列，其中第四錫球模組140之複數個第四錫球的數量相等於第三錫球模組130之複數個第三錫球的數量，並且接地之複數個第四錫球位於第四錫球模組140之第三列。關於錫球模組130與140之其它敘述相同於上述錫球模組110與120。
接下來的多個實施例中，將描述不同於上述圖1實施例之部分，且其餘省略部分與上述圖1實施例之部分相同。此外，為說明便利起見，相似之參考數字或標號指示相似之元件。
〔球柵陣列的第二實施例〕
請參照圖3，圖3為依據本發明另一實施例之製作於印刷電路板上的球柵陣列的示意圖。如圖3所示，球柵陣列300包含有第一錫球模組310、第二錫球模組320、第三錫球模組330以及第四錫球模組340，其中第一與第三錫球模組310、330具有相同的錫球排列型態，並且第二與第四錫球模組320、340具有相同的錫球排列型態。每一錫球模組包含有排列成一2*3陣列之六個錫球，即每一個錫球模組310、320、330、340的每一列(row)具有兩個錫球，每一行(column)具有三個錫球。第一個錫球模組110僅一個錫球接地，並且接地的錫球位於第一錫球模組110的第三列。再者，印刷電路板301可為一層板或二層板，並且本實施例之球柵陣列100可以應用於一雙倍資料率(Double Data Rate，DDR)動態隨機記 憶體(Dynamic Random Access Memory，DRAM)。
進一步來說，在本實施例中，在本實施例中，第一錫球模組110包含複數個排列成第一陣列(2*3陣列)之複數個第一錫球，其中些第一錫球中之兩個第一錫球接地(例如接地錫球)以屏蔽複數個第一錫球中之其餘第一錫球(例如訊號錫球)。第二錫球模組120包含複數個排列成第二陣列(2*3陣列)之複數個第二錫球，其中複數個第二錫球中之兩個第二錫球接地，其中第一陣列界定為前三排，並且第二陣列鄰設於第一陣列並且界定為後三排。此外，從圖3可知，第一錫球模組310的第一列R1面對印刷電路板301上輸入至第一錫球模組310之訊號輸入線，並且接地之複數個第一錫球位於第一錫球模組310之第三列。再者，第二錫球模組320之複數個第二錫球的數量相等於第一錫球模組310之複數個第一錫球的數量，並且接地之複數個第二錫球位於第二錫球模組之第三列，而第一錫球模組110的第一錫球、第二錫球模組120的第二錫球、訊號線S以及接地線G均位於印刷電路板101上的同一層。值得注意的是，第一錫球模組310之相鄰之兩個第一錫球之中心到中心距離實質上為1毫米，並且連接訊號與連接接地之第一錫球數量比值為2：1，所以本實施例之球柵陣列100能夠透過封裝晶片上的走線(亦即不需要上述圖1實施例之導穿孔)，來使得每兩條訊號線S旁都有一條接地線G，進而使其所組成的球柵陣列具有完整的地屏蔽(ground shield)之效果。
此外，本實施例之球柵陣列300更包括第三錫球模組330與第四錫球模組340。第三錫球模組330並排於第一錫球模組310，第三錫球模組330包含複數個第三錫球，其中複數個第三錫球中之兩個第三錫球接地(例如接地錫球)以屏蔽複數個第三錫球中之其餘第三錫球(例如訊號錫球)，其中第三錫球模組330具有與第一錫球模組310實質相同之錫球定義與排列方式。第四錫球模組340包含複數個第四錫球，其中複數個第四錫球中之兩個第四錫球接 地並且第四錫球模組340具有與第二錫球模組320實質相同之錫球定義與排列方式。再者，第三錫球模組330的第一列R1面對印刷電路板301上輸入至第三錫球模組330之訊號輸入線，並且接地之第三錫球位於第三錫球模組330之第三列，其中第四錫球模組340之複數個第四錫球的數量相等於第三錫球模組330之複數個第三錫球的數量，並且接地之複數個第四錫球位於第四錫球模組340之第三列。關於錫球模組330與340之其它敘述相同於上述錫球模組310與320。
接下來的多個實施例中，將描述不同於上述圖3實施例之部分，且其餘省略部分與上述圖3實施例之部分相同。此外，為說明便利起見，相似之參考數字或標號指示相似之元件。
〔球柵陣列的第三實施例〕
請參照圖4，圖4為依據本發明再一實施例之製作於印刷電路板上的球柵陣列的示意圖。如圖4所示，球柵陣列400包含有第一錫球模組410與第二錫球模組420，其中第一與第二錫球模組410、420具有相同的錫球排列型態，每一錫球模組410與420包含有排列成一3*3陣列之九個錫球，即每一個錫球模組410與420的每一列(row)具有三個錫球，每一行(column)具有三個錫球，亦即每一個錫球模組410與420分別各有九個錫球。在本實施例中，第一個錫球模組110有四個錫球接地，並且接地的三個錫球位於第一錫球模組110的第二列，另一個接地的錫球位於第一錫球模組110的第三列。第一錫球模組410的第一列R1(亦即球柵陣列100最下面的那一列)面對印刷電路板401上輸入至錫球模組的訊號輸入線，並且連接接地或電連接接地電源之第一錫球位於第一錫球模組410之第二列並且空接之第一錫球位於第一錫球模組410之第一列。再者，印刷電路板401可為一層板或二層板，並且本實施例之球柵陣列400係應用於一雙倍資料率(Double Data Rate，DDR)動態隨機記憶體(Dynamic Random Access Memory， DRAM)。
進一步來說，在本實施例中，第一錫球模組410包含複數個排列成第一陣列之複數個第一錫球，其中複數個第一錫球中之至少三個第一錫球(本實施例為四個，例如接地/電源錫球)為接地或電連接電源電壓以屏蔽複數個第一錫球中之其餘第一錫球(例如訊號錫球)，並且複數個第一錫球中之一個第一錫球空接(例如接地錫球)。第二錫球模組420包含複數個排列成第二陣列之複數個第二錫球，第二錫球模組420內之複數個第二錫球之定義、數量與設置方式實質上相同於該第一錫球模組410內之複數個第一錫球，其中第一陣列界定為前三排，並且第二陣列鄰設於第一陣列並且界定為後三排，而第一錫球模組110的第一錫球、第二錫球模組120的第二錫球、訊號線S以及接地線G均位於印刷電路板101上的同一層。值得注意的是，透過本實施例之球柵陣列之錫球配置能夠使得每條訊號線S旁都有一條接地線G或電源線P其中之一，進而使其所組成的球柵陣列具有完整的屏蔽(shield)之效果。在一實施例中，如果將接地/電源錫球定義為接地錫球，則每一條訊號線旁都有一條接地線，能夠達到良好的地屏蔽。
〔實施例的可能功效〕
綜上所述，本發明實施例所提出之球柵陣列，透過複數個第一錫球中之一個第一錫球接地以屏蔽複數個第一錫球中之兩個第一錫球，並且經由接地之兩個第二錫球其中之一穿透過在印刷電路板之導通孔來屏蔽複數個第一錫球中之兩個第一錫球，以使得在印刷電路板上的球柵陣列中，其具有較固定的錫球排列型態，且僅需要很少的錫球接地便能夠達到良好的地屏蔽，以及於印刷電路板上具有較小的面積。如此一來，相較於先前技術中無固定型態的球柵陣列，本發明的設計易於重複使用，因此可以減少在確定球柵陣列性能時的人力消耗。
以上所述僅為本發明之實施例，其並非用以侷限本發明之專 利範圍。
100‧‧‧球柵陣列
101‧‧‧印刷電路板
110‧‧‧第一錫球模組
120‧‧‧第二錫球模組
121‧‧‧錫球
130‧‧‧第三錫球模組
140‧‧‧第四錫球模組
A‧‧‧導穿孔
G‧‧‧接地線
S‧‧‧訊號線
R1‧‧‧第一列

Claims (18)

  1. 一種球柵陣列(Ball Grid Array，BGA)，形成於一印刷電路板上，該球柵陣列包括：一第一錫球模組，包含複數個排列成一第一陣列之複數個第一錫球，其中該些第一錫球中之一個第一錫球接地以屏蔽該些第一錫球中之兩個第一錫球，並且該些第一錫球中之一個第一錫球空接；一第二錫球模組，包含複數個排列成一第二陣列之複數個第二錫球，其中該些第二錫球中之兩個第二錫球接地並且接地之兩個第二錫球其中之一穿透過在該印刷電路板之導通孔來屏蔽該些第一錫球中之兩個第一錫球；以及複數個訊號線及複數個接地線，每兩條該訊號線旁都有一條該接地線，且該些第一錫球、該些第二錫球、該些訊號線以及該些接地線均位於該印刷電路板上的同一層；其中，連接訊號與連接接地之第一錫球數量比值為4：1。
  2. 如請求項1所述之球柵陣列，其中該第一錫球模組之相鄰之兩個第一錫球之中心到中心距離實質上為0.8毫米。
  3. 如請求項1所述之球柵陣列，其中該第一錫球模組的第一列面對該印刷電路板上輸入至該第一錫球模組之訊號輸入線，並且接地之該第一錫球位於該第一錫球模組之第三列並且空接之該第一錫球位於該第一錫球模組之第一列。
  4. 如請求項1所述之球柵陣列，其中該第二錫球模組之該些第二錫球的數量相等於該第一錫球模組之該些第一錫球的數量，並且接地之該些第二錫球位於該第二錫球模組之第三列。
  5. 如請求項1所述之球柵陣列，更包括：一第三錫球模組，並排於該第一錫球模組，該第三錫球模組包含複數個第三錫球，其中該些第三錫球中之一個第三錫球接地以屏蔽該些第三錫球中之兩個第三錫球，並且該些第三錫球中之 一個第三錫球空接，其中該第三錫球模組具有與該第一錫球模組實質相同之錫球排列方式；以及一第四錫球模組，包含複數個第四錫球，其中該些第四錫球中之兩個第四錫球接地並且接地之兩個第四錫球其中之一穿透過在該印刷電路板之導通孔來屏蔽該些第三錫球中之兩個第三錫球，並且該第四錫球模組具有與該第二錫球模組實質相同之錫球排列方式。
  6. 如請求項5所述之球柵陣列，其中該第三錫球模組的第一列面對該印刷電路板上輸入至該第三錫球模組之訊號輸入線，並且接地之該第三錫球位於該第三錫球模組之第三列並且空接之該第三錫球位於該第三錫球模組之第一列，其中該第四錫球模組之該些第四錫球的數量相等於該第三錫球模組之該些第三錫球的數量，並且接地之該些第四錫球位於該第四錫球模組之第三列。
  7. 如請求項1所述之球柵陣列，其中該球柵陣列係應用於一雙倍資料率(Double Data Rate，DDR)動態隨機記憶體(Dynamic Random Access Memory，DRAM)，並且該印刷電路板為兩層印刷電路板。
  8. 一種球柵陣列(Ball Grid Array，BGA)，形成於一印刷電路板上，該球柵陣列包括：一第一錫球模組，包含複數個排列成一第一陣列之複數個第一錫球，其中該些第一錫球中之兩個第一錫球接地以屏蔽該些第一錫球中之其餘第一錫球；一第二錫球模組，包含複數個排列成一第二陣列之複數個第二錫球，其中該些第二錫球中之兩個第二錫球接地；以及複數個訊號線及複數個接地線，每兩條該訊號線旁都有一條該接地線，且該些第一錫球、該些第二錫球、該些訊號線以及該些接地線均位於該印刷電路板上的同一層； 其中，連接訊號與連接接地之第一錫球數量比值為2：1。
  9. 如請求項8所述之球柵陣列，其中該第一錫球模組之相鄰之兩個第一錫球之中心到中心距離實質上為1毫米。
  10. 如請求項8所述之球柵陣列，其中該第一錫球模組的第一列面對該印刷電路板上輸入至該第一錫球模組之訊號輸入線，並且接地之該些第一錫球位於該第一錫球模組之第三列。
  11. 如請求項8所述之球柵陣列，其中該第二錫球模組之該些第二錫球的數量相等於該第一錫球模組之該些第一錫球的數量，並且接地之該些第二錫球位於該第二錫球模組之第三列。
  12. 如請求項8所述之球柵陣列，更包括：一第三錫球模組，並排於該第一錫球模組，該第三錫球模組包含複數個第三錫球，其中該些第三錫球中之兩個第三錫球接地以屏蔽該些第三錫球中之其餘第三錫球，其中該第三錫球模組具有與該第一錫球模組實質相同之錫球排列方式；以及一第四錫球模組，包含複數個第四錫球，其中該些第四錫球中之兩個第四錫球接地並且該第四錫球模組具有與該第二錫球模組實質相同之錫球排列方式。
  13. 如請求項12所述之球柵陣列，其中該第三錫球模組的第一列面對該印刷電路板上輸入至該第三錫球模組之訊號輸入線，並且接地之該第三錫球位於該第三錫球模組之第三列，其中該第四錫球模組之該些第四錫球的數量相等於該第三錫球模組之該複數第三錫球的數量，並且接地之該些第四錫球位於該第四錫球模組之第三列。
  14. 如請求項8所述之球柵陣列，其中該球柵陣列係應用於一雙倍資料率(Double Data Rate，DDR)動態隨機記憶體(Dynamic Random Access Memory，DRAM)。
  15. 一種球柵陣列(Ball Grid Array，BGA)，形成於一印刷電路板上，該球柵陣列包括： 一第一錫球模組，包含複數個排列成一第一陣列之複數個第一錫球，其中該些第一錫球中之至少三個第一錫球為接地或電連接電源電壓以屏蔽該些第一錫球中之其餘第一錫球，並且該些第一錫球中之一個第一錫球空接；一第二錫球模組，包含複數個排列成一第二陣列之複數個第二錫球，該第二錫球模組內之該些第二錫球之定義、數量與設置方式實質上相同於該第一錫球模組內之該些第一錫球；以及複數個訊號線及複數個接地線，每條該訊號線旁都有一條該接地線，且該些第一錫球、該些第二錫球、該些訊號線以及該些接地線均位於該印刷電路板上的同一層。
  16. 如請求項15所述之球柵陣列，其中該第一錫球模組的第一列面對該印刷電路板上輸入至該第一錫球模組之訊號輸入線，並且連接接地或電連接接地電源之該第一錫球位於該第一錫球模組之第二列並且空接之該第一錫球位於該第一錫球模組之第一列。
  17. 如請求項15所述之球柵陣列，其中該第一錫球模組之錫球數量為九個，並且連接接地或電連接電源電壓之該些第一錫球為四個。
  18. 如請求項15所述之球柵陣列，其中該球柵陣列係應用於一雙倍資料率(Double Data Rate，DDR)動態隨機記憶體(Dynamic Random Access Memory，DRAM)。
TW103124737A 2014-07-18 2014-07-18 形成於印刷電路板上之球柵陣列 TWI536887B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103124737A TWI536887B (zh) 2014-07-18 2014-07-18 形成於印刷電路板上之球柵陣列
CN201510273783.5A CN105304603B (zh) 2014-07-18 2015-05-26 形成于印刷电路板上的球栅阵列
US14/800,751 US9955586B2 (en) 2014-07-18 2015-07-16 Ball grid array formed on printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103124737A TWI536887B (zh) 2014-07-18 2014-07-18 形成於印刷電路板上之球柵陣列

Publications (2)

Publication Number Publication Date
TW201605311A TW201605311A (zh) 2016-02-01
TWI536887B true TWI536887B (zh) 2016-06-01

Family

ID=55075819

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103124737A TWI536887B (zh) 2014-07-18 2014-07-18 形成於印刷電路板上之球柵陣列

Country Status (3)

Country Link
US (1) US9955586B2 (zh)
CN (1) CN105304603B (zh)
TW (1) TWI536887B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7411283B2 (en) * 2006-02-14 2008-08-12 Sun Microsystems, Inc. Interconnect design for reducing radiated emissions
KR20120118763A (ko) * 2011-04-19 2012-10-29 삼성전자주식회사 디램 패키지, 디램 패키지를 포함하는 디램 모듈, 디램 패키지를 포함하는 그래픽 모듈, 그리고 디램 패키지를 포함하는 멀티미디어 장치
TWI433614B (zh) 2011-08-23 2014-04-01 Mstar Semiconductor Inc 製作於印刷電路板上的球柵陣列

Also Published As

Publication number Publication date
TW201605311A (zh) 2016-02-01
CN105304603A (zh) 2016-02-03
US20160021745A1 (en) 2016-01-21
US9955586B2 (en) 2018-04-24
CN105304603B (zh) 2018-12-04

Similar Documents

Publication Publication Date Title
JP6054029B2 (ja) 半導体チップおよび半導体装置
JP2007213375A5 (zh)
JP6058336B2 (ja) 半導体装置
JP7394495B2 (ja) 配線設計方法、配線構造、およびフリップチップ
US20060118929A1 (en) Ball assignment schemes for integrated circuit packages
JP2018107267A5 (zh)
US7816610B2 (en) Layout circuit
US7838778B1 (en) Circuit board layout
US10334727B2 (en) Electronic apparatus, and circuit board and control device thereof
TWI433614B (zh) 製作於印刷電路板上的球柵陣列
JP2008182062A (ja) 半導体装置
TWI536887B (zh) 形成於印刷電路板上之球柵陣列
KR102053535B1 (ko) 전자 장치 및 그의 전자 회로 기판
KR20140028209A (ko) 반도체 칩, 이를 포함하는 반도체 패키지 및 반도체 패키지의 칩선택 방법
US9679916B2 (en) Semiconductor integrated circuit
JP2006278374A (ja) 半導体装置及びその実装構造
JP2020088139A5 (zh)
CN112151506B (zh) 电子封装结构及其晶片
CN109509737B (zh) 电子封装构件以及电路布局结构
KR20180069629A (ko) 반도체 장치
CN102970816B (zh) 制作于印刷电路板上的球栅阵列
TWI622150B (zh) 電子封裝構件以及電路佈局結構
TWI479742B (zh) 連接器
US20130328193A1 (en) Semiconductor device
JP2005229118A (ja) マルチ・ローパッド構造を有する半導体装置、及びそれを製造する方法