TWI536401B - 導電性膜捲之製造方法 - Google Patents

導電性膜捲之製造方法 Download PDF

Info

Publication number
TWI536401B
TWI536401B TW102125817A TW102125817A TWI536401B TW I536401 B TWI536401 B TW I536401B TW 102125817 A TW102125817 A TW 102125817A TW 102125817 A TW102125817 A TW 102125817A TW I536401 B TWI536401 B TW I536401B
Authority
TW
Taiwan
Prior art keywords
film
layer
transparent conductor
conductor layer
metal
Prior art date
Application number
TW102125817A
Other languages
English (en)
Other versions
TW201409491A (zh
Inventor
藤野望
鷹尾寬行
石橋邦昭
Original Assignee
日東電工股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日東電工股份有限公司 filed Critical 日東電工股份有限公司
Publication of TW201409491A publication Critical patent/TW201409491A/zh
Application granted granted Critical
Publication of TWI536401B publication Critical patent/TWI536401B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Physical Vapour Deposition (AREA)

Description

導電性膜捲之製造方法
本發明係關於一種導電性膜捲之製造方法。
以往之導電性膜具備膜基材、透明導電體層、及金屬層。透明導電體層形成於膜基材之兩面。金屬層形成於透明導電體層上。(專利文獻1：日本專利特開2011-60146)。此種導電性膜被用於觸控面板。金屬層及透明導電體層被蝕刻加工，於觸控輸入區域之外側形成配線部。藉此可實現邊框較窄之觸控面板。但存在如下問題：若捲取導電性膜而製成導電性膜捲，則鄰接之金屬層彼此會壓接。所謂壓接(黏連)係指金屬層彼此因壓力而固著。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2011-60146號公報
本發明之目的在於實現一種鄰接之導電性膜之金屬層彼此不會壓接之導電性膜捲。
(1)本發明之導電性膜捲之製造方法包含以下步驟。
(a)準備捲取膜基材而成之第一捲筒之步驟
(b)自第一捲筒回捲膜基材，於膜基材之第一面積層第一透明導電體層之步驟。膜基材具有兩個面，膜基材之第一面稱為膜基材之一面。第一面可為兩個面中之任一面。
(c)於第一透明導電體層上積層第一金屬層之步驟
(d)將第一金屬層之表面於氧氣環境內進行氧化，而形成金屬氧化膜層之步驟
(e)於膜基材之第二面積層第二透明導電體層之步驟。膜基材之第二面稱為膜基材之另一面
(f)於第二透明導電體層上積層第二金屬層之步驟
(g)將於第一面積層有第一透明導電體層、第一金屬層、金屬氧化膜層，於第二面積層有第二透明導電體層、第二金屬層而成之膜基材捲取成捲筒狀之步驟
上述所有步驟係於成膜裝置內連續地進行。
(2)於本發明之導電性膜捲之製造方法中，第一金屬層之材質及第二金屬層之材質為銅，金屬氧化膜層之材質為氧化銅。
(3)於本發明之導電性膜捲之製造方法中，第一透明導電體層之材質及第二透明導電體層之材質為銦錫氧化物、銦鋅氧化物或氧化銦-氧化鋅複合氧化物中之任一者。
藉由本發明之製造方法獲得之導電性膜捲係於膜基材之第一面之表面具有金屬氧化膜層。由於金屬氧化膜層不具有自由電子，因此不會與膜基材之第二面之表面之第二金屬層金屬結合。因此，膜基材之第一面之金屬氧化膜層與膜基材之第二面之第二金屬層不會壓接。藉由本發明，實現了導電性膜之表面之金屬層彼此不會壓接之導電性膜捲。
於將導電性膜捲取成捲筒狀時，膜基材之第一面之金屬氧化膜 層與膜基材之第二面之第二金屬層接觸。但金屬氧化膜層與第二金屬層不會壓接，因此於將導電性膜捲取成捲筒狀時，無需於其間插入間隔紙(slip sheet)。
10‧‧‧成膜裝置
11‧‧‧腔室
12‧‧‧第一捲筒
13‧‧‧膜基材
14‧‧‧第一成膜捲筒
15‧‧‧第一靶材
16‧‧‧第二靶材
17‧‧‧氧氣環境室
18‧‧‧氧氣瓶
19‧‧‧壓力調整閥
20‧‧‧氧氣導入管
21‧‧‧第二成膜捲筒
22‧‧‧第三靶材
23‧‧‧第四靶材
24‧‧‧導引捲筒
25‧‧‧第二捲筒
26‧‧‧間隔板
29‧‧‧第一透明導電體層
30‧‧‧第一金屬層
31‧‧‧金屬氧化膜層
32‧‧‧第二透明導電體層
33‧‧‧第二金屬層
34‧‧‧導電性膜捲
35‧‧‧導電性膜
36‧‧‧卷芯
圖1係本發明之導電性膜捲之製造方法之說明圖。
圖2係藉由本發明之製造方法製造而成之導電性膜之模式圖。
若分批實施第一面之成膜步驟與第二面之成膜步驟，則於第一面之成膜步驟結束後，必須暫時將膜基材捲取成捲筒狀。此時，於膜基材之表面附著污垢之可能性較高。於本發明之製造方法中，將第一面之成膜步驟結束後之膜基材於成膜裝置內搬送並連續地供給至第二面之成膜步驟。因此，於本發明之製造方法中，與分批實施第一面之成膜步驟與第二面之成膜步驟之方法相比，於已積層之各層之間混入污垢之可能性較低。因此，由本發明之製造方法製造而成之導電性膜捲之缺陷較少而品質較佳。又，本發明之製造方法於第一面之成膜步驟與第二面之成膜步驟之間不存在捲取膜基材而暫時製成捲筒之步驟，故製造效率較高。
[導電性膜捲之製造方法]
本發明之製造方法較佳為由圖1之濺鍍裝置10實施。以下說明濺鍍裝置10所具備之零件及材料。腔室11(chamber)用於維持適於濺鍍之低壓氣體環境。適於濺鍍之低壓氣體環境例如係0.1Pa(帕斯卡)~1Pa之氬氣環境。
第一捲筒12係捲取長條之膜基材13而成者。膜基材13為製造步驟之起始材料，成為以後之成膜之基底。膜基材13自第一捲筒12回捲後，經由以下敍述之各成膜步驟，最終捲取成第二捲筒25。各成膜步驟全部於濺鍍裝置10內進行，故於途中膜基材13或積層膜不會暴露於 外氣。因此，膜基材13及各積層膜附著污垢之可能性較低。
第一成膜捲筒14係一面於表面捲繞膜基材13一面旋轉，而使膜基材13移動。第一成膜捲筒14用於在膜基材13之第一面連續地成膜第一透明導電體層29(圖2)、第一金屬層30(圖2)。第一成膜捲筒14可控制表面之溫度。第一成膜捲筒14之表面溫度之控制範圍例如為20℃~250℃。成膜時之膜基材13之溫度與第一成膜捲筒14之表面溫度大致相等。
第一靶材15為第一透明導電體層29(圖2)之材料。第一靶材15與第一成膜捲筒14之表面之一部分對向。第一靶材15電性連接於腔室11外之未圖示之直流電源。作為第一靶材15，例如使用包含氧化銦與氧化錫之焙燒體靶。於此情形時，第一透明導電體層29(圖2)成為銦錫氧化物(ITO：Indium Tin Oxide)層。
第二靶材16為第一金屬層30(圖2)之材料。第二靶材16與第一成膜捲筒14之表面之一部分對向。第二靶材16電性連接於腔室11外之未圖示之直流電源。第二靶材16較佳為銅、銀、鋁、鎳合金、銅合金、鈦合金、銀合金中之任一者，進而較佳為銅。於第二靶材16為銅之情形時，第一金屬層30(圖2)成為銅層。
隔開腔室11之一部分而成為氧氣環境室17。氧氣自氧氣瓶18經由壓力調整閥19並通過氧氣導入管20而被供給至氧氣環境室17。氧氣環境室17之氧氣之壓力例如為0.0005Pa~1Pa。氧氣環境室17中存在之氣體實質上僅為氧氣。藉由氧氣，膜基材13之第一面之第一金屬層30(圖2)之表面被氧化，而形成金屬氧化膜層31(圖2)。
第二成膜捲筒21一面於表面捲繞膜基材13一面旋轉，而使膜基材13移動。第二成膜捲筒21用於在膜基材13之第二面連續地成膜第二透明導電體層32(圖2)、第二金屬層33(圖2)。第二成膜捲筒21之表面溫度可經控制。第二成膜捲筒21之表面溫度之控制範圍例如為20℃~ 250℃。成膜時之膜基材13之溫度與第二成膜捲筒21之表面溫度大致相等。
第三靶材22為第二透明導電體層32(圖2)之材料。第三靶材22與第二成膜捲筒21之表面之一部分對向。第三靶材22電性連接於腔室11外之未圖示之直流電源。作為第三靶材22，例如使用包含氧化銦與氧化錫之焙燒體靶。於此情形時，第二透明導電體層32(圖2)成為銦錫氧化物(ITO：Indium Tin Oxide)層。
第四靶材23為第二金屬層33(圖2)之材料。第四靶材23與第二成膜捲筒21之表面之一部分對向。第四靶材23電性連接於腔室11外之未圖示之直流電源。第四靶材23較佳為銅、銀、鋁、鎳合金、銅合金、鈦合金、銀合金，進而較佳為銅。於第四靶材23為銅之情形時，第二金屬層33(圖2)成為銅層。
第一靶材15、第二靶材16、第三靶材22、第四靶材23之各濺鍍區域、及氧氣環境室17之區域分別由間隔板26劃分而獨立。因此，濺鍍氣體(例如氬氣)及氧氣被封入於各區域內。因此，氧氣不會進入鄰接之濺鍍區域。又，濺鍍氣體不會進入氧氣環境室17之區域。
膜基材13藉由配置於適當位置之複數個導引捲筒24而於腔室11內被搬送。第二捲筒25係將所有成膜結束後之膜基材13(即導電性膜35)捲取成捲筒狀者。繼而按照步驟順序說明本發明之製造方法。
首先，於膜基材13之第一面成膜第一透明導電體層29(圖2)。將長條之膜基材13一面自第一捲筒12回捲，一面於腔室11內搬送並捲繞於第一成膜捲筒14。使第一成膜捲筒14旋轉，使膜基材13連續地移動至第一透明導電體層29(圖2)之成膜位置。於第一透明導電體層29(圖2)之濺鍍成膜時，於第一成膜捲筒14與第一靶材15之間施加直流電壓，產生氬電漿。關於直流電壓，例如，第一成膜捲筒14為0V，第一靶材15為-400V~-100V。使氬離子碰撞第一靶材15，使自第一靶 材15飛散之第一透明導電體層29(圖2)之材料附著於膜基材13之第一面。以此方式於膜基材13之第一面成膜第一透明導電體層29(圖2)。
接著，於第一透明導電體層29(圖2)上成膜第一金屬層30(圖2)。使第一透明導電體層29(圖2)之成膜結束後之膜基材13連續地移動至第一金屬層30之成膜位置。於第一金屬層30之濺鍍成膜時，於第一成膜捲筒14與第二靶材16之間施加直流電壓，產生氬電漿。關於直流電壓，例如，第一成膜捲筒14為0V，第二靶材16為-400V~-100V。使氬離子碰撞第二靶材16，使自第二靶材16飛散之第一金屬層30(圖2)之材料附著於膜基材13上之第一透明導電體層29(圖2)之表面。以此方式於膜基材13上之第一透明導電體層29(圖2)之表面成膜第一金屬層30(圖2)。
接著，將第一金屬層30(圖2)之表面氧化而獲得金屬氧化膜層31(圖2)。對氧氣環境室17供給氧氣。氧氣之壓力較佳為0.0005Pa~1Pa，更佳為0.0005Pa~0.1Pa。氧氣環境室17中存在之氣體實質上僅為氧氣。使成膜有第一金屬層30(圖2)之膜基材13連續地向氧氣環境室17移動。第一金屬層30(圖2)之表面於氧氣環境中被氧化，而形成金屬氧化膜層31(圖2)。
接著，於膜基材13之第二面成膜第二透明導電體層32(圖2)。形成有金屬氧化膜層31(圖2)之膜基材13於濺鍍裝置10內搬送，被搬送至第二透明導電體層32(圖2)之成膜步驟。
使膜基材13之第二面為外側而捲繞於第二成膜捲筒21。使第二成膜捲筒21旋轉，使膜基材13連續地移動至第二透明導電體層32(圖2)之成膜位置。於第二透明導電體層32(圖2)之濺鍍成膜時，於第二成膜捲筒21與第三靶材22之間施加直流電壓，產生氬電漿。關於直流電壓，例如，第二成膜捲筒21為0V，第三靶材22為-400V~-100V。使氬離子碰撞第三靶材22，使自第三靶材22飛散之第二透明導電體層 32(圖2)之材料附著於膜基材13之第二面。以此方式於膜基材13之第二面成膜第二透明導電體層32(圖2)。
接著，於第二透明導電體層32(圖2)上成膜第二金屬層33(圖2)。使第二成膜捲筒21旋轉，使膜基材13連續地移動至第二金屬層33(圖2)之成膜位置。於第二金屬層33之濺鍍成膜時，於第二成膜捲筒21與第四靶材23之間施加直流電壓，產生氬電漿。關於直流電壓，例如，第二成膜捲筒21為0V，第四靶材23為-400V~-100V。使氬離子碰撞第四靶材23，使自第四靶材23飛散之第二金屬層33(圖2)之材料附著於第二透明導電體層32(圖2)之表面。以此方式於第二透明導電體層32(圖2)之表面成膜第二金屬層33(圖2)。
將第一面及第二面之成膜結束後之膜基材13(導電性膜35(圖2))捲取成捲筒狀，而獲得第二捲筒25。第二捲筒25為導電性膜捲34(圖2)之完成品。
再者，亦可於成膜第二金屬層33(圖2)後，且捲取成第二捲筒25之前，使第二金屬層33(圖2)之表面氧化，而獲得第二金屬氧化膜層(未圖示)。
[導電性膜捲]
由本發明之製造方法獲得之導電性膜35(conductive film)具有圖2所示之以下構成。
(a)膜基材13
(b)積層於膜基材13之第一面之第一透明導電體層29
(c)積層於第一透明導電體層29上之第一金屬層30
(d)形成於第一金屬層30之表面之金屬氧化膜層31
(e)積層於膜基材13之第二面之第二透明導電體層32
(f)積層於第二透明導電體層32上之第二金屬層33
導電性膜捲34(conductive film roll)係將長條之導電性膜35捲取成 捲筒狀而成者。導電性膜35之長度代表性而言為100m以上，較佳為500m~5000m。為了捲繞導電性膜35，通常於導電性膜捲34之中心部配置塑膠製或金屬製之卷芯36。
[膜基材]
膜基材13之厚度例如為20μm~200μm。膜基材13之材料較理想為透明性與耐熱性優異之材料。膜基材13之材料較佳為聚對苯二甲酸乙二酯、聚環烯烴或聚碳酸酯。
膜基材13亦可於第一面具備用以提高膜基材13與第一透明導電體層29之密接性之易接著層(未圖示)。又，膜基材13亦可於第二面具備用以提高膜基材13與第二透明導電體層32之密接性之易接著層(未圖示)。
膜基材13亦可於第一面具備用以調整膜基材13之反射率之折射率調整層(index-matching layer，未圖示)。又，膜基材13亦可於第二面具備用以調整膜基材13之反射率之折射率調整層(index-matching layer，未圖示)。
膜基材13亦可於第一面具備用以防止損傷之硬塗層(未圖示)。又，膜基材13亦可於第二面具備用以防止損傷之硬塗層(未圖示)。
[透明導電體層]
第一透明導電體層29較理想為於可見光區域(400nm~700nm)內透過率較高，每單位面積之表面電阻值較低者。第一透明導電體層29之可見光區域之透過率較佳為80%以上。第一透明導電體層29之每單位面積之表面電阻值較佳為500Ω/□(ohms per square，每平方的歐姆數)以下。形成第一透明導電體層29之材料較佳為銦錫氧化物(ITO，indium tin oxide)、銦鋅氧化物或氧化銦-氧化鋅複合氧化物。第一透明導電體層29之厚度較佳為20nm~80nm。第二透明導電體層32之透過率、表面電阻值、材料、厚度與第一透明導電體層29相同。
[金屬層]
第一金屬層30形成於第一透明導電體層29之表面。第一金屬層30之材質較佳為銅、銀、鋁、鎳合金、銅合金、鈦合金、銀合金，進而較佳為銅。第一金屬層30之每單位面積之表面電阻值較佳為10Ω/□(ohms per square)以下，更佳為0.1Ω/□(ohms per square)~1Ω/□(ohms per square)。第一金屬層30之厚度較佳為20nm~300nm。若第一金屬層30之厚度未達20nm，則第一金屬層30有可能不會成為完整之膜。又，若第一金屬層30之厚度未達20nm，則即便第一金屬層30成為完整之膜，亦有電阻過度變高之可能性。若第一金屬層30之厚度超過300nm，則有配線之加工性降低，難以形成精細圖案之可能性。第二金屬層33之材質、表面電阻值、厚度與第一金屬層30相同。
[金屬氧化膜層]
金屬氧化膜層31係第一金屬層30之表面被氧化而成者。金屬氧化膜層31較佳為氧化銅、氧化銀、氧化鋁、鎳合金之氧化物、銅合金之氧化物、鈦合金之氧化物、銀合金之氧化物，進而較佳為氧化銅。金屬氧化膜層31之厚度較佳為1nm~15nm。若金屬氧化膜層31之厚度未達1nm，則金屬氧化膜層31可能無法完全地覆蓋第一金屬層30之表面。於此情形時，可能無法充分獲得壓接防止效果。若金屬氧化膜層31之厚度超過15nm，則有第一金屬層30之氧化時間變長，生產性降低之虞。
用於本發明之導電性膜35亦可於第二金屬層33之表面進而具有第二金屬氧化膜層(未圖示)。第二金屬氧化膜層係將第二金屬層33之表面氧化而獲得。第二金屬氧化膜層之適當之材質、厚度與金屬氧化膜層31相同。
[實施例] [實施例]
將捲取膜基材13而成之第一捲筒12置於圖1之濺鍍裝置10內。膜基材13為厚度100μm、長度1000m之聚環烯烴膜(日本ZEON公司製造之「ZEONOR」(註冊商標))。將濺鍍裝置10之腔室11之環境設為壓力0.4Pa之氬氣環境。作為第一靶材15及第三靶材22，使用包含氧化銦與氧化錫之焙燒體靶材。作為第二靶材16及第四靶材23，使用無氧銅(Oxygen-free copper)靶材。
一面回捲第一捲筒12，一面將膜基材13以使第一面為外側之方式捲繞於第一成膜捲筒14。使第一成膜捲筒14旋轉而使膜基材13連續地移動。於膜基材13之第一面連續成膜有第一透明導電體層29及第一金屬層30。第一透明導電體層29為厚度20nm之銦錫氧化物層(ITO層)。第一金屬層30為厚度50nm之銅層。
將氧氣自氧氣導入管供給至氧氣環境室17，將氧氣環境室17之氧氣壓設為0.001Pa。藉由該氧氣環境使第一金屬層30(銅層)之表面氧化，而形成金屬氧化膜層31(氧化銅層，厚度2nm)。
將第一面上成膜結束之膜基材13於濺鍍裝置10內搬送，並供給至第二成膜捲筒21。將膜基材13以使第二面為外側之方式捲繞於第二成膜捲筒21。使第二成膜捲筒21旋轉而使膜基材13連續地移動。於膜基材13之第二面連續成膜有第二透明導電體層32及第二金屬層33。第二透明導電體層32為厚度20nm之銦錫氧化物層(ITO層)。第二金屬層33為厚度50nm之銅層。以此方式獲得所有成膜已結束之膜基材13(導電性膜35)。
將所有成膜結束後之膜基材13(導電性膜35)捲取於塑膠製之卷芯36而製成捲筒狀，從而製作導電性膜捲34。
(壓接試驗)回捲實施例之導電性膜捲34，觀察導電性膜35之表面。於實施例之導電性膜捲34中，回捲時壓接部分未產生剝離音。又，已回捲之導電性膜35之表面未觀察到壓接部分之剝離時產生之損 傷。因此，推測實施例之導電性膜捲34中未產生壓接。
[比較例]
除未實施第一金屬層30之表面之氧化步驟以外，以與實施例相同之方式製作導電性膜捲。(具體而言，未向氧氣環境室17供給氧氣。)於比較例之導電性膜捲中，回捲時產生破壞壓接之剝離音。又，於導電性膜之表面觀察到因壓接所致之多處損傷。因此，推測比較例之導電性膜捲產生壓接。
[測定方法] [金屬氧化膜層之厚度]
金屬氧化膜層之厚度係使用X射線光電子光譜(X-ray Photoelectron Spectroscopy)分析裝置(PHI公司製造之「Quantera SXM」)而測定。
[透明導電體層之厚度、金屬層之厚度、膜基材之厚度]
透明導電體層之厚度及金屬層之厚度係藉由透過型電子顯微鏡(日立製作所製造之「H-7650」)進行剖面觀察而測定。膜基材之厚度係使用膜厚計(Peacock公司製造之數位度盤規(digital dial gauge)DG-205)而測定。
[導電性膜捲之壓接]
自導電性膜捲34回捲導電性膜35，觀察導電性膜35之表面，確認壓接之有無。若產生壓接，則回捲時產生破壞壓接之剝離音。又，於導電性膜35之表面產生因壓接所致之多處損傷。
[產業上之可利用性]
由本發明之製造方法獲得之導電性膜35之用途無限制。由本發明之製造方法獲得之導電性膜35被切斷為顯示面板尺寸，可較佳地用於觸控面板、尤其是靜電電容方式觸控面板。
10‧‧‧成膜裝置
11‧‧‧腔室
12‧‧‧第一捲筒
13‧‧‧膜基材
14‧‧‧第一成膜捲筒
15‧‧‧第一靶材
16‧‧‧第二靶材
17‧‧‧氧氣環境室
18‧‧‧氧氣瓶
19‧‧‧壓力調整閥
20‧‧‧氧氣導入管
21‧‧‧第二成膜捲筒
22‧‧‧第三靶材
23‧‧‧第四靶材
24‧‧‧導引捲筒
25‧‧‧第二捲筒
26‧‧‧間隔板

Claims (3)

  1. 一種導電性膜捲之製造方法，其包含如下步驟：準備捲取膜基材而成之第一捲筒；自上述第一捲筒回捲上述膜基材，於上述膜基材之第一面積層第一透明導電體層；於上述第一透明導電體層上積層第一金屬層；將上述第一金屬層之表面於氧氣環境內氧化，而形成金屬氧化膜層；於上述膜基材之第二面積層第二透明導電體層；於上述第二透明導電體層上積層第二金屬層；及將積層上述第一透明導電體層、上述第一金屬層、上述金屬氧化膜層、上述第二透明導電體層及上述第二金屬層而成之上述膜基材捲取成捲筒狀；其中上述氧氣環境內之氧氣之壓力為0.0005Pa~1Pa；且上述所有步驟係於成膜裝置內連續地進行。
  2. 如請求項1之導電性膜捲之製造方法，其中上述第一金屬層之材質及上述第二金屬層之材質為銅，上述金屬氧化膜層之材質為氧化銅。
  3. 如請求項1或2之導電性膜捲之製造方法，其中上述第一透明導電體層之材質及上述第二透明導電體層之材質為銦錫氧化物、銦鋅氧化物或氧化銦-氧化鋅複合氧化物中之任一者。
TW102125817A 2012-07-24 2013-07-18 導電性膜捲之製造方法 TWI536401B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012163230A JP5930900B2 (ja) 2012-07-24 2012-07-24 導電性フィルムロールの製造方法

Publications (2)

Publication Number Publication Date
TW201409491A TW201409491A (zh) 2014-03-01
TWI536401B true TWI536401B (zh) 2016-06-01

Family

ID=49993713

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102125817A TWI536401B (zh) 2012-07-24 2013-07-18 導電性膜捲之製造方法

Country Status (5)

Country Link
US (1) US20140027021A1 (zh)
JP (1) JP5930900B2 (zh)
KR (1) KR101510942B1 (zh)
CN (1) CN103578608A (zh)
TW (1) TWI536401B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107750042B (zh) * 2014-01-03 2019-12-13 杜比实验室特许公司 响应于多通道音频通过使用至少一个反馈延迟网络产生双耳音频
KR101960654B1 (ko) * 2014-10-14 2019-03-22 아스일 나이어 후세인 신체 특성에 관한 데이터를 포착하고 출력하기 위한 시스템, 디바이스, 및 방법
EP3245795B1 (en) * 2015-01-12 2019-07-24 MH Acoustics, LLC Reverberation suppression using multiple beamformers
CN106205628B (zh) * 2015-05-06 2018-11-02 小米科技有限责任公司 声音信号优化方法及装置
CN108417313A (zh) * 2018-03-14 2018-08-17 中南大学 一种柔性氧化铟锡透明导电薄膜卷对卷湿法刻蚀及图案化的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4262034A (en) * 1979-10-30 1981-04-14 Armotek Industries, Inc. Methods and apparatus for applying wear resistant coatings to roto-gravure cylinders
JPH0762238B2 (ja) * 1990-08-03 1995-07-05 松下電器産業株式会社 両面蒸着フィルムの製造方法
CN1323409C (zh) * 2001-06-08 2007-06-27 松下电器产业株式会社 两面金属化膜制造方法以及使用它的金属化膜电容器
JP3608529B2 (ja) * 2001-06-08 2005-01-12 松下電器産業株式会社 両面蒸着ポリプロピレンフィルムの製造方法およびそれを用いたコンデンサ
US8307549B2 (en) * 2001-11-20 2012-11-13 Touchsensor Technologies, Llc Method of making an electrical circuit
EP1333323A3 (en) * 2002-02-01 2004-10-06 Nikon Corporation Self-cleaning reflective optical elements for use in x-ray optical systems, and optical systems and microlithography systems comprising same
CN1809799A (zh) * 2003-04-22 2006-07-26 触摸传感器技术有限责任公司 具有多个导电层的基板以及制造和使用该基板的方法
JP2010053447A (ja) * 2008-07-31 2010-03-11 Sumitomo Metal Mining Co Ltd 成膜方法及び成膜装置
CN101348896A (zh) * 2008-08-27 2009-01-21 浙江大学 卷绕式双面镀膜设备
JP4601710B1 (ja) * 2009-09-11 2010-12-22 日本写真印刷株式会社 狭額縁タッチ入力シートとその製造方法
JP2012054006A (ja) 2010-08-31 2012-03-15 Gunze Ltd 透明導電性ガスバリヤフィルム及びその製造方法

Also Published As

Publication number Publication date
CN103578608A (zh) 2014-02-12
JP5930900B2 (ja) 2016-06-08
US20140027021A1 (en) 2014-01-30
KR101510942B1 (ko) 2015-04-10
TW201409491A (zh) 2014-03-01
KR20140013954A (ko) 2014-02-05
JP2014019147A (ja) 2014-02-03

Similar Documents

Publication Publication Date Title
TWI536401B (zh) 導電性膜捲之製造方法
TWI413699B (zh) Transparent conductive film
TWI527686B (zh) 導電性膜卷之製造方法
TWI543207B (zh) 導電性膜及導電性膜卷
TWI543208B (zh) Method for manufacturing conductive film roll
TWI483272B (zh) Conductive film and conductive film roll
KR102467260B1 (ko) 적층체 필름과 전극 기판 필름 및 이들의 제조 방법
JP6442328B2 (ja) 透明導電性フィルムの製造方法および透明導電性フィルム
TW201627146A (zh) 積層體薄膜與電極基板薄膜及彼等之製造方法
JP6617185B2 (ja) 導電性フィルム及び導電性フィルムロール
JP6248136B2 (ja) 導電性フィルムおよび導電性フィルムロール
KR102382393B1 (ko) 전극 기판 필름과 그 제조 방법
JP6410869B2 (ja) 導電性フィルムロールの製造方法
JP6138989B2 (ja) 導電性フィルムロールの製造方法
TW201726401A (zh) 積層體基板、導電性基板、積層體基板之製造方法、導電性基板之製造方法
TW202410074A (zh) 導電性膜

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees