TW201726401A - 積層體基板、導電性基板、積層體基板之製造方法、導電性基板之製造方法 - Google Patents

積層體基板、導電性基板、積層體基板之製造方法、導電性基板之製造方法 Download PDF

Info

Publication number
TW201726401A
TW201726401A TW105131030A TW105131030A TW201726401A TW 201726401 A TW201726401 A TW 201726401A TW 105131030 A TW105131030 A TW 105131030A TW 105131030 A TW105131030 A TW 105131030A TW 201726401 A TW201726401 A TW 201726401A
Authority
TW
Taiwan
Prior art keywords
layer
copper
substrate
low
alloy layer
Prior art date
Application number
TW105131030A
Other languages
English (en)
Other versions
TWI713591B (zh
Inventor
Junichi Nagata
Original Assignee
Sumitomo Metal Mining Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co filed Critical Sumitomo Metal Mining Co
Publication of TW201726401A publication Critical patent/TW201726401A/zh
Application granted granted Critical
Publication of TWI713591B publication Critical patent/TWI713591B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/013—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of an iron alloy or steel, another layer being formed of a metal other than iron or aluminium
    • B32B15/015—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of an iron alloy or steel, another layer being formed of a metal other than iron or aluminium the said other metal being copper or nickel or an alloy thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/20—Metallic material, boron or silicon on organic substrates
    • C23C14/205—Metallic material, boron or silicon on organic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/021—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material including at least one metal alloy layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0026—Apparatus for manufacturing conducting or semi-conducting layers, e.g. deposition of metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays
    • B32B2457/208—Touch screens

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Laminated Bodies (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electric Cables (AREA)

Abstract

提供一種積層體基板，其具備：透明基材、及積層體，其形成在該透明基材之至少一個面側。該積層體具有：低反射率合金層，其含有銅和鎳；及銅層。該低反射率合金層中所含有之該銅和該鎳中之該鎳之比率為30質量%以上且85質量%以下。

Description

積層體基板、導電性基板、積層體基板之製造方法、導電性基板之製造方法
本發明涉及積層體基板、導電性基板、積層體基板之製造方法及導電性基板之製造方法。
如專利文獻1所述，先前技術中使用了一種在透明高分子膜等透明基材之表面形成ITO(氧化銦-錫)膜之觸控板用透明導電性膜作為透明導電膜。
然，近年具備觸控板之顯示器正趨於大畫面化，與此相對應地，觸控板用透明導電性膜等導電性基板也正被要求大面積化。然由於ITO之電阻值較高，故存在不能與導電性基板之大面積化進行對應之問題。
為此，例如，如專利文獻2、3所述進行了使用銅等配線取代ITO配線之研討。然例如在配線中使用銅之情況下，由於銅具有金屬光澤，故存在因反射導致顯示器之視認性下降之問題。
因此，研究與銅等配線一起在配線之與透明基材之表面平行之面上形成由黑色材料構成之黑化層之導電性基板。
【先行技術文獻】 〔專利文獻〕
〔專利文獻1〕日本特開2003-151358號公報
〔專利文獻2〕日本特開2011-018194號公報
〔專利文獻3〕日本特開2013-069261號公報
然透明基材上具備銅配線之導電性基板，是在獲得了於透明基材表面形成了銅層之積層體基板之後，藉由將銅層蝕刻為預期之配線圖案以形成銅配線之方式而獲得。又，在透明基材上具有黑化層和銅配線之導電性基板，是在獲得了於透明基材表面依次進行了黑化層和銅層之積層之積層體基板後，藉由將黑化層和銅層蝕刻為預期之配線圖案以形成配線之方式而獲得。
藉由對黑化層和銅層進行蝕刻，例如，如圖1A所示可形成在透明基材1上積層經圖案化了之黑化層2和藉由對銅層進行圖案化而獲得之銅配線3的導電性基板。在此情況下，經圖案化了之黑化層2之寬度WA和銅配線3之寬度WB較佳為大致相同。
然存在銅層和黑化層對蝕刻液之反應性大不相同之問題。即，如果想同時對銅層和黑化層進行蝕刻，則存在無論哪個層都不能被蝕刻成如圖1A所示之想要之形狀的問題。
例如，在與銅層相比，黑化層之蝕刻速度很慢之情況下，如圖1B所示，作為經圖案化了之銅層之銅配線3之側面會被蝕刻，產生所謂之側蝕。因此，金屬配線3之剖面形狀容易變成下部較寬之梯形形狀，如果蝕刻至可確保金屬配線3之間之電氣絕緣性，則存在配線間距寬度過寬之問題。
又，在與銅層相比，黑化層之蝕刻速度很快之情況下，如圖1C所示，經圖案化了之黑化層2之寬度(底部寬度)WA會變為小於銅配線3之寬度WB之狀態，存在會發生所謂之底切之情況。發生了此種底切後，與所定之銅配線3之寬度WB相比，作為與透明基材1進行密接之密接寬度即經圖案化了之黑化層2之底部寬度WA視情況變小，如果密接寬度之比率低至必須程度以下，則存在無法獲得充分之配線密接強度之問題。
又，如果不同時對銅層和黑化層進行蝕刻，而是採用個別步驟來進行銅層之蝕刻和黑化層之蝕刻，則存在步驟數增加之問題。
鑑於上述先前技術之問題，本發明之目的在於提供一種具備可同時進行蝕刻處理之銅層和低反射率合金層之積層體基板。
為了解決上述課題，本發明提供一種積層體基板，其具備：透明基材、及積層體，其形成在該透明基材之至少一個面側；該積層體具有：含有銅和鎳之低反射率合金層、及銅層，該低反射率合金層中所含有之該銅和該鎳中之該鎳之比率為30質量%以上且85質量%以下。
根據本發明，能夠提供一種具備可同時進行蝕刻處理之銅層和低反射率合金層之積層體基板。
10A、10B、20A、20B‧‧‧積層體基板
11‧‧‧透明基材
12、12A、12B‧‧‧銅層
13、13A、13B、131、132、131A、131B、132A、132B‧‧‧低反射率合金層
30‧‧‧導電性基板
31A、31B‧‧‧銅配線層
321A、321B、322A、322B‧‧‧低反射率合金配線層
〔圖1A〕在先前導電性基板中同時對銅層和黑化層進行蝕刻之情況之說明圖。
〔圖1B〕在先前導電性基板中同時對銅層和黑化層進行蝕刻之情況之說明圖。
〔圖1C〕在先前導電性基板中同時對銅層和黑化層進行蝕刻之情況之說明圖。
〔圖2A〕本發明實施方式之積層體基板之剖面圖。
〔圖2B〕本發明實施方式之積層體基板之剖面圖。
〔圖3A〕本發明實施方式之積層體基板之剖面圖。
〔圖3B〕本發明實施方式之積層體基板之剖面圖。
〔圖4〕本發明實施方式之具備網狀配線之導電性基板之俯視圖。
〔圖5〕沿第4圖之A-A’線之剖面圖。
〔圖6〕輥對輥濺鍍裝置之說明圖。
以下對本發明之積層體基板、導電性基板、積層體基板之製造方法及導電性基板之製造方法之一實施方式進行說明。
(積層體基板和導電性基板)
本實施方式之積層體基板可具備透明基材和在透明基材之至少一個面側形成之積層體。又，積層體具有：含有銅和鎳之低反射率合金層、及銅層，低反射率合金層中所含有之銅和鎳中之鎳之比率可為30質量%以上且85質量%以下。
需要說明的是，本實施方式之積層體基板是指在透明基材表 面具有圖案化前之銅層或低反射率合金層之基板。又，導電性基板是指在透明基材表面上具有經圖案化為配線形狀之銅配線層或低反射率合金配線層之配線基板。
這裡首先對本實施方式之積層體基板中所含有之各構件在以下進行說明。
作為透明基材對其並無特別限定，較佳可使用可視光能穿透之高分子膜或玻璃基板等。
作為可視光能穿透之高分子膜，例如較佳可使用聚醯胺(PA)系薄膜、聚對苯二甲酸乙二酯(PET)系薄膜，聚萘二甲酸乙二醇酯(PEN)系薄膜、環烯烴系薄膜、聚醯亞胺(PI)系薄膜及聚碳酸酯(PC)系薄膜等樹脂膜。
對透明基材厚度並無特別限定，在作為導電性基板使用之情況下，可根據所要求之強度或光之穿透率等進行任意選擇。作為透明基材厚度例如可為10μm以上且250μm以下。特別在用於觸控板之用途之情況下，較佳為20μm以上且200μm以下，優選為20μm以上且120μm以下。在用於觸控板之用途之情況下，例如特別是在需要使顯示器之整體厚度變薄之用途中，透明基材厚度較佳為20μm以上且100μm以下。
接下來對積層體進行說明。積層體形成在透明基材之至少一個面側，並可具有低反射率合金層和銅層。
這裡首先對銅層進行說明。
對銅層並無特別限定，然為了不降低光之穿透率，銅層和透明基材之間或銅層和低反射率合金層之間較佳為不配置接著劑。即，銅層 較佳為直接形成在其他構件之上表面。
為了在其他構件之上表面直接形成銅層，可採用濺鍍法，離子鍍法或蒸鍍法等乾式鍍法形成銅薄膜層，並將該銅薄膜層作為銅層。
又，在使銅層較厚之情況下，較佳為在採用乾式鍍法形成銅薄膜層之後使用濕式鍍法。即，例如在透明基材或低反射率合金層上採用乾式鍍法形成銅薄膜層後，可將該銅薄膜層作為供電層，並採用濕式鍍法形成鍍銅層。在此情況下，銅層具有銅薄膜層及鍍銅層。
如上所述，藉由僅採用乾式鍍法或採用乾式鍍法和濕式鍍法之組合來形成銅層，可在透明基材或低反射率合金層上不使用接著劑地直接形成銅層，故為較佳。
對銅層厚度並無特別限定，在將銅層使用為配線之情況下，可根據該配線之電阻值或配線寬度等任意選擇。特別地，為了可充分地進行電氣流動，銅層厚度較佳為50nm以上，優選為60nm以上，進而較佳為150nm以上。對銅層厚度之上限值並無特別限定，然如果銅層變厚，則由於為了形成配線而進行蝕刻時該蝕刻所需之時間變長，故會發生側蝕，並容易產生蝕刻途中光阻剝離等之問題。為此，銅層厚度較佳為5000nm以下，優選為3000nm以下。需要說明的是，在銅層如上所述地具有銅薄膜層和鍍銅層之情況下，銅薄膜層之厚度和鍍銅層厚度之合計較佳為位於上述範圍內。
接下來對低反射率合金層進行說明。
由於銅層具有金屬光澤，若在透明基材上僅對銅層進行蝕刻以形成作為配線之銅配線層，如上所述，銅會反射光，例如在作為觸控板 用配線基板使用之情況下，會存在顯示器之視認性下降之問題。因此，進行了設置黑化層之研討，然，由於存在黑化層相對蝕刻液之反應性不足之情況，故難以將銅層和黑化層同時蝕刻為預期之形狀。
相對於此，本實施方式之積層體基板上所配置之低反射率合金層具有銅和鎳。因此，本實施方式之積層體基板上所配置之低反射率合金層對蝕刻液之反應性與銅層對蝕刻液之反應性基乎無差異，蝕刻性也較好。因此，在本實施方式之積層體基板中可同時對銅層及含有銅和鎳之低反射率合金層進行蝕刻。
以下對本實施方式之積層體基板所配置之低反射率合金層可與銅層同時進行蝕刻這點進行說明。
本發明之發明人等最初對作為可抑制銅層表面之光反射之黑化層之、對銅層之一部分進行了氧化之氧化銅層之形成方法進行了研討，並發現在對銅層之一部分進行氧化以將其作為黑化層時，存在該黑化層中會包含不定比例之銅氧化物或未被氧化之銅之情況。
在對具備銅層及黑化層之積層體基板之銅層及黑化層同時進行蝕刻之情況下，作為蝕刻液，例如可較佳使用能對銅層進行蝕刻之蝕刻液。又，根據本發明之發明人之研究可知，在黑化層中含有不定比例之銅氧化物之情況下，其比較容易溶解至可對銅層進行蝕刻之蝕刻液中。
如此，在黑化層中含有容易溶解至蝕刻液中之不定比例之銅氧化物之情況下，黑化層對蝕刻液之反應性較高，與銅層相比，黑化層之蝕刻速度大幅提高。因此，在同時對銅層和黑化層進行蝕刻處理之情況下，黑化層容易發生底切。
因此，在本實施方式之積層體基板中，為了對底切進行抑制，黑化層可為不使用氧且除了銅之外還含有不易被蝕刻液溶解之鎳成分之低反射率合金層。如此，藉由使本實施方式之積層體基板之低反射率合金層不使用氧並含有銅和鎳，其對蝕刻液之反應性可與銅層相同，據此可同時對低反射率合金層和銅層進行蝕刻。需要說明的是，由於低反射率合金層中不使用氧，故不含有氧，然也不能排除作為不可避免成分而含有極微量之情況。
對低反射率合金層中所含有之銅和鎳中之鎳之比率並無特別限定，然，低反射率合金層中所含有之銅和鎳中之鎳之比率較佳為30質量%以上且85質量%以下。需要說明的是，鎳之比率是指如上所述在低反射率合金層中之銅和鎳之含有量合計為100質量%之情況下之比率。
其原因在於，在低反射率合金層中所含有之銅和鎳中之鎳之比率小於30質量%之情況下，波長為400nm以上且700nm以下之光之正反射率之平均值不能設為55%以下。
另一方面，如果低反射率合金層中所含有之銅和鎳中之鎳之比率超過85質量%，則鎳會過剩，難以對低反射率合金層進行蝕刻。即，低反射率合金層至蝕刻液之溶解速度與銅層相比較慢，不能成為可與銅層同時進行蝕刻之低反射率合金層。又，如後所述，低反射率合金層例如可採用濺鍍法形成，然如果鎳之比率超過85質量%，則不能進行磁控濺鍍成膜。
又，在積層體基板中如後所述可在透明基材上進行低反射率合金層和銅層之積層，據此，藉由對該低反射率合金層和銅層進行圖案化， 可形成導電性基板。如果低反射率合金層中所含有之銅和鎳中之鎳之比率超過85質量%，則在對低反射率合金層或銅層進行蝕刻以形成開口部時，利用蝕刻之除去處理不足，存在可觀察到透明基材之表面變為黃色之情況。因此，如上所述，低反射率合金層中所含有之銅和鎳中之鎳之比率較佳為85質量%以下。
低反射率合金層中作為金屬可含有銅和鎳，這裡需要說明的是，低反射率合金層中所含有之金屬雖可僅由銅和鎳組成，然並不僅限定於銅和鎳。例如，低反射率合金層中作為金屬也可存在1質量%以下之不可避免之雜質。
又，低反射率合金層只要含有銅和鎳即可，對各成分以何狀態含於其中並無特別限定。
根據本實施方式之積層體基板獲得之導電性基板之銅配線層和低反射率合金配線層分別可維持本實施方式之積層體基板之銅層和低反射率合金層之特徵。
對本實施方式之導電性基板上所配置之低反射率合金層之成膜方法並無特別限定。低反射率合金層例如較佳採用濺鍍法等乾式成膜法形成。
在對低反射率合金層採用濺鍍法進行成膜之情況下，例如可使用銅-鎳合金靶材，一邊向腔體內供給作為濺鍍氣體而使用之非活性氣體，一邊進行成膜。
在濺鍍時使用銅-鎳合金靶材之情況下，銅-鎳合金中所含有之銅和鎳中之鎳之比率較佳為30質量%以上且85質量%以下。據此，可使 所成膜之低反射率合金層中所含有之銅和鎳中之鎳之比率與對該低反射率合金層進行成膜時所使用之銅-鎳合金靶材之銅-鎳合金中所含有之銅和鎳中之鎳之比率相同。
需要說明的是，作為進行低反射率合金層成膜時之非活性氣體，對其並無特別限定，例如較佳可使用氬氣或氙氣，優選可使用氬氣。
對本實施方式之積層體基板中所形成之低反射率合金層之厚度並無特別限定，例如，可根據銅層表面之光反射之抑制程度等任意選擇。
低反射率合金層厚度之下限值例如較佳為10nm以上，優選為15nm以上。上限值例如較佳為70nm以下，優選為50nm以下。
低反射率合金層如上所述可發揮對銅層表面之光反射進行抑制之層之功能，然在低反射率合金層之厚度較薄之情況下，存在不能對銅層之光反射進行充分抑制之情況。對此，藉由使低反射率合金層之厚度為10nm以上，可確實地對銅層表面之光反射進行抑制。
對低反射率合金層厚度之上限值並無特別限定，然如果厚至必要程度以上，則成膜所需要之時間或形成配線時該蝕刻所需要之時間變長，會導致成本上昇。為此，低反射率合金層之厚度較佳為70nm以下，優選為50nm以下。
接下來，對本實施方式之積層體基板之構成例進行說明。
如上所述，本實施方式之積層體基板可具有：透明基材、及具銅層和低反射率合金層之積層體。此時，對積層體內之銅層和低反射率合金層在透明基材上之配置順序或其層數並無特別限定。即，例如可在透 明基材之至少一個面側依照任意之順序進行銅層和低反射率合金層各為一層之積層。又，還可在積層體內形成複數層之銅層及/或低反射率合金層。
然在積層體內進行銅層和低反射率合金層之配置時，為了對銅層表面之光反射進行抑制，較佳在銅層表面中之特別要對光反射進行抑制之面配置低反射率合金層。
特別地，優選為具有低反射率合金層形成在銅層表面之積層構造，具體而言，例如較佳為積層體具有作為低反射率合金層之第1低反射率合金層和第2低反射率合金層之兩層，並且銅層配置在第1低反射率合金層和第2低反射率合金層之間。
關於具體構成例，參考圖2A、圖2B、圖3A及圖3B，以下進行說明。圖2A、圖2B、圖3A及圖3B示出了本實施方式之積層體基板之與透明基材、銅層及低反射率合金層之積層方向平行之面之剖面圖之例子。
例如，如圖2A所示之積層體基板10A，可在透明基材11之一個面11a側依次進行銅層12和低反射率合金層13各一層之積層。又，如圖2B所示之積層體基板10B，也可在透明基材11之一個面11a側和另一個面(另一面)11b側分別依次進行銅層12A、12B和低反射率合金層13A、13B各一層之積層。需要說明的是，銅層12(12A、12B)和低反射率合金層13(13A、13B)之積層順序並不限定於圖2A和圖2B之例子，還可從透明基材11側開始依次進行低反射率合金層13(13A、13B)和銅層12(12A、12B)之積層。
又，如上所述，例如還可為在透明基材11之一個面側設置 複數個低反射率合金層之結構。例如，如圖3A所示之積層體基板20A，可在透明基材11之一個面11a側依次進行第1低反射率合金層131、銅層12及第2低反射率合金層132之積層。
如此，作為低反射率合金層具有第1低反射率合金層131和第2低反射率合金層132，並且，銅層12配置在第1低反射率合金層131和第2低反射率合金層132之間，據此，可更確實地對從銅層12之上表面側和下面側入射之光之反射進行抑制。
在此情況下，也可為在透明基材11之兩個表面上進行了銅層、第1低反射率合金層及第2低反射率合金層之積層之結構。具體而言，如圖3B所示之積層體基板20B，可在透明基材11之一個面11a側和另一個面(另一面)11b分別依次進行第1低反射率合金層131A、131B、銅層12A、12B、及第2低反射率合金層132A、132B之積層。
需要說明的是，第1低反射率合金層131(131A、131B)和第2低反射率合金層132(132A、132B)均可為含有銅和鎳之低反射率合金層，並可藉由相同製造方法製造。
又，在透明基材之兩個面上進行了銅層和低反射率合金層之積層之圖2B和圖3B之構成例中，雖示出了在透明基材11之上下進行了積層之層以透明基材11為對稱面呈對稱之配置例，然並不限定於該形態。例如，在圖3B中，也可將透明基材11之一個面11a側之結構形成為與圖2B之結構同樣地依次進行銅層12A和低反射率合金層13A之積層之形態，並將另一個面(另一面)11b側形成為依次進行第1低反射率合金層131B、銅層12B及第2低反射率合金層132B之積層之形態，如此，在透明基材11 之上下進行了積層之層亦可呈非對稱結構。
對本實施方式之積層體基板之光反射之程度並無特別限定，例如，波長為400nm以上且700nm以下之光之正反射率之平均值較佳為55%以下，優選為40%以下，進而較佳為30%以下。其原因在於，在波長為400nm以上且700nm以下之光之正反射率之平均值為55%以下之情況下，例如即使在將本實施方式之積層體基板作為觸控板用導電性基板使用時，也可特別地對顯示器之視認性之下降進行抑制。
積層體基板之正反射率之測定可藉由向低反射率合金層照射光之方式來進行。即，可從積層體基板中所含有之銅層和低反射率合金層中之低反射率合金層側照射光以進行測定。具體而言，例如，如圖2A所示，在透明基材11之一個面11a依次進行了銅層12和低反射率合金層13之積層之情況下，可藉由對低反射率合金層13進行光照射之方式，以對低反射率合金層13之表面A照射光，據此可進行測定。又，在交換了圖2A之銅層12和低反射率合金層13之配置順序，並在透明基材11之一個面11a側依次進行了低反射率合金層13和銅層12之積層之情況下，可藉由對低反射率合金層13進行光照射之方式，以從透明基材11之面11b側對低反射率合金層照射光，據此可進行正反射率之測定。
又，波長為400nm以上且700nm以下之光之正反射率之平均值是指，在400nm以上且700nm以下之範圍內改變波長並進行測定時之測定結果之平均值。測定時，對波長之變化幅度並無特別限定，例如，較佳為每10nm之幅度改變波長並對上述波長範圍之光進行測定，優選為每1nm之幅度改變波長並對上述波長範圍之光進行測定。
需要說明的是，如後所述，積層體基板可藉由基於對銅層和低反射率合金層進行蝕刻之配線加工以形成金屬細線之方式成為導電性基板。此時導電性基板之光之正反射率是指，在除去透明基材之情況下之配置在最外表面之低反射率合金層之光入射側之表面之正反射率。
因此，如果是進行了蝕刻處理後之導電性基板，則較佳為殘存了銅層和低反射率合金層之部分之測定結果之平均值滿足上述範圍。
接下來，對本實施方式之導電性基板進行說明。
本實施方式之導電性基板可具備：透明基材和在透明基材之至少一個面側所形成之金屬細線。又，金屬細線為具備含有銅和鎳之低反射率合金配線層及銅配線層的積層體，並且，低反射率合金配線層中所含有之銅和鎳中之鎳之比率可為30質量%以上且85質量%以下。
就本實施方式之導電性基板而言，例如，如上所述可藉由對積層體基板進行配線加工之方式獲得。又，在本實施方式之導電性基板中，由於透明基材上設置了銅配線層和低反射率合金配線層，故可對銅配線層所導致之光反射進行抑制。因此，藉由設置低反射率合金配線層，例如在使用於觸控板等之情況下，顯示器可具有良好之之視認性。
本實施方式之導電性基板例如可較佳作為觸控板用導電性基板來使用。在此情況下，導電性基板可為具有藉由在上述積層體基板之銅層和低反射率合金層設置開口部而形成之配線圖案的結構。優選為具備網狀配線圖案之結構。
形成了具備開口部之配線圖案之導電性基板可藉由對至此所說明之積層體基板之銅層和低反射率合金層進行蝕刻之方式獲得。又， 例如也可為具有基於兩層金屬細線之網狀配線圖案之導電性基板。具體構成例示於圖4。圖4示出了對具備網狀配線圖案之導電性基板30從銅配線層和低反射率合金配線層之積層方向之上表面側進行觀察時之圖。圖4所示之導電性基板30具有透明基材11、與圖中X軸方向平行之複數個銅配線層31B、及與圖中Y軸方向平行之銅配線層31A。需要說明的是，銅配線層31A、31B可藉由對上述之積層體基板進行蝕刻而形成，並且，在銅配線層31A、31B之上表面和/或下面上還形成了圖中未示之低反射率合金配線層。又，低反射率合金配線層被蝕刻為具有與銅配線層31A、31B大致相同之形狀。
對透明基材11和銅配線層31A、31B之配置並無特別限定。透明基材11和銅配線層之配置之構成例示於圖5。圖5是沿圖4之A-A’線之剖面圖。
例如，如圖5所示，可在透明基材11之上下表面分別配置銅配線層31A、31B。需要說明的是，在圖5所示之導電性基板之情況下，在銅配線層31A、31B之透明基材11側配置了被蝕刻為具有與銅配線層31A、31B大致相同形狀之第1低反射率合金配線層321A、321B。又，在銅配線層31A、31B之與透明基材11相反之一側之表面上還配置了第2低反射率合金配線層322A、322B。
因此，在圖5所示之導電性基板中，金屬細線具有作為低反射率合金配線層之第1低反射率合金配線層321A、321B和第2低反射率合金配線層322A、322B，並且，銅配線層31A、31B配置在第1低反射率合金配線層321A、321B和第2低反射率合金配線層322A、322B之間。
需要說明的是，此處雖示出了設置第1低反射率合金配線層和第2低反射率合金配線層之例子，然並不限定於該形態。例如，也可僅設置第1低反射率合金配線層和第2低反射率合金配線層中之任意一個。
圖4所示之具有網狀配線之導電性基板，可例如如圖2B和圖3B所示，根據在透明基材11之兩個面具備銅層12A、12B和低反射率合金層13A、13B(131A、132A、131B及132B)之積層體基板來形成。
需要說明的是，例如，圖5所示之具備第1低反射率合金配線層和第2低反射率合金配線層之導電性基板可自圖3B所示之積層體基板形成。
以下，以使用圖3B之積層體基板形成之情況為例進行說明。
首先，對透明基材11之一個面11a側之銅層12A、第1低反射率合金層131A及第2低反射率合金層132A進行蝕刻，以使與圖3B中Y軸方向平行之複數個線狀圖案沿X軸方向被配置為隔開所定間隔。需要說明的是，圖3B中之Y軸方向是指與紙面垂直之方向。又，圖3B中之X軸方向是指與各層之寬度方向平行之方向。
接下來，對透明基材11之另一面11b側之銅層12B、第1低反射率合金層131B及第2低反射率合金層132B進行蝕刻，以使與圖3B中X軸方向平行之複數個線狀圖案沿Y軸方向被配置為隔開所定間隔。
藉由以上操作，可形成圖4和圖5所示之具有網狀配線之導電性基板。需要說明的是，也可同時對透明基材11之兩個面進行蝕刻。即，銅層12A、12B、第1低反射率合金層131A、131B及第2低反射率合金層132A、132B之蝕刻也可同時進行。
圖4所示之具有網狀配線之導電性基板還可使用兩個圖2A或圖3A所示之積層體基板來形成。如果以使用圖3A之導電性基板之情況為例進行說明，則可首先對兩個圖3A所示之導電性基板分別進行銅層12、第1低反射率合金層131及第2低反射率合金層132之蝕刻，以使與X軸方向平行之複數個線狀圖案沿Y軸方向被配置為隔開所定間隔。接下來，以將藉由上述蝕刻處理在各導電性基板上所形成之線狀圖案相互交叉配置之方式，對兩個導電性基板進行貼合，據此可獲得具有網狀配線之導電性基板。此處對貼合兩個導電性基板時之貼合面並無特別限定。
例如，就兩個導電性基板而言，可藉由將圖3A中之透明基材11之未積層銅層12等之面11b相互貼合，以獲得圖5所示之結構。
需要說明的是，對圖4所示之具有網狀配線之導電性基板之金屬細線之寬度或金屬細線之間之距離並無特別限定，例如，可根據金屬細線所需要之電阻值等進行選擇。
然為了使透明基材和金屬細線具有充分之密接性，較佳為對金屬細線之寬度等進行選擇。
本實施方式之導電性基板具有藉由對上述積層體基板進行配線加工並在積層體基板之銅層和低反射率合金層設置開口部而形成之配線圖案。為此，在配線圖案中所含有之金屬細線之間設置了使透明基材露出之開口部。
又，該開口部之波長為400nm以上且700nm以下之光之穿透率之平均值與透明基材之波長為400nm以上且700nm以下之光之穿透率之平均值相比的減少率較佳為3.0%以下。
其原因在於，上述開口部之波長為400nm以上且700nm以下之光之穿透率之平均值與供積層體基板使用之透明基材之波長為400nm以上且700nm以下之光之穿透率之平均值相比之減少率如果超過3.0%，則存在藉由目視對透明基材進行觀察時會看出顏色變為黃色之情況。又，如果上述減少率超過3.0%，則還會導致對低反射率合金層和銅層進行蝕刻時低反射率合金層之蝕刻速度變慢，進而不能同時對低反射率合金層和銅層進行蝕刻。為此，如上所述，低反射率合金層中所含有之銅和鎳中之鎳之比率較佳為85質量%以下。
需要說明的是，在取代低反射率合金層而使用包含鎳和銅之非化學計量氧化物之黑化層之情況下，鎳和銅之含有比率或其氧化狀態會導致蝕刻性下降，若上述減少率超過3.0%，則對透明基材目視觀察時也會存在可看到變為黃色之情況。如此，具有使用了非化學計量氧化物之黑化層之積層體基板由於需要對黑化層成膜時之濺鍍環境進行控制，故還存在難以對製造條件進行最佳化之情況。
另一方面，本實施方式之積層體基板中，由於黑化層中使用了低反射率合金層，故僅需對鎳和銅之組成成分進行控制即可，因此，可容易地進行製造條件之最佳化。
又，對本實施方式之導電性基板之光反射之程度並無特別限定，例如波長為400nm以上且700nm以下之光之正反射率之平均值較佳為55%以下，優選為40%以下，進而較佳為30%以下。其原因在於，在波長為400nm以上且700nm以下之光之正反射率之平均值為55%以下之情況下，例如即使用作觸控板用導電性基板時，也可特別地對顯示器之視認性之降 低進行抑制。
就至此所說明之本實施方式之具有由兩層配線所構成之網狀配線之導電性基板而言，其例如可較佳作為投影型靜電容量方式之觸控板用導電性基板來使用。
(積層體基板之製造方法和導電性基板之製造方法)
接下來，對本實施方式之積層體基板之製造方法之構成例進行說明。
本實施方式之積層體基板之製造方法可具有以下步驟。
準備透明基材之透明基材準備步驟。
在透明基材之至少一個面側形成積層體之積層體形成步驟。
又，上述積層體形成步驟可包含以下步驟。
銅層形成步驟，其藉由沉積銅之銅層成膜手段形成銅層。
低反射率合金層形成步驟，其藉由沉積含有銅鎳之低反射率合金層之低反射率合金層成膜手段而成膜低反射率合金層。
又，低反射率合金層形成步驟較佳在減壓環境下實施。又，低反射率合金層中所含有之銅和鎳中之鎳之比率較佳為30質量%以上且85質量%以下。
以下對本實施方式之積層體基板之製造方法進行說明，但就以下所說明之各點以外而言，由於其可為與上述積層體基板同樣之構成，故省略其說明。
如上所述，在本實施方式之積層體基板中，對將銅層和低反射率合金層配置在透明基材上時之積層順序並無特別限定。又，銅層和低反射率合金層也可分別形成為複數層。為此，對上述銅層形成步驟和低反 射率合金層形成步驟之實施順序或實施次數並無特別限定，可根據所要形成之積層體基板之結構在任意時機實施任意次數。
準備透明基材之步驟例如為，準備由能使可視光穿透之高分子膜或玻璃基板等構成之透明基材之步驟，對其具體操作並無特別限定。例如可根據後續各步驟之要求而將其切斷為任意尺寸等。需要說明的是，由於作為能使可視光穿透之高分子膜之優選者已敘述，故此處省略說明。
接下來對積層體形成步驟進行說明。積層體形成步驟是在透明基材之至少一個面側形成積層體之步驟，並具有銅層形成步驟和低反射率合金形成步驟。為此，以下對各步驟進行說明。
首先，對銅層形成步驟進行說明。
在銅層形成步驟中，可在透明基材之至少一個面側採用沉積銅之銅層成膜手段形成銅層。
在銅層形成步驟中，較佳採用乾式鍍法形成銅薄膜層。又，在要使銅層更厚之情況下，較佳為先採用乾式鍍法形成銅薄膜層後，再採用濕式鍍法形成鍍銅層。
為此，銅層形成步驟可具有例如採用乾式鍍法形成銅薄膜層之步驟。又，銅層形成步驟也可具有採用乾式鍍法形成銅薄膜層之步驟、及、將該銅薄膜層作為供電層並採用濕式鍍法形成鍍銅層之步驟。
因此，作為上述銅層成膜手段，並不限定於一個成膜手段，也可組合使用複數個成膜手段。
如上所述，藉由僅使用乾式鍍法、或組合使用乾式鍍法和濕式鍍法之方式來形成銅層，可在透明基材或低反射率合金層上不藉由接著 劑地直接形成銅層，故為較佳。
作為乾式鍍法對其並無特別限定，在減壓環境下，可較佳使用濺鍍法、離子鍍法或蒸鍍法等。
特別地，作為形成銅薄膜層時所使用之乾式鍍法，由於使用濺鍍法可容易地進行厚度控制，故較佳使用濺鍍法。即，在此情況下，作為銅層形成步驟中之沉積銅之銅層成膜手段，可較佳使用濺鍍成膜手段(濺鍍成膜法)。
銅薄膜層可優選使用例如圖6所示之輥對輥濺鍍裝置60進行成膜。以下以採用輥對輥濺鍍裝置之情況為例，對銅薄膜層之形成步驟進行說明。
圖6示出了輥對輥濺鍍裝置60之一構成例。輥對輥濺鍍裝置60具有可將其構成部品基本上都收藏於其內之框體61。圖6中所示之框體61之形狀為長方體形狀，然，對框體61之形狀並無特別限定，可根據其內部收藏之裝置、設置場所或耐壓性能等將其設計成任意形狀。例如框體61之形狀也可為圓筒形狀。然，為了在成膜開始時可對與成膜無關之殘留氣體進行去除，框體61之內部較佳為減壓至1Pa以下，優選為減壓至10-3Pa以下，進而較佳為減壓至10-4Pa。需要說明的是，並不需要將框體61之內部全都減壓至上述壓力，也可構成為，僅將配置了進行濺鍍之後述之成膜輥(can roll)63之圖中下側之區域減壓至上述壓力。
框體61內可配置用於供給進行銅薄膜層之成膜之基材之卷出輥62、成膜輥63、濺鍍電極64a~64d、前饋輥65a、後饋輥65b、張力輥66a、66b及卷取輥67。又，在用於搬送進行銅薄膜層之成膜之基材之搬送 經路上，除了上述各輥之外，還可任意地設置導輥68a~68h及加熱器69等。
卷出輥62、成膜輥63、前饋輥65a及卷取輥67可藉由伺服電動機提供動力。卷出輥62和卷取輥67可藉由基於粉末離合器等之扭矩控制，對成膜銅薄膜層之基材之張力平衡進行保持。
對成膜輥63之構成並無特限定，然較佳被構成為，例如在其表面上進行鍍硬質鉻之處理，並在其內部對從框體61之外部所供給之冷媒或溫媒進行循環，以可將溫度調整至一定之溫度。
張力輥66a、66b例如優選在其表面進行鍍硬質鉻之處理，並具有張力感測器。又，前饋輥65a、後饋輥65b或導輥68a~68h之表面也優選進行鍍硬質鉻之處理。
濺鍍陰極64a~64d優選為磁電管陰極式，並與成膜輥63相對配置。對濺鍍電極64a~64d之尺寸並無特別限定，然濺鍍電極64a~64d之成膜銅薄膜層之基材寬度方向之尺寸優選為大於相對向之成膜銅薄膜層之基材寬度。
成膜銅薄膜層之基材被搬送至作為輥對輥真空成膜裝置之輥對輥濺鍍裝置60內後，可藉由與成膜輥63相對向之濺鍍電極64a~64d進行銅薄膜層之成膜。
接下來，對使用輥對輥濺鍍裝置60進行銅薄膜層之成膜之步驟進行說明。
首先，將銅靶材安放在濺鍍電極64a~64d上，並藉由真空泵70a、70B對框體61之內部進行真空排氣，其中該框體61內之卷出輥62上安放了要進行銅薄膜層之成膜之基材。
接下來，將非活性氣體例如氬氣等濺鍍氣體藉由氣體供給手段71導入框體61內。需要說明的是，對氣體供給手段71之構成並無特別限定，可具有圖中未示之氣體貯藏罐。又，還可構成為，在氣體貯藏罐和框體61之間按照氣體種類分別設置質量流量控制器(MFC)711a、711b及閥712a、712b，以對各氣體之供給至框體61內之供給量進行控制。圖6示出了設置兩組質量流量控制器和閥之實例，然對設置數量並無特別限定，可根據所使用之氣體種類選擇所要設置之數量。
又，在採用氣體供給手段71將濺鍍氣體供給至框體61內時，優選對濺鍍氣體之流量、及真空泵70B和框體61之間所設置之壓力調整閥72之開度進行調整，以將裝置內保持在例如0.13Pa以上且1.3Pa以下之壓力，並在此條件下實施成膜。
在此狀態下，可一邊藉由卷出輥62以例如每分鐘1m以上且20m以下之速度搬送基材，一邊藉由與濺鍍電極64a~64d連接之濺鍍用直流電源施加電力以進行濺鍍放電。據此，可在基材上連續地成膜預期之銅薄膜層。
需要說明的是，輥對輥濺鍍裝置60還可根據需要配置上述以外之各種構件。例如，可設置用於對框體61內之壓力進行測定之壓力計73a、73b或排氣閥74a、74b。
又，如上所述，還可在實施乾式鍍後再採用濕式鍍法成膜銅層(鍍銅層)。
在藉由濕式鍍法進行鍍銅層之成膜之情況下，可將採用上述乾式鍍法所成膜了之銅薄膜層作為供電層。在此情況下，作為銅層形成步 驟中之對沉積銅之銅層成膜手段，可較佳地使用電鍍成膜手段。
對將銅薄膜層作為供電層並採用濕式鍍法形成鍍銅層之步驟之條件、即、電鍍處理之條件並無特別限定，可採用常規方法中之各種條件。例如，可藉由將形成了銅薄膜層之基材供給至裝入銅鍍液之鍍槽，並對電流密度或基材之搬送速度進行控制之方式來形成鍍銅層。
接下來，對低反射率合金層形成步驟進行說明。
低反射率合金形成步驟如上所述，是在透明基材之至少一個面側藉由成膜含有銅和鎳之低反射率合金層之低反射率合金層成膜手段來形成低反射率合金層之成膜步驟。對低反射率合金層形成步驟中之沉積含有銅和鎳之低反射率合金層之低反射率合金層成膜手段並無特別限定，然較佳採用例如減壓環境下之濺鍍成膜手段、即濺鍍成膜法。
低反射率合金層可較佳地採用例如圖6所示之輥對輥濺鍍裝置60進行成膜。由於上面已經對輥對輥濺鍍裝置之構成進行敘述，此處省略其說明。
對使用輥對輥濺鍍裝置60進行低反射率合金層之成膜之步驟之構成例進行說明。
首先，將銅-鎳合金靶材安放在濺鍍電極64a~64d上，並藉由真空泵70a、70b對框體61內進行真空排氣，在該框體61內，卷出輥62上安放了要進行低反射率合金層之成膜之基材。之後，將非活性氣體、例如、由氬氣組成之濺鍍氣體藉由氣體供給手段71導入框體61內。此時，較佳為藉由對濺鍍氣體之流量及真空泵70b和框體61之間所設置之壓力調整閥72之開度進行調整，以使框體61內之壓力例如保持在0.13Pa以上且13Pa 以下，並在此條件下進行成膜。
在此狀態下，一邊從卷出輥62對基材例如以每分鐘0.5m以上且10m以下左右之速度進行搬送，一邊從與濺鍍電極64a~64d連接之濺鍍用直流電源施加電力以進行濺鍍放電。據此，可在基材上連續地成膜預期之低反射率合金層。
至此對本實施方式之積層體基板之製造方法中所包含之各步驟進行了說明。
藉由本實施方式之積層體基板之製造方法獲得之積層體基板與上述積層體基板同樣，銅層厚度較佳為50nm以上，優選為60nm以上，進而較佳為150nm以上。對銅層厚度之上限值並無特別限定，然銅層厚度較佳為5000nm以下，優選為3000nm以下。需要說明的是，在銅層如上所述具有銅薄膜層和鍍銅層之情況下，銅薄膜層之厚度和鍍銅層厚度之合計較佳位於上述範圍內。
又，對低反射率合金層之厚度並無特別限定，例如，較佳為10nm以上，優選為15nm以上。對低反射率合金層厚度之上限值並無特別限定，然較佳為70nm以下，優選為50nm以下。
又，就藉由本實施方式之積層體基板之製造方法獲得之積層體基板而言，其波長為400nm以上且700nm以下之光之正反射率之平均值較佳為55%以下，優選為40%以下，較而較佳為30%以下。
使用藉由本實施方式之積層體基板之製造方法獲得之積層體基板可形成導電性基板，其形成有在銅層和低反射率合金層上具備開口部之配線圖案。導電性基板優選為可具備網狀配線之結構。
本實施方式之導電性基板之製造方法可具有藉由對上述積層體基板之製造方法獲得之積層體基板之銅層和低反射率合金層進行蝕刻，以形成具有金屬細線之配線圖案之蝕刻步驟，該金屬細線為具備銅配線層和低反射率合金配線層之積層體。又，藉由該蝕刻步驟，還可在銅層和低反射率合金層上形成開口部。
在蝕刻步驟中，例如首先在積層體基板之最外表面形成具有與要藉由蝕刻進行去除之部分相對應之開口部之光阻。例如，在圖2A所示之積層體基板10A之情況下，可在積層體基板10A所配置之低反射率合金層13之所露出之表面A上形成光阻。需要說明的是，對具有與要藉由蝕刻進行去除之部分相對應之開口部之光阻之形成方法並無特別限定，然例如可採用光微影法形成。
接下來，藉用從光阻上面供給蝕刻液，可對銅層12和低反射率合金層13實施蝕刻。
需要說明的是，在如圖2B所示於透明基材11之兩面都配置了銅層和低反射率合金層之情況下，可在積層體基板之表面A及表面B上分別形成具有所定形狀之開口部之光阻，並可對透明基材11之兩面所形成之銅層和低反射率合金層同時進行蝕刻。又，還可對透明基材11之兩側所形成之銅層和低反射率合金層一側一側地進行蝕刻處理。即，例如可在對銅層12A及低反射率合金層13A進行蝕刻後，再對銅層12B及低反射率合金層13B進行蝕刻。
藉由本實施方式之積層體基板之製造方法所形成之低反射率合金層示出了與銅層同樣之相對蝕刻液之反應性。為此，對蝕刻步驟中 所使用之蝕刻液並無特別限定，較佳可使用一般常用之蝕刻銅層時所使用之蝕刻液。
作為蝕刻步驟中所使用之蝕刻液，例如可較佳地使用包含選自硫酸、過氧化氫水、鹽酸、二氯化銅及三氯化鐵中之1種之水溶液、或包含選自上述硫酸等中2種以上之混合水溶液。此處對蝕刻液中之各成分之含量並無特別限定。
蝕刻液可在室溫下使用，然為了提高反應性，較佳對其進行加溫，例如可加熱至40℃以上且50℃以下。
就藉由上述蝕刻步驟獲得之網狀配線之具體形態而言，其與上述相同，此處省略其說明。
又，在將兩個如圖2A、圖3A所示之於透明基材11之一個面側具有銅層和低反射率合金層之積層體基板提供至蝕刻步驟以形成導電性基板後，再對兩個導電性基板進行貼合以形成具有網狀配線之導電性基板之情況下，還可設置導電性基板貼合步驟。此時，對2個導電性基板之貼合方法並無特別限定，例如可使用光學接著劑(OCA)等進行接著。
需要說明的是，就藉由本實施方式之導電性基板之製造方法獲得之導電性基板而言，其波長為400nm以上且700nm以下之光之正反射率之平均值較佳為55%以下，優選為40%以下，進而較佳為30%以下。
其原因在於，在波長為400nm以上且700nm以下之光之正反射率之平均值為55%以下之情況下，例如即使在作為觸控板用導電性基板使用時，也可特別地對顯示器之視認性之降低進行抑制。
以上對本實施方式之積層體基板、導電性基板、積層體基板 之製造方法及導電性基板之製造方法進行了說明。根據該積層體基板或藉由積層體基板之製造方法獲得之積層體基板可知，銅層和低反射率合金配線層示出了相對於蝕刻液之大致相同之反應性。為此，能夠提供一種具備可同時被蝕刻之銅層和低反射率合金層之積層體基板。又，由於可同時對銅層和低反射率合金層進行蝕刻，故可容易地形成預期形狀之銅配線層和低反射率合金配線層。
又，藉由設置低反射率合金配線層，可對銅配線層之光反射進行抑制，例如在作為觸控板用導電性基板使用之情況下，可對視認性之降低進行抑制。為此，藉由設置低反射率合金配線層，可獲得具有良好視認性之導電性基板。
【實施例】
以下根據本發明之實施例和比較例對本發明進行更詳細之說明，然本發明並不限於該等實施例。
(評價方法)
(1)正反射率
對以下各實施例和比較例中所製作之積層體基板進行了正反射率之測定。
測定是藉由在紫外可視分光光度計(島津製作所股份有限公司製 型號：UV-2550)設置反射率測定單元而進行之。
在各實施例中製作了具有圖3A之結構之積層體基板，反射率之測定則是藉由針對圖3A之第2低反射率合金層132之外部所露出之表面C以入射角為5°、受光角為5°之方式照射波長為400nm以上且700nm以 下之範圍之光來實施。需要說明的是，測定時，使照向積層體基板之光之波長在波長400nm以上且700nm以下之範圍內按照每1nm之幅度進行變化，並對各波長之光之正反射率進行測定，之後將測定結果之平均值作為該積層體基板之正反射率之平均值。
(2)開口部的全光線穿透率的減少率
對各實施例和比較例中所製作之導電性基板之露出透明基材之金屬細線之間之開口部進行了全光線穿透率之測定。
測定是藉由在進行正反射率測定時之紫外可視分光光度計設置積分球附屬裝置來進行之。測定時，使照射之光之波長在波長400nm以上且700nm以下之範圍內以每1nm之幅度進行變化，並對各波長之光之穿透率進行測定，之後將測定結果之平均值作為該導電性基板之開口部的全光線穿透率之平均值。
又，對預先製作積層體基板時所使用之透明基材也同樣地進行了全光線穿透率之平均值之測定。
接下來，對各實施例和比較例中所製作之導電性基板之開口部的全光線穿透率之平均值與透明基材之全光線穿透率之平均值相比之減少率(以下和表1中也記載為「開口部的全光線穿透率的減少率」)進行計算。
(試料之製作條件)
作為實施例和比較例，在以下所說明之條件下製作了積層體基板及導電性基板，並藉由上述評價方法對其進行了評價。
〔實施例1〕
製作具有圖3A所示結構之積層體基板。
首先，實施透明基材準備步驟。
具體而言，準備了寬度為500mm、厚度為100μm之光學用聚對苯二甲酸乙二酯樹脂(PET)製之透明基材。
接下來，實施積層體形成步驟。
作為積層體形成步驟，實施了第1低反射率合金層形成步驟、銅層形成步驟、及第2低反射率合金層形成步驟。以下具體地進行說明。
首先實施第1低反射率合金層形成步驟。
將所準備之透明基材安放在圖6所示之輥對輥濺鍍裝置60。又，在濺鍍電極64a~64d上安放了銅-30質量%Ni之合金靶材(住友金屬礦山(股)製)。
接下來，使輥對輥濺鍍裝置60之加熱器69加熱至100℃，對透明基材進行加熱，以將基材中所含之水分除去。
接下來，採用真空泵70a、70b將框體61之內部排氣至1×10-4Pa後，藉由氣體供給手段71，以氬氣之流量為240sccm之方式向框體61內進行氬氣之導入。接下來，一邊藉由卷出輥62以每分鐘2m之速度搬送透明基材，一邊從與濺鍍電極64a~64d連接之濺鍍用直流電源施加電力以進行濺鍍放電，據此在基材上連續地成膜預期之第1低反射率合金層。藉由該操作，在透明基材上形成了厚度為20nm之第1低反射率合金層131。
接下來實施銅層形成步驟。
在銅層形成步驟中，將安放在磁控濺鍍電極上之靶材置換為 銅靶材(住友金屬礦山(股)製)，除此之外，與第1低反射率合金層同樣地在第1低反射率合金層之上面形成了厚度為200nm之銅層。
需要說明的是，作為形成銅層之基材，使用了在第1低反射率合金層形成步驟中於透明基材上形成了第1低反射率合金層之基材。
接下來實施第2低反射率合金層形成步驟。
在第2低反射率合金層形成步驟中，在與形成第1低反射率合金層131時相同之條件下於銅層12之上表面形成了第2低反射率合金層132(參照圖3A)。
對所製作之積層體基板之波長為400nm以上且700nm以下之光之正反射率之平均值採用上述步驟進行了測定可知，其波長為400nm以上且700nm以下之光之正反射率之平均值為55%。
又，對獲得之積層體基板進行了正反射率之測定後，實施蝕刻步驟，製作導電性基板。
在蝕刻步驟中，首先，在所製作之積層體基板之圖3A之表面C上形成具有與要藉由蝕刻進行除去之部分相對應之開口部之光阻。接下來，將其浸漬在由10重量%之三氯化鐵、10重量%之鹽酸、及剩餘為水所組成之蝕刻液中1分鐘，製作了導電性基板。
之後，對所製作之導電性基板進行了開口部的全光線穿透率的測定。
評價結果示於表1。
〔實施例2~實施例6〕
除了將第1、第2低反射率合金層成膜時所使用之濺鍍靶材之組成變更 為表1所示之值之外，與實施例1同樣地製作了積層體基板，並進行評價。
又，基於所製作之積層體基板，與實施例1同樣地製作了導電性基板，並進行評價。
結果示於表1。
〔比較例1~比較例3〕
比較例1中，除了將第1、第2低反射率合金層成膜時所使用之濺鍍靶材之組成變更為表1所示之值之外，與實施例1同樣地製作了積層體基板，並進行評價。
又，在比較例2、3中，取代第1、第2低反射率合金層形成了第1、第2黑化層。就第1、第2黑化層之成膜而言，除了將成膜時所使用之濺鍍靶材之組成變更為表1所示之值、及進行黑化層成膜時同時供給氬氣和氧氣之外，與實施例1之低反射率合金層同樣地進行了成膜。又，黑化層以外之部分都與實施例1相同，據此製作了積層體基板。
需要說明的是，在比較例2、3中，低反射率合金層成膜時採用表1所示之氧供給量進行了氧氣之供給。
根據在比較例1~比較例3中所製作之積層體基板，與實施例1同樣地製作了導電性基板，並進行評價。
結果示於表1。
由表1所示結果可知，就實施例1~實施例6而言，開口部的全光線穿透率的減少率為3.0%以下。即，可同時對銅層和第1、第2低反射率合金層進行蝕刻。
其原因在於，由於第1、第2低反射率合金層成膜時所使用之濺鍍靶材中所含有之銅和鎳中之鎳之比率為30質量%以上且85質量%以下，故成膜後之低反射率合金層中也具有同樣之組成成分。即，可認為低反射率合金層之對蝕刻液之反應性與銅層相同。
相對於此，在比較例1中，低反射率合金層成膜時所使用之濺鍍靶材中所含有之銅和鎳中之鎳之比率為小於30質量%，故成膜後之低 反射率合金層中也具有同樣之組成成分。因此，正反射率超過了55%。
又，在比較例2中，開口部的全光線穿透率的減少率超過了3.0%，可確認到與銅層相比，黑化層之蝕刻速度變慢，因此開口部的全光線穿透率的減少率變為3.5%，目視可確認到黃色。
在比較例3中，確認到底切，還確認到了與銅層相比，黑化層之蝕刻速度變快。
故就比較例2、3而言，確認到不能形成同時可被進行蝕刻處理之銅層和黑化層。
以上對積層體基板、導電性基板、積層體基板之製造方法及導電性基板之製造方法參照實施方式及實施例等進行了說明，然本發明並不限定於上述實施方式及實施例等。在申請專利範圍記載之本發明之要旨之範圍內，還可進行各種各樣之變形和變更。
本申請基於2015年9月28日向日本專利廳申請之特願2015-189936號主張優先權，並將特願2015-189936號之全部內容引用於本國際申請。
10A‧‧‧積層體基板
11‧‧‧透明基材
11a‧‧‧一個面
11b‧‧‧另一個面
12‧‧‧銅層
13‧‧‧低反射率合金層
A‧‧‧表面
X、Y‧‧‧X軸、Y軸

Claims (11)

  1. 一種積層體基板，其具備：透明基材、及積層體，其形成在該透明基材之至少一個面側；該積層體具有：含有銅和鎳之低反射率合金層、及銅層，該低反射率合金層所含有之該銅和該鎳中之該鎳之比率為30質量%以上且85質量%以下。
  2. 如申請專利範圍第1項之積層體基板，其中，該積層體具有第1低反射率合金層和第2低反射率合金層作為該低反射率合金層，該銅層配置在該第1低反射率合金層和該第2低反射率合金層之間。
  3. 如申請專利範圍第1或2項之積層體基板，其中，波長為400nm以上且700nm以下之光之正反射率之平均值為55%以下。
  4. 一種導電性基板，其具備：透明基材、及金屬細線，其形成在該透明基材之至少一個面側，該金屬細線為具備含有銅和鎳之低反射率合金配線層、及銅配線層的積層體，該低反射率合金配線層所含有之該銅和該鎳中之該鎳之比率為30質量%以上且85質量%以下。
  5. 如申請專利範圍第4項之導電性基板，其中，該金屬細線具有第1低反射率合金配線層和第2低反射率合金配線層作為該低反射率合金配線層，該銅配線層配置在該第1低反射率合金配線層和該第2低反射率合金配線層之間。
  6. 如申請專利範圍第4或5項之導電性基板，其中，該金屬細線之間設置有露出該透明基材之開口部，該開口部之波長為400nm以上且700nm以下之光之穿透率之平均值與該透明基材之波長為400nm以上且700nm以下之光之穿透率之平均值相比的減少率為3.0%以下。
  7. 一種積層體基板之製造方法，其具有以下步驟：準備透明基材之透明基材準備步驟、及在該透明基材之至少一個面側形成積層體之積層體形成步驟，該積層體形成步驟包含以下步驟：銅層形成步驟，其藉由沉積銅之銅層成膜手段形成銅層、及低反射率合金層形成步驟，其藉由沉積含有銅和鎳之低反射率合金層之低反射率合金層成膜手段，而成膜低反射率合金層；該低反射率合金層形成步驟在減壓環境下實施，該低反射率合金層中所含有之該銅和該鎳中之該鎳之比率為30質量%以上且85質量%以下。
  8. 如申請專利範圍第7項之積層體基板之製造方法，其中，該低反射率合金層成膜手段為濺鍍成膜法。
  9. 如申請專利範圍第7或8項之積層體基板之製造方法，其中，該低反射率合金層之厚度為10nm以上。
  10. 一種導電性基板之製造方法，其具有以下步驟：對藉由申請專利範圍第7至9項中之任一項之積層體基板之製造方法獲得之積層體基板之該銅層和該低反射率合金層進行蝕刻，以形成具有金屬細線之配線圖案之蝕刻步驟，該金屬細線為具備銅配線層和低反射率合金配線層之積層體；且藉由該蝕刻步驟於該銅層和該低反射率合金層形成開口部。
  11. 如申請專利範圍第10項之導電性基板之製造方法，其中，獲得之導電性基板之波長為400nm以上且700nm以下之光之正反射率之平均值為55%以下。
TW105131030A 2015-09-28 2016-09-26 積層體基板、導電性基板、積層體基板之製造方法、導電性基板之製造方法 TWI713591B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015189936A JP6531596B2 (ja) 2015-09-28 2015-09-28 積層体基板、導電性基板、積層体基板の製造方法、導電性基板の製造方法
JPJP2015-189936 2015-09-28

Publications (2)

Publication Number Publication Date
TW201726401A true TW201726401A (zh) 2017-08-01
TWI713591B TWI713591B (zh) 2020-12-21

Family

ID=58427368

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105131030A TWI713591B (zh) 2015-09-28 2016-09-26 積層體基板、導電性基板、積層體基板之製造方法、導電性基板之製造方法

Country Status (5)

Country Link
JP (1) JP6531596B2 (zh)
KR (1) KR102544424B1 (zh)
CN (1) CN107921747A (zh)
TW (1) TWI713591B (zh)
WO (1) WO2017057139A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018221183A1 (ja) * 2017-05-29 2020-03-26 住友金属鉱山株式会社 透明導電性基板の製造方法、透明導電性基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4086132B2 (ja) 2001-11-16 2008-05-14 株式会社ブリヂストン 透明導電性フィルムおよびタッチパネル
JP2008300393A (ja) * 2007-05-29 2008-12-11 Dainippon Printing Co Ltd ディスプレイ用電磁波遮蔽フィルタ、複合フィルタ、及びその製造方法
JP5361579B2 (ja) 2009-07-09 2013-12-04 信越ポリマー株式会社 大型ディスプレイ用のセンサパネル及びその製造方法
JP5895370B2 (ja) * 2010-08-30 2016-03-30 大同特殊鋼株式会社 パネル用Ｃｕ電極保護膜用ＮｉＣｕ合金ターゲット材及び積層膜
TWI506142B (zh) * 2010-08-30 2015-11-01 Daido Steel Co Ltd NiCu alloy target and laminated film for Cu electrode protective film
JP2013069261A (ja) 2011-09-08 2013-04-18 Dainippon Printing Co Ltd タッチパネル用電極基材、及びタッチパネル、並びに画像表示装置
JP5918614B2 (ja) * 2012-04-24 2016-05-18 グンゼ株式会社 導電性基板、タッチパネル、および導電性基板の製造方法
JP2015069440A (ja) * 2013-09-30 2015-04-13 大日本印刷株式会社 タッチパネルセンサおよびタッチパネルモジュール
JP5917480B2 (ja) * 2013-12-09 2016-05-18 アルプス電気株式会社 静電センサ

Also Published As

Publication number Publication date
KR102544424B1 (ko) 2023-06-15
TWI713591B (zh) 2020-12-21
KR20180059431A (ko) 2018-06-04
CN107921747A (zh) 2018-04-17
WO2017057139A1 (ja) 2017-04-06
JP6531596B2 (ja) 2019-06-19
JP2017064939A (ja) 2017-04-06

Similar Documents

Publication Publication Date Title
TWI688973B (zh) 導電性基板
TW201629725A (zh) 觸控面板用導電性基板、觸控面板用導電性基板之製造方法
TWI712506B (zh) 積層體基板、積層體基板之製造方法、導電性基板、及導電性基板之製造方法
TW201806754A (zh) 導電性基板、導電性基板的製造方法
TWI730988B (zh) 導電性基板
TWI686292B (zh) 積層體基板、導電性基板、積層體基板之製造方法、導電性基板之製造方法
TWI699675B (zh) 導電性基板、導電性基板的製造方法
TW201726401A (zh) 積層體基板、導電性基板、積層體基板之製造方法、導電性基板之製造方法
KR102544426B1 (ko) 적층체 기판, 도전성 기판, 적층체 기판 제조방법 및 도전성 기판 제조방법
JP6417964B2 (ja) 積層体基板、配線基板ならびにそれらの製造方法
TW201829177A (zh) 積層體基板、導電性基板、積層體基板的製造方法、導電性基板的製造方法
WO2017033740A1 (ja) 導電性基板
JP2017049723A (ja) 積層体基板、導電性基板、積層体基板の製造方法、導電性基板の製造方法
TW201710756A (zh) 導電性基板、液晶觸控面板
JP6729007B2 (ja) 積層体基板、導電性基板、積層体基板の製造方法、導電性基板の製造方法
JP6932908B2 (ja) 積層体基板、導電性基板、積層体基板の製造方法、導電性基板の製造方法
TW201739966A (zh) 黑化鍍液、導電性基板之製造方法
TW201738085A (zh) 積層體基板、導電性基板、積層體基板之製造方法、導電性基板之製造方法