TWI535017B - 半導體結構及其製造方法 - Google Patents

Description

半導體結構及其製造方法

本發明是有關於一種半導體結構及其製造方法，且特別是有關於一種用於邏輯製程之半導體結構及其製造方法。

一般在典型半導體製程中，先定義主動區域(active region)及通道寬度(channel width)，此階段也就是淺溝渠隔離(STI)製程，然後在閘極製程中定義出通道長度(channel length)，接著以此閘極定義出並製作N-/P-區域。之後，以此閘極的結構之起伏協助製作出閘極間隔物(gate spacer)，再以此間隔物協助定義N+/P+區域。最後，形成層間介電(interlayer dielectric，ILD)絕緣層後，製作接觸窗(contact)製程時必須將接觸窗瞄準此N+/P+區域製作。典型製程中，STI/閘極/接觸窗都遵循跟製程最緊的設計規範，因此製程成本及難度都相當高。

本發明係有關於一種半導體結構及其製造方法，可應用於邏輯製程及記憶裝置。穿過閘極結構定義出汲極導電結構和源極導電結構，如此一來，源極導電結構/汲極導電結構及通道區之長度將簡化在同一模組產生。這不但簡化原本複雜的製造程序，此簡化的程序同時放寬了閘極的設計準則，有助於降低製造成本。此外，形成閘極結構與定 義主動區域範圍在一次製程中完成時，可以達到整體製程簡化的效果。

根據本發明之一方面，係提出一種半導體結構。半導體結構包括一基底、一閘極介電層、一閘極結構、一源極導電結構、一汲極導電結構以及一閘極導電結構。基底具有一通道區，閘極介電層形成於通道區上，閘極結構形成於閘極介電層上。源極導電結構和汲極導電結構穿過閘極結構並電性連結於基底上，源極導電結構和汲極導電結構與閘極結構相絕緣。閘極導電結構形成於閘極結構上。源極導電結構和汲極導電結構之間相隔之一距離與通道區之一長度係為相同。

根據本發明之另一方面，係提出一種半導體結構的製造方法。半導體結構的製造方法包括以下步驟：形成一閘極介電層於一基底上；形成一閘極結構於閘極介電層上；形成一源極導電結構和一汲極導電結構於基底上，其中源極導電結構和汲極導電結構穿過閘極結構並電性連結於基底上且與閘極結構相絕緣；以及形成一閘極導電結構於閘極結構上。基底具有一通道區，源極導電結構和汲極導電結構之間相隔之一距離與通道區之一長度係為相同。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式，作詳細說明如下：

在此揭露內容之實施例中，係提出一種半導體結構及 其製造方法。以半導體結構的汲極導電結構和源極導電結構之間相隔的距離定義通道區之長度，並且，形成閘極結構與定義主動區域範圍在一次製程中完成，可以達到整體製程簡化的效果。然而，實施例所提出的細部結構及製程步驟僅為舉例說明之用，並非對本發明欲保護之範圍做限縮。該些步驟僅為舉例說明之用，並非用以限縮本發明。具有通常知識者當可依據實際實施態樣的需要對該些步驟加以修飾或變化。

第1A圖繪示依照本發明之第一實施例之半導體結構之俯視示意圖。第1B圖繪示沿第1A圖之剖面線1B-1B’之剖面示意圖。請參照第1A~1B圖。半導體結構100包括基底110、閘極介電層160、閘極結構120、汲極導電結構130、源極導電結構140、以及閘極導電結構150。基底110具有通道區111，通道區111具有長度L1。閘極介電層160形成於通道區111上，閘極結構120形成於閘極介電層160上。汲極導電結構130和源極導電結構140形成於基底110上，汲極導電結構130和源極導電結構140穿過閘極結120構並電性連結於基底110上，汲極導電結構130和源極導電結構140與閘極結構120相絕緣。閘極導電結構150形成於閘極結構120上。汲極導電結構130和源極導電結構140之間相隔的距離D1與通道區111之長度L1係為相同。也就是說，汲極導電結構130和源極導電結構140之間相隔的距離D1定義通道區111之長度L1。

一般傳統的方式，是先以淺溝渠隔離(STI)定義通道 出元件的寬度(channel width)，再以閘極製程定義出通道元件長度(channel length)，然後再以黃光/離子植入方式/間隙壁(spacer)製程製作汲極與源極。最後，再形成內層介電層材料(ILD)，以及進行接觸窗製程。本發明以汲極導電結構130和源極導電結構140之間相隔的距離D1定義通道區111之長度L1，如此一來，可以同時定義汲極導電結構130和源極導電結構140及控制通道區111之長度L1。

實施例中，如第1A圖所示，在較大的閘極結構120上，穿過閘極結構120定義出汲極導電結構130和源極導電結構140，因此，可以在製作接觸窗(汲極導電結構130/源極導電結構140)的製程中同時定義出N-/P-區域，而後形成間隔物180後再自對準(self-aligned)定義出N+/P+區域及接觸窗。如此一來，汲極導電結構130、源極導電結構140及通道區111之長度L1將簡化在同一模組產生。這不但簡化原本複雜的製造程序，此簡化的製程同時放寬了閘極的設計準則，有助於降低製造成本。

實施例中，如第1A~1B圖所示，閘極結構120位於汲極導電結構130和源極導電結構140的同一側。半導體結構100可包括絕緣結構190。絕緣結構190形成於基底110上，絕緣結構190環繞基底110且暴露出基底110的部分表面。實施例中，如第1A圖所示，通道區111之寬度W1等於基底110暴露於絕緣結構190的部分表面之寬度D11。換句話說，絕緣結構190環繞的範圍定義通道區111之寬度W1。

如第1A~1B圖所示，實施例中，半導體結構100可 包括絕緣層170。絕緣層170形成於基底110上，且位於閘極導電結構150、汲極導電結構130及源極導電結構140之間。一實施例中，如第1A~1B圖所示，絕緣層170環繞閘極導電結構150、汲極導電結構130及源極導電結構140之周圍。

如第1A~1B圖所示，實施例中，半導體結構100可包括間隔物(spacer)180。間隔物180形成於汲極導電結構130之側壁130a以及源極導電結構140之側壁140a上。實施例中，間隔物180亦形成於閘極導電結構150之側壁150a上。一實施例中，如第1A圖所示，間隔物180環繞閘極導電結構150、汲極導電結構130及源極導電結構140之周圍。間隔物180的材質係為絕緣材料，例如包括氮化矽或氧化矽。

實施例中，如第1B圖所示，間隔物180例如是形成於閘極結構120與汲極導電結構130之間，以及閘極結構120與源極導電結構140之間。

一實施例中，如第1B圖所示，間隔物180例如是直接接觸閘極結構120、汲極導電結構130及源極導電結構140。實施例中，間隔物180例如是完全覆蓋汲極導電結構130之側壁130a以及源極導電結構140之側壁140a，間隔物180與汲極導電結構130之側壁130a以及源極導電結構140之側壁140a共形(conformal)。實施例中，如第1B圖所示，閘極結構120和汲極導電結構130之間以及閘極結構120和源極導電結構140僅以間隔物180間隔開來，間隔物180可以防止閘極結構120和汲極導電結構130 及源極導電結構140之間的電性干擾。

一實施例中，如第1A圖所示，閘極導電結構150、汲極導電結構130及源極導電結構140的截面形狀例如是長方形。實施例中，閘極導電結構150、源極導電結構130及汲極導電結構140的截面形狀為長方形，且汲極導電結構130及源極導電結構140平行於通道區111之寬度W1方向的長度例如是大於或等於基底110暴露於絕緣結構190的部分表面之寬度D11。通道區111之寬度W1由寬度D11決定，通道區111之長度L1由接觸窗(汲極導電結構130/源極導電結構140)製程決定。通道區111之寬度W1及長度L1係均明確定義，如第1A圖所示之半導體結構100具有與以典型製程製作之半導體結構相似之特徵曲線。實施例中，該些截面形狀亦可以是橢圓形、線型或其他形狀。然實際應用時，該些截面形狀亦視應用狀況作適當選擇，並不以前述形狀為限。一實施例中，如第1B圖所示，基底110例如是多晶矽基板。

如第1B圖所示，一實施例中，半導體結構100可包括汲極區113及源極區115。汲極區113及源極區115形成於基底110中，汲極區113係鄰接於汲極導電結構130，源極區115係鄰接於源極導電結構140。實施例中，汲極區113及源極區115分別可各包括一第一型摻雜區113a、115a以及一第二型摻雜區113b、115b。第一型摻雜區113a、115a例如是分別位於汲極導電結構130和源極導電結構140之下，第一型摻雜區113a、115a例如是N-/P-摻雜區，其區域範圍由間隔物180的外圍(也就是未形成間隔 物180之前、欲形成汲極導電結構130和源極導電結構140於其中的孔洞範圍)所決定。第二型摻雜區113b、115b例如是分別位於汲極導電結構130和第一型摻雜區113a之間以及源極導電結構140和第一型摻雜區115a之間，第二型摻雜區113b、115b例如是N+/P+摻雜區，其區域範圍由間隔物180內緣(也就是汲極導電結構130和源極導電結構140的範圍)所決定。

第2A圖繪示依照本發明之第二實施例之半導體結構之俯視示意圖。第2B圖繪示沿第2A圖之剖面線2B-2B’之剖面示意圖。一實施例中，如第2A圖所示，閘極導電結構150例如設置在汲極導電結構130和源極導電結構140之間。一實施例中，如第2A圖所示，半導體結構200之閘極導電結構150、源極導電結構130及汲極導電結構140的截面形狀例如是長方形。如前述第1A圖所示之實施例，半導體結構200中，通道區211之寬度及長度係均明確定義，如第2A圖所示之半導體結構200具有與以典型製程製作之半導體結構相似之特徵曲線。實施例中，該些截面形狀亦可以是橢圓形、線型或其他形狀。然實際應用時，該些截面形狀亦視應用狀況作適當選擇，並不以前述形狀為限。

實施例中，如第2A~2B圖所示，汲極導電結構130和源極導電結構140之間相隔的距離D2與通道區211之長度L2係為相同。也就是說，汲極導電結構130和源極導電結構140之間相隔的距離D2定義通道區211之長度L2。

一實施例中，如第2A~2B圖所示，半導體結構200例如是金屬氧化物半導體(metal oxide semiconductor，MOS)，閘極結構120涵蓋的區域可以作為主動區域(active region)A。換句話說，閘極結構120的範圍定義半導體結構200的主動區域A。

請參照第2B圖，一實施例中，基底210例如是矽絕緣體(silicon on insulator，SOI)基板，包括基材本體215、氧化矽層217、及矽層219。然實際應用時，基底亦視應用狀況作適當選擇，並不以前述類型為限。

第3A圖繪示依照本發明之第三實施例之半導體結構之俯視示意圖。第3B圖繪示沿第3A圖之剖面線3B-3B’之剖面示意圖。一實施例中，如第3A圖所示，半導體結構300之閘極導電結構150、汲極導電結構130及源極導電結構140的截面形狀例如是圓形。

第3C圖繪示如第3A圖所示之汲極導電結構130及源極導電結構140間之電力線示意圖。當汲極導電結構130及源極導電結構140的截面形狀是圓形時，通道區211’之長度L2’及寬度W2’定義較不清楚。如第3C圖所示，電力線EL在靠近汲極導電結構130和源極導電結構140中間部分為直線，往兩側則為曲線，且越往遠離汲極導電結構130和源極導電結構140的兩側越往外彎曲。此種情形之下，如第3C圖所示的半導體結構300具有的特徵曲線會與以典型製程製作之半導體結構的特徵曲線有所不同。某種程度來說，半導體結構300具有的特徵曲線會近似於將通道區之長度與寬度不同的多個半導體結構併聯而成所 產生的特徵曲線。因此，半導體結構300具有的特徵曲線應會比以典型製程製作之半導體結構的特徵曲線更複雜。雖然具有較複雜的特徵曲線，半導體結構300具有簡化製程及製造成本降低之優勢，經過精細的定性(characterization)處理後，半導體結構300亦可應用於適合的邏輯製程中。

第4圖繪示依照本發明之第四實施例之半導體結構之俯視示意圖。請參照第4圖，一實施例中，閘極導電結構150並非設置於汲極導電結構130和源極導電結構140之間，閘極導電結構150例如是設置於汲極導電結構130和源極導電結構140的同一側。如第4圖所示，汲極導電結構130例如設置在閘極導電結構150和源極導電結構140之間。實施例中，通道區311位於矽層219中。汲極導電結構130和源極導電結構140之間相隔的距離D3與通道區311之長度L3係為相同。也就是說，汲極導電結構130和源極導電結構140之間相隔的距離D3定義通道區311之長度L3。

第5A圖繪示依照本發明之第五實施例之半導體結構之俯視示意圖。第5B圖繪示沿第5A圖之剖面線5B-5B’之剖面示意圖。請參照第5A~5B圖，一實施例中，半導體結構400可包括絕緣結構190。絕緣結構190形成於基底110上，且環繞閘極結構120。實施例中，絕緣結構190和絕緣層170可以是在不同的製程中形成，具有不同的材質，絕緣結構190和絕緣層170亦可以是在同一個製程中形成且具有相同材質。一實施例中，半導體結構400例如 是金屬氧化物半導體，絕緣結構190環繞的區域可以作為主動區域A’。換句話說，絕緣結構190定義半導體結構400的主動區域A’。一實施例中，絕緣結構190鄰接於閘極結構120周圍的側邊例如是與閘極結構120的周圍共形(conformal)。

第6A圖繪示依照本發明之第六實施例之半導體結構之俯視示意圖。第6B圖繪示沿第6A圖之剖面線6B-6B’之剖面示意圖。請參照第6A~6B圖，一實施例中，汲極導電結構130和源極導電結構140設置在閘極結構120的兩側，鄰近於絕緣結構190設置。實施例中，如第6A~6B圖所示，間隔物180例如是形成於絕緣結構190與汲極導電結構130之間，以及絕緣結構190與源極導電結構140之間。間隔物180例如是直接接觸絕緣結構190、汲極導電結構130及源極導電結構140。實施例中，通道區511位於矽層219中。汲極導電結構130和源極導電結構140之間相隔的距離D4與通道區511之長度L4係為相同。也就是說，汲極導電結構130和源極導電結構140之間相隔的距離D4定義通道區511之長度L4。

實施例中，如第6A圖所示，半導體結構500之通道區511位於閘極結構120之下，閘極結構120的寬度與通道區511之寬度W4係為相同。也就是說，閘極結構120的寬度定義通道區511之寬度W4。

第7A~7C圖繪示依照本發明之一實施例之半導體結構中閘極結構、汲極導電結構、源極導電結構和閘極導電結構的配置之俯視示意圖。

一實施例中，如第7A圖所示，半導體結構600a之通道區位於閘極結構120之下，汲極導電結構130和源極導電結構140之間相隔的距離D5與通道區之長度L5係為相同。絕緣結構190鄰接於閘極結構120周圍的側邊且環繞閘極結構120的周圍，閘極結構120的寬度D51與通道區之寬度W5係為相同。換句話說，汲極導電結構130和源極導電結構140之間相隔的距離D5定義通道區之長度L5，絕緣結構190定義通道區之寬度W5。

一實施例中，如第7B圖所示，半導體結構600b之通道區位於閘極結構120之下，汲極導電結構130和源極導電結構140之間相隔的距離D6與通道區之長度L6係為相同。通道區之寬度W6與汲極導電結構130和源極導電結構140垂直於通道區之長度L6方向的寬度D61係為相同。換句話說，汲極導電結構130和源極導電結構140之間相隔的距離D6定義通道區之長度L6，汲極導電結構130和源極導電結構140的寬度D61定義通道區之寬度W5。

一實施例中，如第7C圖所示，半導體結構600c之通道區位於閘極結構120之下，汲極導電結構130和源極導電結構140之間相隔的距離D7與通道區之長度L7係為相同。需注意的是，為了明確表示通道區之長度L7及閘極結構120的範圍，第7C圖中之閘極結構120係以斜線標示。汲極導電結構130和源極導電結構140重疊於部分的閘極結構120的寬度D71與通道區之寬度W7係為相同。換句話說，汲極導電結構130和源極導電結構140之間相隔的距離D7定義通道區之長度L7，汲極導電結構130和 源極導電結構140重疊於部分的閘極結構120的寬度D71定義通道區之寬度W5。

第8圖繪示依照本發明之一實施例之半導體裝置之俯視示意圖。第9圖繪示依照本發明之另一實施例之半導體裝置之俯視示意圖。請參照第8圖，半導體裝置700包括兩個相鄰設置的半導體結構700a和700b，兩個半導體結構700a、700b中的兩個汲極導電結構130、兩個源極導電結構140及兩個閘極導電結構150以複數條金屬線ML電性相連。半導體結構700a和700b以絕緣結構190間隔開來，可以避免彼此之間的電性干擾。如第8圖所示，連接源極導電結構140的金屬線ML具有一電壓輸入端V_in，連接汲極導電結構130的金屬線ML具有一電壓輸出端V_out，電壓輸入端V_in和電壓輸出端V_out設置在兩個半導體結構700a、700b之間的絕緣結構190處。兩個半導體結構700a、700b中的閘極導電結構150分別連接至工作電壓輸入端V_CC及接地端GND。

如第9圖所示，半導體裝置800a和800b中，連接源極導電結構140的金屬線ML具有一電壓輸入端V_in，連接汲極導電結構130的金屬線ML具有一電壓輸出端V_out，電壓輸入端V_in和電壓輸出端V_out分別設置在兩個半導體結構800a和800b的兩側。兩個半導體結構800a、800b中的閘極導電結構150分別連接至工作電壓輸入端V_DD及接地端GND。

一實施例中，半導體結構700a/800a和半導體結構700b/800b例如分別是N型金屬氧化物半導體(n type metal oxide semiconductor，NMOS)和P型金屬氧化物半導體(p type metal oxide semiconductor，PMOS)，半導體裝置700/800例如是反相器(inverter)，可應用於靜態隨機存取記憶體(static random access memory，SRAM)。

以下係提出實施例之一種半導體結構之製造方法，然該些步驟僅為舉例說明之用，並非用以限縮本發明。具有通常知識者當可依據實際實施態樣的需要對該些步驟加以修飾或變化。

第10圖至第17B圖繪示依照本發明之一實施例之一種半導體結構之製造方法示意圖。請參照第10圖，提供基底210。實施例中，基底210例如是矽絕緣體基板，包括基材本體215、氧化矽層217、及矽層219。然實際應用時，基底亦視應用狀況作適當選擇，並不以前述類型為限。

請參照第11圖，形成閘極介電層160於基底210上，形成閘極結構120於閘極介電層160上。實施例中，例如是以一次光罩蝕刻製程形成閘極結構120。接著，形成絕緣層170於基底210上，實施例中，絕緣層170形成於閘極結構120上。實施例中，閘極介電層160及絕緣層170的材質例如是氧化矽，閘極結構120的材質例如是多晶矽，然實際應用時，上述材質視應用狀況作適當選擇，並不以前述類型為限。

接著，請參照第12A~15B圖，形成源極導電結構140和汲極導電結構130於基底210上，其中汲極導電結構130和源極導電結構140穿過閘極結構120並電性連結於基底 110上且與閘極結構120相絕緣，以及形成閘極導電結構150於閘極結構120上。

實施例中，形成源極導電結構140、汲極導電結構130和閘極導電結構150的製造方法例如包括以下步驟。如第12A~12B圖所示(第12B圖繪示沿第12A圖之剖面線12B-12B’之剖面示意圖)，形成孔洞C1、C2和C3於絕緣層170內，孔洞C1、C2和C3的高度自絕緣層170的上表面延伸至絕緣層170與閘極結構120的介面。實施例中，例如是以蝕刻方式形成孔洞C1、C2和C3。接著，如第13A~13B圖所示(第13B圖繪示沿第13A圖之剖面線13B-13B’之剖面示意圖)，設置光阻PR1於孔洞C2上，以及蝕刻孔洞C1和C3下方的閘極結構120及閘極介電層160，使得孔洞C1和C3高度延伸至閘極介電層160和基底210的介面。一實施例中，如第13B圖所示，孔洞C1和C3可延伸至矽層219中。

接著，如第14A~14B圖所示(第14B圖繪示沿第14A圖之剖面線14B-14B’之剖面示意圖)，形成間隔物180於孔洞C1、C2和C3的側壁上。實施例中，如第14A~14B圖所示，間隔物180完全覆蓋孔洞C1、C2和C3的側壁。接著，如第15A~15B圖所示(第15B圖繪示沿第15A圖之剖面線15B-15B’之剖面示意圖)，填入導電材料於孔洞C1、C2和C3中，以分別形成汲極導電結構130、閘極導電結構150和源極導電結構140於孔洞C1、C2和C3中。如此一來，汲極導電結構130和源極導電結構140穿過閘極結構120，並且以間隔物180與閘極結構120相絕緣。 實施例中，間隔物180的材質例如是氮化矽，導電材料例如是鎢金屬，然實際應用時，上述材質視應用狀況作適當選擇，並不以前述類型為限。至此，形成半導體結構1300。

一實施例中，如第15A~15B圖所示，半導體結構1300例如是金屬氧化物半導體，閘極結構120的範圍定義半導體結構1300的主動區域A。本發明之形成閘極結構120的步驟與定義主動區域A範圍的步驟在一次製程中便可完成，如此一來，不需設置絕緣隔離結構以定義主動區域之後再另外形成閘極，也不需要設置絕緣隔離結構才能形成源極接觸(source contact)、汲極接觸(drain contact)及閘極接觸(gate contact)，因此可以達到整體製程簡化的效果，並且提高整體製程的彈性。

實施例中，如第15A~15B圖所示，基底210具有通道區1311，源極導電結構140和汲極導電結構130之間相隔之距離D8與通道區1311之長度L8係為相同。實施例中，間隔物180位於源極導電結構140之側壁140a以及汲極導電結構130之側壁130a上。實施例中，間隔物180形成於閘極結構120與源極導電結構140之間以及閘極結構120與汲極導電結構130之間，間隔物180完全覆蓋源極導電結構140之側壁140a以及汲極導電結構130之側壁130a。

實施例中，如第15A~15B圖所示，汲極導電結構130、閘極導電結構150和源極導電結構140形成之後，絕緣層170位於閘極導電結構150、源極導電結構140及汲極導電結構130之間。

接著，請參照第16A~17B圖，形成絕緣結構190於基底210上，且絕緣結構190環繞閘極結構120。形成絕緣結構190的製造方法例如包括以下步驟。如第16A~16B圖所示(第16B圖繪示沿第16A圖之剖面線16B-16B’之剖面示意圖)，蝕刻閘極結構120及基底210以曝露出基底210之表面210a。實施例中，例如是設置光阻PR2於汲極導電結構130、閘極導電結構150和源極導電結構140上，接著蝕刻未被光阻PR2覆蓋的絕緣層170、閘極結構120、閘極介電層160、矽層215及氧化矽層217，而曝露出的表面210a是氧化矽層217的一部份。設置光阻PR2的區域也就是預定為主動區域的區域。接著，如第17A~17B圖所示(第17B圖繪示沿第17A圖之剖面線17B-17B’之剖面示意圖)，形成絕緣結構190於基底210之表面210a上。實施例中，絕緣結構190和絕緣層170可以具有相同材質或不同材質，絕緣結構190環繞的區域可以作為主動區域A’。至此，形成如第5A~5B圖所示之半導體結構400。

第18圖至第22B圖繪示依照本發明之另一實施例之一種半導體結構之製造方法示意圖。請同時參照第12A圖至第15B圖及第18圖至第22B圖。

請參照第18圖，形成閘極介電層160於基底110上，形成閘極結構120於閘極介電層160上。接著，形成絕緣層170於閘極結構120上，以及形成阻障層175於絕緣層170上。實施例中，基底110例如是具有離子植佈的P井區(P well)之多晶矽基板，阻障層175的材質例如是氮化 矽，然實際應用時，上述材質視應用狀況作適當選擇，並不以前述類型為限。

接著，請參照第19A~20B圖，形成絕緣結構190於基底110上，且絕緣結構190環繞閘極結構120。形成絕緣結構190的製造方法例如包括以下步驟。如第19A~19B圖所示(第19B圖繪示沿第19A圖之剖面線19B-19B’之剖面示意圖)，蝕刻閘極結構120及基底110以曝露出基底110之表面110a。實施例中，例如是設置光阻PR2於阻障層175的部分表面上，接著蝕刻未被光阻PR2覆蓋的阻障層175、絕緣層170、閘極結構120、閘極介電層160及基底110，而曝露出基底110的表面110a。設置光阻PR2的區域也就是預定為主動區域的區域。接著，如第20A~20B圖所示(第20B圖繪示沿第20A圖之剖面線20B-20B’之剖面示意圖)，形成絕緣結構190於基底110之表面110a上。之後，可以移除光阻PR2以及阻障層175，並且以例如化學機械研磨(chemical mechanical polishing，CMP)方式平坦化絕緣結構190和絕緣層170的整體表面。實施例中，絕緣結構190和絕緣層170可以具有相同材質或不同材質，絕緣結構190環繞的區域可以作為預定的主動區域。

接著，請參照第21A~22B圖，形成源極區115及汲極區113於基底110中。

實施例中，形成源極區115及汲極區113於基底110中的製造方法例如包括以下步驟。如第12A~13B圖及第21A~21B圖所示(第21B圖繪示沿第21A圖之剖面線21B-21B’之剖面示意圖)，形成孔洞C1、C2和C3於絕緣 層170內，孔洞C2的高度自絕緣層170的上表面延伸至絕緣層170與閘極結構120的介面，孔洞C1和C3高度延伸至閘極介電層160和基底110的介面。接著，分別對孔洞C1和C3下方的基底110進行離子佈植以形成第一型摻雜區113a、115a。第一型摻雜區113a、115a的區域範圍由孔洞C1和C3的範圍所決定。接著，如第22A~22B圖所示(第22B圖繪示沿第22A圖之剖面線22B-22B’之剖面示意圖)，形成間隔物180於孔洞C1、C2和C3的側壁上，以及分別對孔洞C1和C3下方的基底110進行離子佈植以形成第二型摻雜區113b、115b。第二型摻雜區113b、115b的區域範圍由間隔物180內緣所決定。實施例中，孔洞C1下方的第一型摻雜區113a和第二型摻雜區113b形成汲極區113，孔洞C3下方的第一型摻雜區115a和第二型摻雜區115b形成源極區115。實施例中，汲極區113與源極區115的寬度範圍分別不超過孔洞C1和孔洞C3的寬度。

接著，請參照第22A~22B圖，形成源極導電結構140和汲極導電結構130於基底110上，以及形成閘極導電結構150於閘極結構120上。源極區115鄰接於源極導電結構140，汲極區113鄰接於汲極導電結構130。

實施例中，形成源極導電結構140、汲極導電結構130和閘極導電結構150的製造方法例如包括以下步驟。如第14A~15B圖及第22A~22B圖所示，填入導電材料於孔洞C1、C2和C3中，以分別形成汲極導電結構130、閘極導電結構150和源極導電結構140於孔洞C1、C2和C3中。汲極導電結構130和源極導電結構140穿過閘極結構 120，並且以間隔物180與閘極結構120相絕緣。至此，形成半導體結構2000。

一實施例中，如第22A~22B圖所示，半導體結構2000例如是金屬氧化物半導體，絕緣結構190定義半導體結構2000的主動區域A’。本發明之蝕刻閘極結構120的步驟與蝕刻基底110以定義主動區域A’範圍的步驟在一次製程中便可完成，如此一來，不需先設置絕緣隔離結構以定義主動區域之後再另外形成閘極，也不需要設置絕緣隔離結構才能形成源極接觸、汲極接觸及閘極接觸，因此可以達到整體製程簡化的效果，並且提高整體製程的彈性。

此外，相較於傳統的方式中，先以離子植入方式製作汲極與源極之後，才形成內層介電層材料以及進行接觸窗製程；相對地，本發明實施例中，在形成絕緣層170(內層介電層材料)以及形成孔洞C1、C2和C3(接觸窗製程)之後才形成源極區115及汲極區113。如此一來，離子植入製程之後的製程步驟(例如是熱處理步驟)減少，使得離子植入的範圍(也就是源極區115及汲極區113的範圍)受到後續製程的影響減小，而可以較精準地控制源極區115及汲極區113的範圍，進而優化半導體結構2000的效能。

綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、200、300、400、500、600a、600b、600c、700a、700b、800a、800b、1300、2000‧‧‧半導體結構

110、210‧‧‧基底

110a、210a‧‧‧表面

111、211、211’、311、511、1311‧‧‧通道區

113‧‧‧汲極區

113a、115a‧‧‧第一型摻雜區

113b、115b‧‧‧第二型摻雜區

115‧‧‧源極區

120‧‧‧閘極結構

120a、130a、140a、150a‧‧‧側壁

130‧‧‧汲極導電結構

140‧‧‧源極導電結構

150‧‧‧閘極導電結構

160‧‧‧閘極介電層

170‧‧‧絕緣層

175‧‧‧阻障層

180‧‧‧間隔物

190‧‧‧絕緣結構

215‧‧‧基材本體

217‧‧‧氧化矽層

219‧‧‧矽層

700、800‧‧‧半導體裝置

A、A’‧‧‧主動區域

1B-1B’、2B-2B’、3B-3B’、5B-5B’、6B-6B’、12B-12B’、13B-13B’、14B-14B’、15B-15B’、16B-16B’、17B-17B’、19B-19B’、20B-20B’、21B-21B’、21B-21B’‧‧‧剖面線

C1~C3‧‧‧孔洞

D1~D8‧‧‧距離

D11、D51、D61、D71、W1~W7、W2’‧‧‧寬度

EL‧‧‧電力線

L1~L8、L2’‧‧‧長度

GND‧‧‧接地端

ML‧‧‧金屬線

PR1、PR2‧‧‧光阻

V_CC、V_DD‧‧‧工作電壓輸入端

V_in‧‧‧電壓輸入端

V_out‧‧‧電壓輸出端

第1A圖繪示依照本發明之第一實施例之半導體結構之俯視示意圖。

第1B圖繪示沿第1A圖之剖面線1B-1B’之剖面示意圖。

第2A圖繪示依照本發明之第二實施例之半導體結構之俯視示意圖。

第2B圖繪示沿第2A圖之剖面線2B-2B’之剖面示意圖。

第3A圖繪示依照本發明之第三實施例之半導體結構之俯視示意圖。

第3B圖繪示沿第3A圖之剖面線3B-3B’之剖面示意圖。

第3C圖繪示如第3A圖所示之汲極導電結構130及源極導電結構140間之電力線示意圖。

第4圖繪示依照本發明之第四實施例之半導體結構之俯視示意圖。

第5A圖繪示依照本發明之第五實施例之半導體結構之俯視示意圖。

第5B圖繪示沿第5A圖之剖面線5B-5B’之剖面示意圖。

第6A圖繪示依照本發明之第六實施例之半導體結構之俯視示意圖。

第6B圖繪示沿第6A圖之剖面線6B-6B’之剖面示意圖。

第7A~7C圖繪示依照本發明之一實施例之半導體結構中閘極結構、汲極導電結構、源極導電結構和閘極導電結構的配置之俯視示意圖。

第8圖繪示依照本發明之一實施例之半導體裝置之俯視示意圖。

第9圖繪示依照本發明之另一實施例之半導體裝置之俯視示意圖。

第10圖至第17B圖繪示依照本發明之一實施例之一種半導體結構之製造方法示意圖。

第18圖至第22B圖繪示依照本發明之另一實施例之一種半導體結構之製造方法示意圖。

130‧‧‧汲極導電結構

140‧‧‧源極導電結構

150‧‧‧閘極導電結構

210‧‧‧基底

215‧‧‧基材本體

217‧‧‧氧化矽層

219‧‧‧矽層

311‧‧‧通道區

D3‧‧‧距離

L3‧‧‧長度

Claims (10)

1. 一種半導體結構，包括：一基底，具有一通道區；一閘極介電層，形成於該通道區上；一閘極結構，形成於該閘極介電層上；一源極導電結構和一汲極導電結構，穿過該閘極結構並電性連結於該基底上，該源極導電結構和該汲極導電結構與該閘極結構相絕緣，且該源極導電結構和該汲極導電結構係分別對應於該基底中的一源極區與一汲極區；以及一閘極導電結構，形成於該閘極結構上；其中該通道區於該源極區和該汲極區的接面之間具有一長度，該源極導電結構之底部和該汲極導電結構之底部之間相隔之一距離與該通道區之該長度係為相同。
2. 如申請專利範圍第1項所述之半導體結構，更包括一間隔物(spacer)，形成於該源極導電結構之一側壁以及該汲極導電結構之一側壁上。
3. 如申請專利範圍第1項所述之半導體結構，更包括一絕緣結構，形成於該基底上，且環繞該閘極結構。
4. 如申請專利範圍第1項所述之半導體結構，更包括一絕緣結構，形成於該基底上，該絕緣結構環繞該基底且暴露出該基底之一部分表面。
5. 如申請專利範圍第1項所述之半導體結構，其中該閘極導電結構設置於該汲極導電結構和該源極導電結構之同一側。
6. 一種半導體結構的製造方法，包括： 形成一閘極介電層於一基底上；形成一閘極結構於該閘極介電層上；形成一源極導電結構和一汲極導電結構於該基底上，其中該源極導電結構和該汲極導電結構穿過該閘極結構並電性連結於該基底上且與該閘極結構相絕緣；以及形成一閘極導電結構於該閘極結構上；其中該基底具有一通道區，該源極導電結構和該汲極導電結構之間相隔之一距離與該通道區之一長度係為相同。
7. 如申請專利範圍第6項所述之半導體結構的製造方法，更包括：形成一間隔物於該源極導電結構之一側壁以及該汲極導電結構之一側壁上。
8. 如申請專利範圍第6項所述之半導體結構的製造方法，更包括：形成一絕緣層於該基底上，且該絕緣層係位於該閘極導電結構、該源極導電結構及該汲極導電結構之間。
9. 如申請專利範圍第6項所述之半導體結構的製造方法，更包括：形成一絕緣結構於該基底上，且該絕緣結構環繞該閘極結構。
10. 如申請專利範圍第6項所述之半導體結構的製造方法，更包括：形成一源極區及一汲極區於該基底中，其中該源極區係鄰接於該源極導電結構，該汲極區係鄰接於該汲極導電 結構。