TWI533339B - Chip inductor with preformed shell and method of manufacturing the same - Google Patents
Chip inductor with preformed shell and method of manufacturing the same Download PDFInfo
- Publication number
- TWI533339B TWI533339B TW100123579A TW100123579A TWI533339B TW I533339 B TWI533339 B TW I533339B TW 100123579 A TW100123579 A TW 100123579A TW 100123579 A TW100123579 A TW 100123579A TW I533339 B TWI533339 B TW I533339B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- coil
- chamber
- inductor
- surrounding wall
- Prior art date
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Description
本發明係關於一種晶片電感器及其製造方法,尤其是指一種具有預成型殼體的晶片電感器及其製造方法。
電感器是一種用絕緣導線纏繞形成一匝或多匝的線圈,以產生一定自感量的電子元件,而電感器在電子線路的應用相當的廣泛,例如可應用在為振盪、調諧、耦合、濾波、延遲、偏轉的電子線路當中。製造時,通常是將線圈纏繞在一個磁芯上形成一個閉合導體迴路,當電流流經線圈時,根據法拉第電磁感應定律,閉合導體將產生一個電動勢以反抗此變化,即電磁感應現象,比如,當電流以1安培/秒的變化速率穿過一個1亨利的電感元件,則引起1伏特的感應電動勢,而電磁感應L計算公式為
L=電感單位亨利(H);μ0=自由空間的磁導率=4π×10-7H/m;μr=芯材料的相對磁導率;N=線圈纏繞匝數;A=線圈環繞的橫斷面積單位平方米(m2);及l=線圈盤繞長度單位米(m)。
從公式中可得知,纏繞線圈的匝數及橫斷面積對於電感大小所造成的影響。為提供足夠的電感值,所用線圈往往需佔用極大空間,因此電感器常有較大體積,無論在電路板的平面或高度方向,都對電路設計造成相當負擔,使得輕薄短小的設計受阻。
較早期的這類電子元件安裝至電路板的方式,主要是藉由插腳焊接,甚至為降低電路板上元件高度,更在電路板上挖孔,供容納電感器的本體部分,無論插件、剪腳、將電感器本體放入預挖孔中,大部份都需以手工作業,不僅繁雜費時,電路板也受限於此等元件,不便應用在小型電子產品當中。為解決這些問題,目前主流的電子元件,一方面體積盡量減小,並且主要配合表面安裝技術(SMT,surface mount technology)安裝至電路板,令電路板上的布線密度提升,減少使用的面積,更使電子元件的延遲時間減少,使電路有更快的回應速度,令整體效能提升。
圖1所示,是一種常見的表面安装晶片電感器,主要包括有磁芯11、線圈12、電極13及殼體15,其中線圈12被纏繞於磁芯11上,線圈12的兩端分別導接至電極13,並以殼體15封裝成為晶片形狀,供表面安裝設置至基板14的安裝面。其製造過程中,需先將線圈12纏繞於磁芯11,再打線連接至電極13,最後進行封裝;尤其以線圈與電極間的接點位置,其結構較脆弱,一旦在封裝灌膠過程中略有推擠偏移,就可能使得接點位置接觸不良,導致產品性能劣化,成本隨之升高。另方面,由於此製程都是以一般機械作業,製造精度較差,使得產品體積無法輕易縮減,不能符合目前輕薄短小的潮流趨勢。
另一種常見的表面安裝電感器如圖2所示,其中,線圈22纏繞方式是從中心點向外以螺旋狀單層纏繞,但是一方面其金屬導線部分尺寸甚大,不符合微型化潮流;另方面在生產過程中,是將線圈22的兩個端部以焊接的方式焊於一個具有兩電極的長條料帶上,再將料帶及線圈整體封入金屬殼體26,最後切斷料帶與電極間的連結,從而形成個別電感器,最後安裝於基板25上,操作過程較繁複,且許多環節精度都不高,產品良率及精度都因而受限。
因此,如何簡化晶片電感器製作過程,讓產品良率得以提高,提升電感器生產效率,同時能讓產品精度提高,讓微型化成為可能,將是提昇產品市場競爭力的重要方向。
本發明之一目的在提供一種形成有一個供線圈設置之預成型殼體的晶片電感器,讓製程簡化,產品良率因而提昇。
本發明之另一目的在提供一種具有預成型殼體的晶片電感器,藉由容室結構的導引,讓線圈設置可被自動定位。
本發明之又一目的在提供一種結構簡易,可採鐵磁性膠體取代電感器之磁芯,且藉由符合線圈外廓的容室形狀設計,進一步減少鐵磁性膠體的消耗,降低製造成本之具有預成型殼體的晶片電感器。
本發明之再一目的在提供一種於基板上預形成一個環繞壁、以環繞壁與基板所共同形成容室容納線圈,讓晶片電感器的製造更簡易的方法。
依照本發明揭露的一種具有預成型殼體的晶片電感器,包含:一個形成有一個容室的預成型殼體;一個容納於該容室、具有兩個端部的線圈;一組分別將該兩個端部電氣導接至該殼體外之電極;及填充於該殼體容室的鐵磁性膠體。
而依照本發明揭露的一種晶片電感器的製造方法,包含下列步驟:a)在一基板上成形一組環繞壁,使得該環繞壁與該基板共同形成一個容室;b)在該容室中設置一個具有兩端部的線圈,及將該線圈兩端部以一組導線架導出至該容室外;及c)在該容室中填入鐵磁性膠體,使該線圈被封裝於該容室中。
由於本案所揭露之具有預成型殼體的晶片電感器及製造方法,是預先成形一個具有容室的殼體,供線圈設置在該容室中,並且可藉由鐵磁性膠質封閉該容室,藉此,線圈導電所生磁力線可以經由鐵磁性膠體所構成的保護層行進,一方面增強其間的磁場強度;另方面,容室形狀可以導引線圈置放,尤其整個元件可直接藉由鐵磁性膠體保護層封裝,使得元件結構簡單,製造成本降低且提昇產出效率,達成上述所有之目的。
有關本發明之前述及其他技術內容、特點與功效,在以下配合參考圖式之較佳實施例的詳細說明中,將可清楚的呈現。
本案具有預成型殼體的晶片電感器之第一較佳實施例,製造流程如圖3所示,首先於步驟301,將一片例如圖4所示之鈹銅的基片30經沖壓而成形出一個預定的形狀,且為便於說明,在此將未來會被分割為複數元件的部分,分別稱為一個基板31,且每一基板31亦可承擔一般所謂導線架的導接功能,使得各基板31在中央處分別形成有一個間隙315,而間隙315兩側則分別形成有一個導接電極,各導接電極分別連接至各個基板31間預留的連結部310,令各個基板31得以維持在基片30上,連結部310與各基板31間則分別形成有脆弱部311供未來截斷。
隨後請一併參考如圖5至圖8所示,步驟302中以一個模具40將所有基板31包覆住,其中形成有多個分別對應各基板31的中空容室401,並向中空容室401內注入塑料360,使得塑料360在射出成形後,形成對應於基板31外側邊緣的環繞壁36,並使得環繞壁36與基板31共同形成一個預成型的殼體39,且環繞壁36與基板31更共同形成一個容室390,而基板31彎折向上、且暴露於環繞壁36內側而未被埋入於塑料360的部份,則分別形成一組導線架331、341。
接下來的步驟303如圖9所示,將兩端部分裸露的外表絕緣導線所纏繞出之線圈32,逐一設置於各容室390之內,由於本例之環繞壁36,除形成有導線架331、341的部分之外,均具有上窄下寬的些許傾斜,令線圈32置放進入容室390時,可以受到一定程度的導引,即使晶片電感器逐漸微型化,線圈32在置入容室390的方向仍然容易保持正直,製造良率從而提昇;且為便於說明起見,線圈32中心的中空部分在此稱為容置孔320。
次一步驟304請一併參考如圖10所示,將一個混有鐵磁性材質的鐵磁性膠體38灌入容室390內進行封裝,容置孔320同樣會被鐵磁性膠體38所填滿,故當鐵磁性膠體38經一段時間凝固後,即可完成如圖11所示的封裝,且容置孔320內的鐵磁性膠體38亦可成為電感器晶片所需的磁芯。此時,線圈32的兩個供導接端部會暴露於圖式的頂部位置,因此,即使晶片電感器體積小,線圈益形精緻,仍可順利經由打線322,讓線圈32的兩端分別導接到導線架331、341。由於本例中的環繞壁36內部是一個圓形凹陷,因此在線圈32進入後,四周遺留的空隙極小,由此亦可節省所用的鐵磁性膠體38。
接著如步驟305,一併參考圖12及圖13所示,將基板31側邊露出的部份向下彎折,在基板31下方形成左右兩個作為焊接腳的電極33、34,並且在圖式上方設置一層保護層362,藉以保護線圈32、打線322及導線架331、341等導體不受氧化與潮氣侵蝕。最後在步驟306,則從如圖4所示的連結部310連接基板31的脆弱部311斷開,進行逐個分離作業,分離完成後即形成如圖14所示的晶片電感器。
當然,如熟悉本技術領域者所能輕易理解,上述實施例絕非本案的限制,其中的許多結構都有其他類似的解決方案可供選擇,但並未超出本案的範疇,例如環繞壁的形成方式,除以例如塑膠射出成形的方式,亦可考慮使用陶瓷共燒的方式,而在陶瓷基板成形的時候,同時形成環繞壁。
故本案第二較佳實施例如圖15所示,首先是步驟401,如圖16所示基板31’在燒結成形前、處於生胚狀態時,預先留有多個容置空間,待燒結後,便可形成具有環繞壁36’的基板31’,兩者共同預形成型一個具有容室390’的殼體39’;接下來步驟402如圖17所示,在環繞壁36’的頂部表面以濺鍍的方式形成兩處彼此分離的導線架331’、341’;再來如步驟403,於容室390’內設置與上一個實施例一樣的線圈32’,且在本例中,線圈32’是預先纏繞於鐵芯37’上,換言之,鐵芯37’是被預先設置於容置孔320’內,接著如步驟404,將線圈32’的兩個供導接端部,分別打線而導接到導線架331’、341’,令線圈32’兩端被導出至容室390’外,再如步驟405,一併參考圖18所示,於容室390’中填入鐵磁性膠體38’,使線圈32’被封裝於該容室390’中,若磁芯37’與線圈32’間如有空隙,亦可被鐵磁性膠體38’填滿,因此更有助於電感值(L)的提升。
最後如步驟406,令如圖16所示之基板31’與相鄰基板31’間的脆弱部311’處先以條狀分離,並使整條基板31’的側邊同時暴露,再如圖19所示,將成條基板31’疊置後,在側邊處以例如濺鍍的方式使導線架331’、341’延伸導接至側邊,再將整條元件逐個分離,並隨後進行例如滾鍍,使得側邊的導電金屬部分增厚,並形成一組分別導接至線圈32’兩端的電極33’、34’,即可完成如圖20所示的晶片電感器。
為增加晶片電感器的功率,本案第三較佳實施例,如圖21及22所示,在本例中基板31”具有雙層絕緣表面,且基板31”在燒結成形前,處於生胚狀態時,於基板31”中央處先預埋有一個貫通基板31”上、下表面的金屬導體322”,因此,燒結完成的基板31”中有一個預埋的金屬導體322”。
如圖23所示,於基板31”上、下兩雙層絕緣表面濺鍍一層導線架331”、341”,而且導線架331”是濺鍍於金屬導體322”的兩端部位置,接下來再將基板31”的絕緣表面,壓印一層供形成環繞壁的光阻膜364”,並將光罩40”覆蓋在光阻膜364”上,進行曝光作業,而光罩更可以是選擇圓形之形狀,因此,在進行曝光及顯影作業後,即可形成如圖24及25所示,形成一個具有圓形內壁面的環繞壁36”,一併參考圖26所示,圓形內壁面之形狀結構不僅有助於呈螺旋狀的線圈32”設置在容室390”,而且線圈32”外圍可以完全契合至容室390”的形狀,使得線圈32”外圍與環繞壁36”之間不會產生多餘的空間,因此在灌入鐵磁性膠體38”時,不會產生浪費。
接下來如圖27所示,線圈32”位於中心的端部經由導線架331”相互導接,而線圈32”之位於最外層的端部則是導接至導線架341”,並且可透過濺鍍的方式令導線架341”分別形成於電感晶片兩側邊,並再將導線架341”分別導接至接腳,以形成兩個電極34”,隨後進行同樣的封裝作業,形成一個包覆的殼體39”,最後將整條元件逐個分離,以形成本例之電感晶片的兩個電極34”。
由於本發明所揭露的晶片電感器,是將基板與環繞壁預先形成,不僅使得殼體的製作程序可以被簡化,也使得線圈更方便設置,良率與產出效率從而提昇。而且,本案之晶片電感器所使用的磁芯不止可使用一般的磁芯,亦可以鐵磁性膠體所取代,藉以有效簡化製程,使得製作上更方便,尤其在進行大規模的生產作業時,更可達到提升生產作業效率的目的。
惟以上所述者,僅本發明之較佳實施例而已,當不能以此限定本發明實施之範圍,即大凡依本發明申請專利範圍及發明說明內容所作簡單的等效變化與修飾,皆仍屬本發明專利涵蓋之範圍內。
11、37’...磁芯
12、22、32、32’、32”...線圈
13...電極
15、39、39’、39”...殼體
26...金屬殼體
14、25、31、31’、31”...基板
30...基片
315...間隙
310...連結部
311、311’...脆弱部
320、320’...容置孔
322”...金屬導體
331、341、331’、341’、331”、341”...導線架
33、34、33’、34’、34”...電極
322...打線
36、36’、36”...環繞壁
360...塑料
364”...光阻膜
362...保護層
38、38’、38”...鐵磁性膠體
390、390’、390”...容室
40...模具
401...中空容室
40”...光罩
圖1是習知表面安装晶片電感器;
圖2是習知具有螺旋狀單層纏繞線圈的表面安装晶片電感器;
圖3是本案具有預成型殼體的晶片電感器之第一較佳實施例之製作流程圖;
圖4是本案具有預成型殼體的晶片電感器之第一較佳實施例之基片切割而形成複數個基板部份位置仍保持連結的俯視圖;
圖5是圖4之基板受一個模具包覆並於模具內注入塑料的俯視圖;
圖6是圖5之基板中央位置、於連接處彎折使其立於基板上的側視圖;
圖7是圖6之基板上形成有一個環繞壁的俯視圖;
圖8是圖6之基板上形成有一個環繞壁的側視圖;
圖9是圖7之基板上於環繞壁內設置一個線圈的俯視圖;
圖10是圖9之環繞壁內注入一個鐵磁性膠體的俯視圖;
圖11是圖9之環繞壁內注入一個鐵磁性膠體的側視圖;
圖12是圖11之基板側邊露出的部份向下彎折,形成導接用之電極的側視圖;
圖13是圖12之基板上方設置一層保護層的側視圖;
圖14是圖13將基板與基板間之脆弱部斷開,完成本例之晶片電感器的側視圖;
圖15是本案具有預成型殼體的晶片電感器之第二較佳實施例之製作流程圖;
圖16是本案具有預成型殼體的晶片電感器之第二較佳實施例之陶瓷基板預留形成有環繞壁的側視圖;
圖17是圖16之環繞壁供一個纏繞在磁芯外的線圈設置的側視圖;
圖18是圖16之環繞壁供一個纏繞在磁芯外的線圈設置的俯視圖;
圖19是圖18之環繞壁灌入鐵磁性膠體、並以整條堆疊的側視圖;
圖20是圖19之整條元件逐個分離,完成本例之晶片電感器的側視圖;
圖21是本案具有預成型殼體的晶片電感器之第三較佳實施例之陶瓷基板預埋有數個金屬導體的俯視圖;
圖22是圖21之基板埋有金屬導體的側視圖;
圖23是圖22之基板上、下面設置有光阻膜及光罩的側視圖;
圖24是圖23之光阻膜受光罩遮蔽影響,進行曝光及顯影後形成環繞壁的側視圖;
圖25是圖24之基板形成有環繞壁的俯視圖;
圖26是圖24之環繞壁內設置一個線圈、以及於環繞壁內注入鐵磁性膠體的側視圖;及
圖27是圖25之上、下環繞壁內分別設置一個線圈,並再將導線架分別導接至接腳,隨後進行同樣的封裝作業以及將整條元件逐個分離,形成本例之電感晶片的側視圖。
指定代表圖之元件無編號
Claims (8)
- 一種具有預成型殼體的晶片電感器,包含:一個形成有一個容室的預成型殼體;一個容納於該容室、具有兩個端部的線圈;一組分別將該兩個端部電氣導接至該殼體外之電極;及填充於該殼體容室的鐵磁性膠體。
- 如申請專利範圍第1項的晶片電感器,其中該預成型殼體更包括:一片基板;及形成於至少該基板一側表面上,與該基板共同界定出該容室的環繞壁。
- 如申請專利範圍第2項的晶片電感器,其中該環繞壁具有一個圓形內壁面。
- 如申請專利範圍第1、2或3項的晶片電感器,其中該基板是陶瓷基板。
- 如申請專利範圍第1、2或3項的晶片電感器,更包含一根設置於該線圈中的鐵芯。
- 一種晶片電感器的製造方法,包含下列步驟:a)在一基板上成形一組環繞壁,使得該環繞壁與該基板共同形成一個容室;b)在該容室中設置一個具有兩端部的線圈,及將該線圈兩端部以一組導線架導出至該容室外;及c)在該容室中填入鐵磁性膠體,使該線圈被封裝於該容室中。
- 如申請專利範圍第6項的製造方法,更包含在該環繞壁成形於該基板前,將該導線架先設置於該基板上的步驟d)。
- 一種晶片電感器的批次製造方法,包含下列步驟:e)成形一片包括複數基板之基片,且前述每一基板上成形有一組環繞壁,使得前述環繞壁與前述對應基板共同形成複數容室;f)在上述容室中分別設置複數個具有兩端部的線圈,及將前述線圈兩端部分別以一組導線架導出至前述對應容室外;g)在上述容室中分別填入鐵磁性膠體,使上述線圈分別被封裝於上述容室中;及h)分離上述基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100123579A TWI533339B (zh) | 2011-07-04 | 2011-07-04 | Chip inductor with preformed shell and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100123579A TWI533339B (zh) | 2011-07-04 | 2011-07-04 | Chip inductor with preformed shell and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201303921A TW201303921A (zh) | 2013-01-16 |
TWI533339B true TWI533339B (zh) | 2016-05-11 |
Family
ID=48138161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100123579A TWI533339B (zh) | 2011-07-04 | 2011-07-04 | Chip inductor with preformed shell and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI533339B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI677886B (zh) * | 2018-06-11 | 2019-11-21 | 美桀科技股份有限公司 | 電感元件之製法 |
TWI691164B (zh) * | 2019-07-05 | 2020-04-11 | 誠勤科技有限公司 | 包含密封結構之濾波器製造方法 |
-
2011
- 2011-07-04 TW TW100123579A patent/TWI533339B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW201303921A (zh) | 2013-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104078192B (zh) | 电子部件及其制造方法 | |
EP0939412B1 (en) | Coil components and composite coils therefor | |
KR100954464B1 (ko) | 리드프레임 인덕터 | |
US8325003B2 (en) | Common mode filter and method of manufacturing the same | |
CN104051125B (zh) | 电子部件及其制造方法 | |
US20140049353A1 (en) | Inductor and method of manufacturing inductor | |
JP7448754B2 (ja) | 半導体デバイスにおけるプレモールドリードフレーム | |
WO2014187057A1 (zh) | 电路板及具有该电路板的电源转换装置 | |
US11948721B2 (en) | Packaged isolation barrier with integrated magnetics | |
TWI734091B (zh) | 可支撐式封裝裝置和封裝組件 | |
JP6716867B2 (ja) | コイル部品およびその製造方法 | |
KR20140082355A (ko) | 인덕터 및 그 제조방법 | |
CN107112121A (zh) | 嵌入式线圈组件及其制造方法 | |
CN108735716A (zh) | 封装结构 | |
KR102541387B1 (ko) | 인덕터들을 갖는 유리 웨이퍼를 이용한 진보된-노드 soc(system-on-chip)를 갖는 인덕터들의 통합 및 웨이퍼간 결합 | |
TWI533339B (zh) | Chip inductor with preformed shell and method of manufacturing the same | |
US11202371B2 (en) | Multilayer substrate | |
CN102867614A (zh) | 具有预成型壳体的晶片电感器及其制造方法 | |
US20220028593A1 (en) | Integrated magnetic assembly | |
TWI540601B (zh) | Low configuration high power inductors | |
CN102867615A (zh) | 低构形高功率电感器 | |
US9053853B1 (en) | Method of forming a magnetics package | |
CN103632812B (zh) | 一种大电流高频平面电感及其制作方法 | |
JP2008130942A (ja) | 巻線型電子部品の製造方法 | |
TWI802460B (zh) | 電感器及電感器製作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |