TWI532863B - A copper-titanium alloy sputtering target, a semiconductor wiring formed using the sputtering target, and a semiconductor element and device provided with the semiconductor wiring - Google Patents

A copper-titanium alloy sputtering target, a semiconductor wiring formed using the sputtering target, and a semiconductor element and device provided with the semiconductor wiring Download PDF

Info

Publication number
TWI532863B
TWI532863B TW101105601A TW101105601A TWI532863B TW I532863 B TWI532863 B TW I532863B TW 101105601 A TW101105601 A TW 101105601A TW 101105601 A TW101105601 A TW 101105601A TW I532863 B TWI532863 B TW I532863B
Authority
TW
Taiwan
Prior art keywords
copper
target
film
sputtering target
wiring
Prior art date
Application number
TW101105601A
Other languages
English (en)
Other versions
TW201241216A (en
Inventor
Tomio Otsuki
Atsushi Fukushima
Original Assignee
Jx Nippon Mining & Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jx Nippon Mining & Metals Corp filed Critical Jx Nippon Mining & Metals Corp
Publication of TW201241216A publication Critical patent/TW201241216A/zh
Application granted granted Critical
Publication of TWI532863B publication Critical patent/TWI532863B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C1/00—Making non-ferrous alloys
    • C22C1/02—Making non-ferrous alloys by melting
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22F—CHANGING THE PHYSICAL STRUCTURE OF NON-FERROUS METALS AND NON-FERROUS ALLOYS
    • C22F1/00—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working
    • C22F1/08—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working of copper or alloys based thereon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53261—Refractory-metal alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

銅鈦合金製濺鍍靶、使用該濺鍍靶形成之半導體配線以及具備該半導體配線之半導體元件及裝置
本發明係關於一種可有效防止因活性Cu擴散所造成之配線周圍污染的半導體用銅合金配線用濺鍍靶，尤其是關於一種適合用於形成具備有自我擴散抑制功能之半導體配線的銅鈦(Cu-Ti)合金製濺鍍靶及可均勻進行濺鍍並可藉此得到均勻膜特性之銅鈦合金製濺鍍靶、使用該濺鍍靶形成之半導體配線以及具備有該半導體配線之半導體元件及裝置。
以往，半導體元件之配線材料皆是使用Al合金(比電阻3.0μ Ω．cm左右)，但是隨著配線的微細化，電阻更低的銅配線(比電阻1.7μ Ω．cm左右)逐漸實用化。現在銅配線之形成製程，一般係在接觸孔或配線槽之凹部，形成Ta、TaN等擴散阻障層後，再對銅或銅合金進行濺鍍成膜。
通常係以純度4N(不含氣體成分)左右之電解銅作為粗金屬，藉由濕式或乾式之高純度化製程，製造5N~6N純度之高純度銅，然後將其作為濺鍍靶來使用。
雖然銅或銅合金非常適合作為半導體用配線材料，但由於銅本身為非常具有活性之金屬，容易擴散，而會發生通過半導體Si基板或其上之絕緣膜而污染Si基板或其周圍的問題。因此，先前技術中，形成Ta或TaN等之擴散阻障層為無法避免的製程。然而，由於具有步驟數增加的問題， 故未必可說是好的方法。因此，曾提出將銅合金成膜，藉熱處理形成自我形成擴散阻障層來代替此擴散阻障層，但事實上並無簡單且有效的方法。
另一方面，至目前為止曾提出以濺鍍形成銅中添加有鈦之銅合金薄膜作為銅配線材。
舉例如下。下述專利文獻1提出一種含有0.5~10原子%之Ti的Cu合金薄膜、及以濺鍍法形成該Cu合金薄膜之半導體配線的製造方法。
專利文獻2提出一種於含有2.5~12.5體積%之N2的惰性氣體環境下形成含有0.5~3原子%之Ti與0.4~2.0原子%之N的Cu合金膜的方法。
專利文獻3提出一種含有Ti之Cu配線及Ti在15原子%以下(較佳在13原子%以下，更佳在10原子%)之半導體配線。
並且，非專利文獻1提出一種使用Cu-Ti合金之自我形成阻障膜。
為了形成具備有自我擴散抑制功能之半導體配線，使用此種含Ti之Cu合金作為配線材料是有效的。又，以濺鍍形成該Cu合金配線，在薄膜的厚度控制上亦是容易的，由於可提高生產效率，因此可說是具有高利用價值。以上之公知技術，係對作為半導體配線之功能進行調查研究而得者。
然而，含有某程度之Ti的Cu合金濺鍍靶，相較於銅製的濺鍍靶，一直有膜特性之均一性差的問題。
在沒有強烈意識到此問題的階段，並不會特別造成問題，但是在銅配線已微細化的今日，由於膜特性會直接對半導體配線造成影響，因此會當作是大問題而注意到。
因此，在調查膜特性之不均一問題的同時，有必要謀求濺鍍靶之改質，查明靶本身具備何種特性可解決此問題。
專利文獻1：日本特開2008-21807號公報
專利文獻2：日本特開2007-258256號公報
專利文獻3：國際公開2010/007951號公報
非專利文獻1：大森和幸及其他9名著，「使用有藉Ti合金達成之自我形成阻障的雙金屬鑲嵌Cu配線特性」，電子資訊通訊學會編，信學技報，第37~40頁。
本發明之課題在於，使半導體用銅合金配線本身具有自我擴散抑制功能，可有效地防止因活性Cu擴散所造成之配線周圍污染，並查明膜特性不均一的問題，謀求濺鍍靶的改質，靶本身具備何種特性可解決此問題。又提供一種可提升抗電遷移(EM)性、耐蝕性等之半導體配線用銅鈦合金製濺鍍靶。
為了解決上述課題，本發明人等經進行潛心研究後，結果得到下述見解：藉由謀求濺鍍靶組織(組成)之均一性，亦即嚴格地控制靶之面內方向硬度的變動(標準偏差)與電阻的變動(標準偏差)，可謀求濺鍍膜特性的均一化。
又，同時提供一種可有效防止因活性Cu擴散所造成之配線周圍污染的銅鈦合金製濺鍍靶、使用該濺鍍靶形成之 半導體配線以及具備該半導體配線之半導體元件及裝置。
基於上述見解，本發明提供：
1)一種銅鈦合金製濺鍍靶，係Ti在3at%以上未達15at%且剩餘部分由Cu及不可避免之雜質構成的銅鈦合金濺鍍靶，其特徵在於：靶之面內方向的硬度變動(標準偏差)在5.0以內，電阻變動(標準偏差)在1.0以內。
又，本發明提供：
2)如上述1)之銅鈦合金製濺鍍靶，其平均結晶粒徑為5~50μm。
又，本發明提供：
3)一種銅鈦合金製半導體配線，其係使用上述1)或2)之銅鈦合金製濺鍍靶而形成。
4)一種半導體元件及裝置，其具備有上述3)之銅鈦合金製半導體配線。
本發明之半導體用銅合金配線及用以形成該配線之濺鍍靶，係使半導體用銅合金配線本身具有自我擴散抑制功能，而具有可有效防止因活性Cu擴散所造成之配線周圍污染、可謀求濺鍍膜特性均一化的優異效果。並且，亦具有可提升抗電遷移(EM)性、耐蝕性等的效果。
銅(純銅)會有到達絕緣層或半導體Si基板而容易變成污染源的問題。此係以往一直被詬病的問題，而作為其解決辦法提出有在絕緣膜與銅配線膜之間形成阻障膜。
此阻障膜具代表性者係Zr、Ti、V、Ta、Nb、Cr等之 金屬或氮化物或硼化物。然而，此等由於薄膜中之結晶粒徑大，因此作為Cu的阻障膜並不適當。
而且，此製程本來就有必須於其他被覆製程來實施的問題，且其本身並不具有抑制Cu本身之擴散的效果。因此，在形成阻障膜以外的地方當然亦會發生污染。故上述建議，具有阻障效果有所限制、成本高之缺點。
本發明如上述，藉由使Cu含有Ti製成Cu-Ti合金，而可抑制Cu本身之擴散，其無論在Cu-Ti合金膜之任何狀況(方面)下，均可持續發揮其效果。若Cu-Ti合金膜中的Ti擴散到達Si半導體的界面，則會形成Ti、Si之氧化物(TiSixOy之不定比氧化物)。因氧化物集中於界面，而會提升配線中心部之導電性，因此可認為是好的反應。
此層位於Si半導體與銅合金導電(配線)層的界面，形成大約超過0，至2nm左右之層。此層一經形成時，則可防止Ti往Si半導體層中之擴散。亦即成為阻障層。此可理解為係藉由形成銅合金之配線，而產生自我擴散抑制功能，因此極為簡單且有效。
以往，雖然使用Ta之阻障層，但是在此種情形，必須以其他的濺鍍步驟來形成，且為了充分確保作為阻障膜之功能，而必須形成均勻之膜，因此Ta膜即使最低亦必須具有15nm左右的膜厚。若與此種先前之Ta阻障層相較，本發明之優勢性清楚可知。
然而，對於用以製造半導體用銅合金配線之濺鍍靶而言，特別會有問題的是濺鍍膜特性的不均一性。已知原因 在於濺鍍靶之組織(組成)不均一，亦即靶之面內方向的硬度變動(標準偏差)與電阻變動(標準偏差)。
因此，作為解決其之手段，Ti在3at%以上未達15at%且剩餘部分由Cu及不可避免之雜質構成的本發明之銅鈦合金製濺鍍靶，係使靶之面內方向的硬度變動(標準偏差)在5.0以內，電阻變動(標準偏差)在1.0以內。藉此，以消除靶的不均一性，可大大減少濺鍍後膜特性的不均一性。另，本發明之銅鈦合金製濺鍍靶，靶面內方向之硬度及電阻之值由於會依成分組成、組織形態而變化，因此並不適合以絕對值來進行評價，而適合以其變動來進行評價。
並且，若使該靶之平均結晶粒徑為5~50μm，則濺鍍時之電漿穩定性優異，同時具有優異之濺鍍效率。
使用以上之銅鈦合金製濺鍍靶形成的銅鈦合金製半導體配線，可得到膜特性(尤其是膜電阻)均一的結果。因此，可得到具備銅鈦合金製半導體配線之優質半導體元件及裝置。
銅配線之形成製程，一般係在接觸孔(貫通孔)或配線槽之凹部形成Ta、TaN等擴散阻障層後，再濺鍍成膜銅或銅合金。本發明無須限制於此等。即，半導體用銅合金配線，亦可在該配線之上面、側面及底面，亦即周面，形成銅合金中之Ti優先氧化(選擇氧化)的Ti氧化膜。此本身可作為阻障層。
此Ti氧化膜層，例如可在使用靶進行濺鍍形成銅合金配線後，於含有氧之環境氣氛中進行熱處理，藉此在該配 線之表面，使銅合金中的Ti優先氧化，形成Ti氧化膜。此熱處理較佳在200~525℃的範圍進行。此種阻障層之形成，無須附加之薄膜形成製程，具有可以極為簡單之步驟製得的優異特徴。
本發明之半導體用銅合金配線的形成法，濺鍍法最有效率，可穩定進行成膜。因此，使用具有上述組成之靶，來作為為此所使用之用以形成具備有自我擴散抑制功能之半導體用銅合金配線的濺鍍靶。
此種靶之成分組成，由於會直接反應在濺鍍膜，因此需作充分的管理。又，所添加之量係根據與上述配線膜所作之說明相同的理由。
於製造銅鈦合金之情形，鈦(Ti)為低濃度時容易溶解於銅(Cu)，但Ti為高濃度(5%以上)時，由於Cu的熔點為1085℃，與Ti的熔點1670℃大不相同，因此當製作金屬之合金時，若進行配合高熔點金屬之熔點的真空熔解，則將會使得低熔點金屬蒸發掉，而有無法得到想要之組成的問題。
在製造本發明之Ti在3at%以上未達15at%且剩餘部分由Cu及不可避免之雜質構成的銅鈦合金製濺鍍靶時，係在經預先抽真空的石墨製容器(坩堝)中將Cu熔解，接著使該容器處於Ar氣環境後，一邊將Ti添加於熔銅，一邊藉由自然對流來攪拌該熔融液，使Ti溶解於Cu。
然後，將該熔融液倒在Cu製模具使其凝固，而得到銅鈦合金鑄錠。圖1顯示將Ti添加於石墨製容器(坩堝)中 的樣子。
以此方式，藉由將Ti添加於溫度維持在較熔點稍微高一點的Cu熔融液，而可於熔融液中使Ti之表面一點一點地與Cu反應、合金化。
圖2顯示Cu-Ti二元系合金的狀態圖。如該圖2所示，因合金化使得Ti的熔點下降，故已合金化之表面會逐漸溶解於Cu的熔融液中，最後Ti會全部溶解於Cu中。由於是以稍高於Cu熔點之溫度溶解，因此可在不會使Cu蒸發等下，製作想要之組成的合金。
在熔解Cu時，通常是藉由真空感應熔解來進行。熔解條件可根據要熔解之材料量與熔解設備任意變更。然後在導入Ar氣環境氣氛後，添加Ti。
攪拌藉由自然對流即可。自添加Ti起保持15分鐘左右後，倒出熔融液至模具並使其凝固。使熔融液倒出溫度為1100~1250℃。
在熔解Cu時，較佳在自Cu熔點起+200℃以下的溫度範圍進行熔解。且，將Ti添加於同樣地保持在自Cu熔點起+200℃以下之溫度範圍的熔銅即可。藉此，可使Ti一邊與Cu合金化，一邊慢慢地溶解，到最後全部溶解。
可對以此方式製得之銅鈦合金進行熱鍛造(例如700~950℃之鍛造)、壓延(例如700~950℃之熱壓延)及熱處理(例如700~950℃之1~3小時的熱處理)，製造Ti在3at%以上未達15at%且剩餘部分由Cu及不可避免之雜質構成的銅鈦合金製濺鍍靶。
此步驟示於圖3。係在熱處理後，進行機械加工步驟、接合於支持板之步驟、以及精加工之一般處理後而製成靶。
於上述加工步驟中，鍛造係進行700~950℃之熱鍛造。藉此，可得到結晶粒徑為5~50μm之均一組織之靶。
因此可使靶之面內方向的硬度變動(標準偏差)在5.0以內，電阻變動(標準偏差)在1.0以內。
實施例
接著，根據實施例來說明本發明。以下所示之實施例，係為了使理解容易者，而並非以此等之實施例來限制本發明。亦即，基於本發明之技術思想的變形及其他實施例，當然被本發明所包含。
(實施例1)
為了製造Ti：3.0at%、剩餘部分為Cu之濺鍍靶，而使用純度6N之Cu與純度5N之Ti作為原料。
在熔解銅時，係藉由真空感應熔解進行。銅使用32187g，並使真空度為0.05Pa。將Cu熔解後，將熔融液維持在1100~1250℃，導入Ar氣，添加Ti。攪拌係藉由自然對流進行。從添加Ti起至倒出熔融液的時間為12分鐘。使用銅製模具，並使熔融液倒出溫度為1100~1250℃，使其凝固。
以700~950℃對凝固後之鑄錠進行鍛造，使100mmt成為70mmt。進一步以700~950℃對其進行熱壓延，使70mmt成為12mmt。接著對其進行700~950℃×1hr的熱處理。
並且，對其進行機械加工、與支持板之接合、以及精加工，而得到7mmt、ψ 300mm之由Cu-3.0at%Ti之鈦銅構成的圓盤狀靶與支持板的組裝體。
此由Cu-3.0at%Ti之鈦銅構成的靶的物性值示於表1。另，硬度及電阻之靶面內的測定部位示於圖5。
Cu-3.0at%Ti之鈦銅靶的硬度為201.0Hv(3點之平均值)，硬度之面內變動(標準偏差)為3.99。又，靶電阻為10.8μ Ω(3點之平均)，電阻之面內變動(標準偏差)為0.32。
並且，使用此濺鍍靶，以輸入電功率38kW、濺鍍時間6.5秒進行濺鍍，然後測量膜特性的變動。
膜特性(膜電阻)之變動的標準偏差為3.42。皆在本發明之特性的範圍內，呈良好的結果。另，膜電阻的變動係使用KLA-Tencor公司製造之OmniMap(RS-100)，由測量(四端子法)晶圓上49個地方之電阻值所得之數值其標準偏差而測得之結果。以下，膜電阻的變動使用同樣的方法測量。又，此Cu-3.0at%Ti之靶的顯微鏡組織照片示於圖4(圖4之左側)。平均結晶粒徑為47.5μm。
(實施例2)
為了製造Ti：5.0at%、剩餘部分為Cu之濺鍍靶，而使用純度6N之Cu與純度5N之Ti作為原料。
在熔解銅時，係藉由真空感應熔解進行。銅使用32187g，並使真空度為0.05Pa。將Cu熔解後，將熔融液維持在1100~1250℃，導入Ar氣，添加Ti。攪拌係藉由自然對流進行。從添加Ti起至倒出熔融液的時間為12分鐘。使用銅製模具，並使熔融液倒出溫度為1100~1250℃，使其凝固。
以700~950℃對凝固後之鑄錠進行鍛造，使100mmt成為70mmt。進一步以700~950℃對其進行熱壓延，使70mmt成為12mmt。接著對其進行700~950℃×1hr的熱處理。並且，對其進行機械加工、與支持板之接合、以及精加工，而得到20mmt、ψ 300mm之由Cu-5.0at%Ti之鈦銅構成的圓盤狀靶與支持板的組裝體。
此由Cu-5.0at%Ti之鈦銅構成的靶的物性值同樣地示於表1。另，硬度及電阻之靶面內的測定部位同樣地示於圖5。
Cu-5.0at%Ti之鈦銅靶的硬度為233.0Hv(3點之平均值)，硬度之面內變動(標準偏差)為4.38。又，靶電阻為13.6μ Ω(3點之平均)，電阻之面內變動(標準偏差)為0.26。
並且，與實施例1同樣地進行濺鍍，然後測量膜特性的變動。膜特性(膜電阻)之變動的標準偏差為3.29。皆 在本發明之特性的範圍內，呈良好的結果。
此結果相較於實施例1之Cu-3.0at%Ti的鈦銅，本實施例2之由Cu-5.0at%Ti之鈦銅構成的鑄錠及靶的物性值即硬度與電阻值皆増加。此係由於Ti量增加之故。
又，此Cu-5.0at%Ti之靶的顯微鏡組織照片示於圖4(圖4之右側)。平均結晶粒徑為12.1μm。
(實施例3)
為了製造Ti：7.0at%、剩餘部分為Cu之濺鍍靶，而使用純度6N之Cu與純度5N之Ti作為原料。
在熔解銅時，係藉由真空感應熔解進行。銅使用32187g，並使真空度為0.05Pa。將Cu熔解後，將熔融液維持在1100~1250℃，導入Ar氣，添加Ti。攪拌係藉由自然對流進行。從添加Ti起至倒出熔融液的時間為12分鐘。使用銅製模具，並使熔融液倒出溫度為1100~1250℃，使其凝固。
以700~950℃對凝固後之鑄錠進行鍛造，使100mmt成為70mmt。進一步以700~950℃對其進行熱壓延，使70mmt成為12mmt。接著對其進行700~950℃×1hr的熱處理。並且，對其進行機械加工、與支持板之接合、以及精加工，而得到20mmt、ψ 300mm之由Cu-7.0at%Ti之鈦銅構成的圓盤狀靶與支持板的組裝體。
此由Cu-7.0at%Ti之鈦銅構成的靶的物性值同樣地示於表1。另，硬度及電阻之靶面內的測定部位同樣地示於圖5。
Cu-7.0at%Ti之鈦銅靶的硬度為239.0Hv(3點之平均值)，硬度之面內變動(標準偏差)為4.49。又，靶電阻為16.3μ Ω(3點之平均)，電阻之面內變動(標準偏差)為0.45。
並且，與實施例1同樣地進行濺鍍，然後測量膜特性的變動。膜特性(膜電阻)之變動的標準偏差為4.03。皆在本發明之特性的範圍內，呈良好的結果。
此結果相較於實施例1之Cu-3.0at%Ti的鈦銅，本實施例3之由Cu-7.0at%Ti之鈦銅構成的鑄錠及靶的物性值即硬度與電阻值皆増加。此係由於Ti量增加之故。
又，得到結晶粒徑呈均一之組織的靶，此靶之平均結晶粒徑為10.8μm。
(實施例4)
為了製造Ti：10.0at%、剩餘部分為Cu之濺鍍靶，而使用純度6N之Cu與純度5N之Ti作為原料。
在熔解銅時，係藉由真空感應熔解進行。銅使用32187g，並使真空度為0.05Pa。將Cu熔解後，將熔融液維持在1100~1250℃，導入Ar氣，添加Ti。攪拌係藉由自然對流進行。從添加Ti起至倒出熔融液的時間為12分鐘。使用銅製模具，並使熔融液倒出溫度為1100~1250℃，使其凝固。
以700~950℃對凝固後之鑄錠進行鍛造，使100mmt成為70mmt。進一步以700~950℃對其進行熱壓延，使70mmt成為12mmt。接著對其進行700~950℃×1hr的熱處 理。並且，對其進行機械加工、與支持板之接合、以及精加工，而得到20mmt、ψ 300mm之由Cu-10.0at%Ti之鈦銅構成的圓盤狀靶與支持板的組裝體。
此由Cu-10.0at%Ti之鈦銅構成的靶的物性值同樣地示於表1。另，硬度及電阻之靶面內的測定部位同樣地示於圖5。
Cu-10.0at%Ti之鈦銅靶的硬度為243.0Hv(3點之平均值)，硬度之面內變動(標準偏差)為4.63。又，靶電阻為17.6μ Ω(3點之平均)，電阻之面內變動(標準偏差)為0.67。
並且，與實施例1同樣地進行濺鍍，然後測量膜特性的變動。膜特性(膜電阻)之變動的標準偏差為4.35。皆在本發明之特性的範圍內，呈良好的結果。
此結果相較於實施例1之Cu-3.0at%Ti的鈦銅，由Cu-10.0at%Ti之鈦銅構成的鑄錠及靶的物性值即硬度與電阻值皆増加。此係由於Ti量增加之故。
又，得到結晶粒徑呈均一之組織的靶，此靶之平均結晶粒徑為10.3μm。
(比較例1)
在熔解銅時，係藉由真空感應熔解進行。銅使用32187g，並使真空度為0.05Pa。將Cu熔解後，將熔融液維持在1100~1200℃，導入Ar氣形成Ar環境氣氛後，添加Ti。攪拌係藉由自然對流進行。於添加Ti後保持約10分鐘，然後將熔融液倒入模具並使其凝固。
以850~1000℃對凝固後之鑄錠進行熱壓延，使100mmt成為12mmt。接著對其進行950~1000℃×1~2hr的熱處理。並且，對其進行機械加工、與支持板之接合、以及精加工，而得到7mmt、ψ 300mm之由Ti 2.5at%-Cu之鈦銅構成的圓盤狀靶與支持板的組裝體。
此由Cu-2.5at%Ti之鈦銅構成的靶的物性值示於表1。另，硬度及電阻之靶面內的測定部位同樣地示於圖5。
Cu-2.5at%Ti之鈦銅靶的硬度為196.0Hv(3點之平均值)，硬度之面內變動(標準偏差)為5.24。又，靶電阻為9.2μ Ω(3點之平均)，電阻之面內變動(標準偏差)為2.00。
並且，與實施例1同樣地進行濺鍍，然後測量膜特性的變動。膜特性(膜電阻)之變動的標準偏差為5.21。皆在本發明之特性的範圍外，為不良。
(比較例2)
為了製造Ti：3.2at%、剩餘部分為Cu之濺鍍靶，而使用純度6N之Cu與純度5N之Ti作為原料。
在熔解銅時，係藉由真空感應熔解進行。銅使用32187g，並使真空度為0.05Pa。將Cu熔解後，將熔融液維持在1100~1200℃，導入Ar氣形成Ar環境氣氛後，添加Ti。攪拌係藉由自然對流進行。於添加Ti後保持約10分鐘，然後將熔融液倒入模具並使其凝固。
以850~1000℃對凝固後之鑄錠進行熱壓延，使100mmt成為12mmt。接著對其進行950~1000℃×1~2hr 的熱處理。並且，對其進行機械加工、與支持板之接合、以及精加工，而得到7mmt、ψ 300mm之由Cu-3.2at%Ti之鈦銅構成的圓盤狀靶與支持板的組裝體。
此由Cu-3.2at%Ti之鈦銅構成的靶的物性值示於表1。另，硬度及電阻之靶面內的測定部位同樣地示於圖5。
Cu-3.2at%Ti之鈦銅靶的硬度為210.0Hv(3點之平均值)，硬度之面內變動(標準偏差)為5.42。又，靶電阻為11.8μ Ω(3點之平均)，電阻之面內變動(標準偏差)為1.82。
並且，與實施例1同樣地進行濺鍍，然後測量膜特性的變動。膜特性(膜電阻)之變動的標準偏差為5.54。皆在本發明之特性的範圍外，為不良。
(比較例3)
為了製造Ti：6.8at%、剩餘部分為Cu之濺鍍靶，而使用純度6N之Cu與純度5N之Ti作為原料。
在熔解銅時，係藉由真空感應熔解進行。銅使用32187g，並使真空度為0.05Pa。將Cu熔解後，將熔融液維持在1100~1200℃，導入Ar氣形成Ar環境氣氛後，添加Ti。攪拌係藉由自然對流進行。於添加Ti後保持約10分鐘，然後將熔融液倒入模具並使其凝固。
以850~1000℃對凝固後之鑄錠進行熱壓延，使100mmt成為12mmt。接著對其進行950~1000℃×1~2hr的熱處理。並且，對其進行機械加工、與支持板之接合、以及精加工，而得到7mmt、ψ 300mm之由Cu-6.8at%Ti 之鈦銅構成的圓盤狀靶與支持板的組裝體。
此由Cu-6.8at%Ti之鈦銅構成的靶的物性值示於表1。另，硬度及電阻之靶面內的測定部位同樣地示於圖5。
Cu-6.8at%Ti之鈦銅靶的硬度為236.0Hv(3點之平均值)，硬度之面內變動(標準偏差)為5.85。又，靶電阻為14.6μ Ω(3點之平均)，電阻之面內變動(標準偏差)為1.78。
並且，與實施例1同樣地進行濺鍍，然後測量膜特性的變動。膜特性(膜電阻)之變動的標準偏差為5.33。皆在本發明之特性的範圍外，為不良。
(比較例4)
為了製造Ti：9.1at%、剩餘部分為Cu之濺鍍靶，而使用純度6N之Cu與純度5N之Ti作為原料。
在熔解銅時，係藉由真空感應熔解進行。銅使用32187g，並使真空度為0.05Pa。將Cu熔解後，將熔融液維持在1100~1200℃，導入Ar氣形成Ar環境氣氛後，添加Ti。攪拌係藉由自然對流進行。於添加Ti後保持約10分鐘，然後將熔融液倒入模具並使其凝固。
以850~1000℃對凝固後之鑄錠進行熱壓延，使100mmt成為12mmt。接著對其進行950~1000℃×1~2hr的熱處理。並且，對其進行機械加工、與支持板之接合、以及精加工，而得到7mmt、ψ 300mm之由Cu-9.1at%Ti之鈦銅構成的圓盤狀靶與支持板的組裝體。
此由Cu-9.1at%Ti之鈦銅構成的靶的物性值示於表 1。另，硬度及電阻之靶面內的測定部位同樣地示於圖5。
Cu-9.1at%Ti之鈦銅靶的硬度為238.0Hv(3點之平均值)，硬度之面內變動(標準偏差)為6.33。又，靶電阻為18.5μ Ω(3點之平均)，電阻之面內變動(標準偏差)為2.02。
並且，與實施例1同樣地進行濺鍍，然後測量膜特性的變動。膜特性(膜電阻)之變動的標準偏差為6.04。皆在本發明之特性的範圍外，為不良。
(比較例5)
為了製造Ti：15.0at%、剩餘部分為Cu之濺鍍靶，而使用純度6N之Cu與純度5N之Ti作為原料。
在熔解銅時，係藉由真空感應熔解進行。銅使用32187g，並使真空度為0.05Pa。將Cu熔解後，將熔融液維持在1100~1200℃，導入Ar氣形成Ar環境氣氛後，添加Ti。攪拌係藉由自然對流進行。於添加Ti後保持約10分鐘，然後將熔融液倒入模具並使其凝固。
以850~1000℃對凝固後之鑄錠進行熱壓延，使100mmt成為12mmt。接著對其進行950~1000℃×1~2hr的熱處理。並且，對其進行機械加工、與支持板之接合、以及精加工，而得到7mmt、ψ 300mm之由Cu-15.0at%Ti之鈦銅構成的圓盤狀靶與支持板的組裝體。
此由Cu-15.0at%Ti之鈦銅構成的靶的物性值同樣地示於表1。另，硬度及電阻之靶面內的測定部位同樣地示於圖5。
Cu-15.0at%Ti之鈦銅靶的硬度為257.0Hv(3點之平均值)，硬度之面內變動(標準偏差)為7.38。又，靶電阻為19.7μ Ω(3點之平均)，電阻之面內變動(標準偏差)為2.48。
並且，與實施例1同樣地進行濺鍍，然後測量膜特性的變動。膜特性(膜電阻)之變動的標準偏差為6.31。皆在本發明之特性的範圍外，為不良。
產業上之可利用性
本發明之半導體用銅合金配線由於其本身具有自我擴散抑制功能，因此具有可有效防止因活性Cu擴散所造成之配線周圍污染、可謀求濺鍍膜特性均一化的優異效果。並且具有可提升抗電遷移(EM)性、耐蝕性等的優異效果，且具有可在銅合金配線膜之上面、下面、周面等任意且穩定地形成由氧化鈦構成的阻障層以及可將銅合金配線之成膜步驟及阻障層之形成步驟簡單化的顯著效果。因此，極適用於用以形成半導體用銅合金配線之濺鍍靶及製造半導體用銅合金配線。
圖1，係使用石墨製容器(坩堝)將Cu熔解，再將規定量之Ti投入Cu熔融液的概略說明圖。
圖2，係Cu-Ti二元系合金的狀態圖。
圖3，係銅鈦合金溶解與至完成濺鍍靶之製造步驟的概略說明圖。
圖4，係表示Cu-3.0%Ti及Cu-5.0%Ti靶的組織照 片之圖。
圖5，係表示硬度及電阻之靶面內的測定部位之圖。

Claims (4)

  1. 一種銅鈦合金製濺鍍靶，係Ti在3at%以上未達15at%且剩餘部分由Cu及不可避免之雜質構成的銅鈦合金濺鍍靶，其特徵在於：靶之面內方向的硬度變動(標準偏差)在5.0以內，電阻變動(標準偏差)在1.0以內。
  2. 如申請專利範圍第1項之銅鈦合金製濺鍍靶，其平均結晶粒徑為5~50μm。
  3. 一種銅鈦合金製半導體配線，其係使用申請專利範圍第1或2項之銅鈦合金製濺鍍靶而形成。
  4. 一種半導體元件及裝置，其具備有申請專利範圍第3項之銅鈦合金製半導體配線。
TW101105601A 2011-03-01 2012-02-21 A copper-titanium alloy sputtering target, a semiconductor wiring formed using the sputtering target, and a semiconductor element and device provided with the semiconductor wiring TWI532863B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011044481 2011-03-01

Publications (2)

Publication Number Publication Date
TW201241216A TW201241216A (en) 2012-10-16
TWI532863B true TWI532863B (zh) 2016-05-11

Family

ID=46757792

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101105601A TWI532863B (zh) 2011-03-01 2012-02-21 A copper-titanium alloy sputtering target, a semiconductor wiring formed using the sputtering target, and a semiconductor element and device provided with the semiconductor wiring

Country Status (7)

Country Link
US (1) US20140110849A1 (zh)
EP (1) EP2682499A4 (zh)
JP (1) JP5722427B2 (zh)
KR (1) KR20130122968A (zh)
CN (1) CN103459654B (zh)
TW (1) TWI532863B (zh)
WO (1) WO2012117853A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101058765B1 (ko) 2008-09-30 2011-08-24 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 고순도 구리 및 전해에 의한 고순도 구리의 제조 방법
US9441289B2 (en) * 2008-09-30 2016-09-13 Jx Nippon Mining & Metals Corporation High-purity copper or high-purity copper alloy sputtering target, process for manufacturing the sputtering target, and high-purity copper or high-purity copper alloy sputtered film
JP6091911B2 (ja) * 2013-01-29 2017-03-08 株式会社Ｓｈカッパープロダクツ Ｃｕ−Ｍｎ合金スパッタリングターゲット材、Ｃｕ−Ｍｎ合金スパッタリングターゲット材の製造方法、および半導体素子
KR102364005B1 (ko) * 2013-09-12 2022-02-16 제이엑스금속주식회사 배킹 플레이트 일체형의 금속제 스퍼터링 타깃 및 그 제조 방법
CN104465428B (zh) * 2013-09-16 2017-10-13 中国科学院上海微系统与信息技术研究所 一种铜‑铜金属热压键合的方法
US10760156B2 (en) 2017-10-13 2020-09-01 Honeywell International Inc. Copper manganese sputtering target
US11035036B2 (en) * 2018-02-01 2021-06-15 Honeywell International Inc. Method of forming copper alloy sputtering targets with refined shape and microstructure
CN113667860A (zh) * 2021-08-17 2021-11-19 宁波微泰真空技术有限公司 一种超高纯铜铝铸锭及其制备方法和用途

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040072009A1 (en) * 1999-12-16 2004-04-15 Segal Vladimir M. Copper sputtering targets and methods of forming copper sputtering targets
EP1471164B1 (en) * 2002-01-30 2013-01-23 JX Nippon Mining & Metals Corporation Copper alloy sputtering target and method for manufacturing the target
AT7491U1 (de) * 2004-07-15 2005-04-25 Plansee Ag Werkstoff für leitbahnen aus kupferlegierung
EP1900540B1 (en) * 2005-07-04 2010-03-03 Nippon Mining & Metals Co., Ltd. OPTICAL DISK, AND SPUTTERING TARGET FOR Cu ALLOY RECORDING LAYER
JP4740004B2 (ja) 2006-03-20 2011-08-03 株式会社神戸製鋼所 半導体装置におけるＣｕ合金配線の製造方法
JP2008021807A (ja) 2006-07-12 2008-01-31 Kobe Steel Ltd 半導体配線の製造方法
JP5394011B2 (ja) 2008-06-26 2014-01-22 中国電力株式会社 給湯システム、分電盤
JP2010065317A (ja) * 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるＣｕ合金膜
JP4563480B2 (ja) * 2008-11-28 2010-10-13 Ｄｏｗａメタルテック株式会社 銅合金板材およびその製造方法

Also Published As

Publication number Publication date
EP2682499A1 (en) 2014-01-08
WO2012117853A1 (ja) 2012-09-07
EP2682499A4 (en) 2014-09-03
US20140110849A1 (en) 2014-04-24
CN103459654A (zh) 2013-12-18
TW201241216A (en) 2012-10-16
KR20130122968A (ko) 2013-11-11
JPWO2012117853A1 (ja) 2014-07-07
CN103459654B (zh) 2016-02-24
JP5722427B2 (ja) 2015-05-20

Similar Documents

Publication Publication Date Title
TWI532863B (zh) A copper-titanium alloy sputtering target, a semiconductor wiring formed using the sputtering target, and a semiconductor element and device provided with the semiconductor wiring
US10665462B2 (en) Copper alloy sputtering target and semiconductor element wiring
JP3445276B2 (ja) 配線形成用Ｍｏ−ＷターゲットとＭｏ−Ｗ配線薄膜、およびそれを用いた液晶表示装置
JP4223511B2 (ja) 銅合金スパッタリングターゲット及びその製造方法並びに半導体素子配線
TWI540218B (zh) Sputtering target and its manufacturing method
TWI618803B (zh) Copper alloy sputtering target
JP2010502841A (ja) 非常に小さな結晶粒径と高エレクトロマイグレーション抵抗とを有する銅スパッタリングターゲットおよびそれを製造する方法
JP4790782B2 (ja) 銅合金スパッタリングターゲット及び半導体素子配線
JP2000001732A (ja) 配線形成用Ｍｏ―Ｗ材、配線形成用Ｍｏ―Ｗタ―ゲットとその製造方法、およびＭｏ―Ｗ配線薄膜と液晶表示装置
US9909196B2 (en) High-purity copper-cobalt alloy sputtering target
JP3913694B2 (ja) 配線形成用Ｍｏ−Ｗターゲットとそれを用いたＭｏ−Ｗ配線薄膜および液晶表示装置
JP5694503B2 (ja) 自己拡散抑制機能を有するシード層及び自己拡散抑制機能を備えたシード層の形成方法
JP2004193551A (ja) 半導体装置配線シード層形成用銅合金スパッタリングターゲットおよび半導体装置配線シード層