TWI532124B - 非揮發性記憶胞及其製造方法 - Google Patents

Description

非揮發性記憶胞及其製造方法

本發明是有關於一種半導體元件及其製造方法，且特別是有關於一種非揮發性記憶胞及其製造方法。

堆疊式記憶體元件具有優越的資料保存特性，是非揮發性記憶體元件的主流產品之一。堆疊式記憶體元件包括基板、穿隧氧化層、浮置閘極、閘間介電層、控制閘極以及源極區與汲極區。隨著元件積集度的提高，元件尺寸不斷地縮小，元件中每個構件的尺寸愈來愈小，彼此間的距離也愈來愈近。如此一來，相鄰兩個浮置閘極與用以隔絕兩個浮置閘極的隔離結構將會產生寄生電容，衍生嚴重的干擾問題。然而，若為了解決相鄰的浮置閘極干擾的問題而將浮置閘極之間的隔離結構高度降低，則又會造成控制閘極與基底之間的擊穿問題，而造成元件漏電流的問題。

有鑑於此，本發明提供一種非揮發性記憶胞及其製造方法，可以降低浮置閘極與浮置閘極之間的干擾，以及避免電子從基底擊穿閘間介電層至控制閘極。

本發明提供一種非揮發性記憶胞包括：基底、穿隧介電層、浮置閘極、隔離結構、閘間介電層以及控制閘極。基底具有多個溝渠。穿隧介電層配置於基底上。浮置閘極配置於 穿隧介電層上。隔離結構位於溝渠內。隔離結構包括第一絕緣層與第二絕緣層。第二絕緣層位於溝渠中。第一絕緣層位於第二絕緣層與基底之間且從溝渠側壁延伸覆蓋到浮置閘極之部分側壁。第一絕緣層的高度高於第二絕緣層的高度。控制閘極配置於浮置閘極與隔離結構上。閘間介電層配置於浮置閘極與控制閘極之間以及隔離結構與控制閘極之間。

在本發明之一實施例中，上述之第一絕緣層的厚度為50埃至300埃。

在本發明之一實施例中，上述之第一絕緣層的高度高於上述穿隧介電層的表面150至300埃。

在本發明之一實施例中，上述之第一絕緣層的頂面為傾斜面。

在本發明之一實施例中，上述之第二絕緣層的高度與該穿隧介電層之表面相當，且兩者相差小於100埃。

在本發明之一實施例中，更包括襯層，位於第一絕緣層與基底之間。

本發明之非揮發性記憶胞藉由設置隔離結構中的第一絕緣層以及第二絕緣層的高度，讓第二絕緣層的高度接近穿隧介電層的高度以及第一絕緣層的高度高於第二絕緣層的高度，可避免兩個浮置閘極之間夾有體積大的絕緣層，造成其間耦合電容變大而使其間干擾變大。此外，亦可避免電子從基底擊穿閘間介電層至控制閘極。

本發明提出一實施例關於非揮發性記憶胞的製造方法，包括下列步驟。於基底上依序形成穿隧介電層、第一導 體層與罩幕層。接著，圖案化罩幕層、第一導體層與穿隧介電層，並且於基底內形成多個溝渠。然後，於基底上形成第一絕緣層，覆蓋罩幕層、罩幕層側壁、第一導體層側壁、穿隧介電層側壁以及溝渠內壁上。之後，於基底上以及第一絕緣層上覆蓋第二絕緣層。其後，進行第一移除步驟，移除罩幕層以上之第二絕緣層及第一絕緣層。接著，再進行第二移除步驟，移除部分第一絕緣層、部份第二絕緣層以及罩幕層，使留下來的第一絕緣層從溝渠側壁延伸覆蓋到浮置閘極之部分側壁，且第一絕緣層的高度高於第二絕緣層，留下來的第一絕緣層與第二絕緣層構成隔離結構。之後，於基底上依序形成閘間介電層與第二導體層。然後，圖案化第二導體層、閘間介電層、第一導體層與穿隧介電層，使第二導體層形成多個控制閘極，第一導體層形成多個浮置閘極。

在本發明之一實施例中，上述第二移除步驟依序包括以罩幕層為罩幕，移除部分第一絕緣層與部分第二絕緣層，使罩幕層的側壁裸露出來、移除罩幕層以及以第一導體層為罩幕，以蝕刻溶液移除部分第一絕緣層以及部分第二絕緣層，蝕刻溶液對於第二絕緣層之蝕刻率高於第一絕緣層之蝕刻率。

在本發明之一實施例中，上述以罩幕層為罩幕，移除部分第一絕緣層與部分第二絕緣層的方法包括非等向性蝕刻製程。

在本發明之一實施例中上述第二移除步驟使部分第二絕緣層的高度與穿隧介電層之表面相當，且兩者高度相差小 於100埃。

在本發明之一實施例中，更包括於形成第一絕緣層前，於第一絕緣層與基底之間形成襯層。

本發明之非揮發性記憶胞之隔離結構包括第一絕緣層與第二絕緣層。位於溝渠內壁的第一絕緣層的高度較高可避免電子從基底擊穿閘間介電層至控制閘極所衍生的漏電流問題。而位於溝渠中心處的第二絕緣層的高度較低，並且其高度與穿隧介電層之表面相當，則可避免兩個浮置閘極之間夾有面積大的絕緣層，造成其間耦合電容變大所衍生的干擾問題。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1為繪示本發明一實施例之一種非揮發性記憶胞的上視圖。圖2A至圖2H為依照本發明實施例製造圖1所繪示之非揮發性記憶胞之流程剖面示意圖，其為圖1沿II-II線的剖面示意圖。圖2A’至圖2H’為依照本發明實施例製造圖1所繪示之非揮發性記憶胞之流程剖面示意圖，其為圖1沿III-III線的剖面示意圖。

請參照圖1、圖2A及圖2A’，於基底100上形成穿隧介電層110。基底100例如是整體為半導體基底、整體為半導體化合物基底或是絕緣層上有半導體基底(semiconductor over insulator，SOI)。半導體例如是IVA族的原子例如矽或鍺。半導體化合物例如是IVA族的原子所形成之半導體化 合物，例如是碳化矽或是矽化鍺，或是IIIA族原子與VA族原子所形成之半導體化合物，例如是砷化鎵。基底100可以具有摻雜，基底100的摻雜可以是P型或N型。P型的摻雜可以是IIIA族離子，例如是硼離子。N型摻雜可以是VA族離子例如是砷或是磷。

穿隧介電層110可以是由單材料層所構成。單材料層例如是低介電常數材料或是高介電常數材料。低介電常數材料是指介電常數低於4的介電材料，例如是氧化矽或氮氧化矽。高介電常數材料是指介電常數高於4的介電材料，例如是HfAlO、HfO₂、Al₂O₃或Si₃N₄。穿隧介電層110也可以依據能隙工程理論(band-gap engineering(BE)theory)選擇可以提高注入電流，使程式化更快的雙層堆疊結構或是多層堆疊結構。雙層堆疊結構例如是低介電常數材料與高介電常數材料所組成之雙層堆疊結構(以低介電常數材料/高介電常數材料表示)，例如是氧化矽/HfSiO、氧化矽/HfO₂或是氧化矽/氮化矽。多層堆疊結構例如是低介電常數材料、高介電常數材料以及低介電常數材料所組成之多層堆疊結構(以低介電常數材料/高介電常數材料/低介電常數材料表示)，例如是氧化矽/氮化矽/氧化矽或是氧化矽/Al₂O₃/氧化矽。穿隧介電層110的形成方法例如是熱氧化法或是化學氣相沈積法。

接著，在穿隧介電層110上形成第一導體層120。第一導體層120的材質例如是摻雜多晶矽、多晶矽化金屬或其組合成之堆疊層，形成方法例如是利用化學氣相沈積法或是物理氣相沈積法。

之後，在第一導體層120上形成罩幕層122。罩幕層122可以是單一材料層或是雙層材料層。在一實施例中，罩幕層122的形成方法包括於第一導體層120上先形成第一罩幕材料層124，然後在第一罩幕材料層124上形成第二罩幕材料層126。第一罩幕材料層124的材質例如是氮化矽。第二罩幕材料層126的材質例如是氧化矽。第二罩幕材料層126用於保護第一罩幕材料層124，使其能保有其形狀以及足夠的厚度。

然後，請參照圖2B與2B’，圖案化罩幕層122、第一導體層120、穿隧介電層110，並且於基底100內形成多個溝渠160，其可以採用的方式例如是微影與蝕刻。溝渠160以外為基底100的主動區200。

之後，於基底100上形成第一絕緣層130a，覆蓋溝渠160內壁並延伸覆蓋到罩幕層122上。之後，於基底100上以及第一絕緣層130a上形成第二絕緣層130b。第二絕緣層130b的材質與第一絕緣層130a的材質不同。在一實施例中，第一絕緣層130a的材質例如是氧化矽或是氮氧化矽。第一絕緣層130a的形成方法例如是高溫熱氧化法、低壓化學氣相沉積法或是電漿輔助化學氣相沈積法。第一絕緣層130a的厚度例如是50埃至300埃。第二絕緣層130b的材質例如是旋塗式玻璃或是旋塗式介電材料。第二絕緣層130b的形成方法例如是旋轉塗佈法。第二絕緣層130b的厚度例如是3000埃至6000埃。在另一實施例中，在形成第一絕緣層130a之前，可先於第一導體層120側壁、穿隧介電層110 側壁、溝渠160內壁上形成襯層130c，以修補蝕刻形成溝渠160時對於溝渠側壁所造成的損傷。襯層130c的材質例如是氧化矽，形成的方法例如是熱氧化法，厚度例如是20埃至80埃。

之後，請參照圖2C與2C’，進行第一移除步驟，將第二絕緣層130b、第一絕緣層130a以及第二罩幕層126移除，至暴露出第一罩幕層124之頂面。移除的方法例如是以第一罩幕層124為停止層，透過化學機械研磨法或是回蝕刻法來移除之。

然後，請參照圖2D至2F及圖2D’至2F’，進行第二移除步驟，移除部分第一絕緣層130a、部份第二絕緣層130b以及第一罩幕材料層124，使留下來的第一絕緣層130a從溝渠160側壁延伸覆蓋到第一導體層120之部分側壁，第一絕緣層130a的頂端130a’的高度則高於穿隧介電層110的表面110’約150~300埃。第二絕緣層130b的表面130b’高度例如是與穿隧介電層110的表面110’相當。

具體地說，請參照圖2D與2D’，第二移除步驟的第一階段係先以非等向性蝕刻製程移除部分第一絕緣層130a以及部份第二絕緣層130b，使第一罩幕材料層124的側壁裸露出來。非等向性蝕刻製程包括乾蝕刻法，例如是反應式離子蝕刻法。在一實施例中，進行第二移除步驟的第一階段之後，所留下的第一絕緣層130a以及第二絕緣層130b的高度大致與第一導電層120的高度相當。

然後，請參照圖2E與2E’，進行第二移除步驟的第二 階段，將第一罩幕材料層124移除。移除第一罩幕材料層124移除的方法例如是溼蝕刻法。在一實施例中，第一罩幕材料層124的材料為氮化矽，移除第一罩幕材料層124可以使用的蝕刻溶液例如是熱磷酸溶液。

接著，請參照圖2F與2F’，進行第二移除步驟的第三階段，以第一導體層120為罩幕，利用濕式蝕刻法移除部分第一絕緣層130a以及部分第二絕緣層130b。濕式蝕刻法所使用的蝕刻溶液對於第二絕緣層130b之蝕刻率高於第一絕緣層130a之蝕刻率，以使得第二絕緣層130b的高度低於第一絕緣層130a的高度。所使用的蝕刻溶液例如是氫氟酸。使留下來的第一絕緣層130a從溝渠160側壁延伸覆蓋到第一導體層120之部分側壁，且第一絕緣層130a頂端130a’的高度高於第二絕緣層130b的表面130b’的高度。在一實施例中，第二絕緣層130b表面130b’的高度例如是與穿隧介電層110的表面110’相當，且兩者高度相差在100埃以內。第一絕緣層130a的高度高於穿隧介電層110表面。在一實施例中，第一絕緣層130a的高度高於穿隧介電層110表面約150至300埃。第一絕緣層130a的頂面可以是傾斜面。在一實施例中，第一絕緣層130a的頂端130a’的高度則高於穿隧介電層110的表面110’約150~300埃。所留下的襯層130c、第一絕緣層130a以及第二絕緣層130b即為隔離結構130。

請參照圖2G及圖2G’，於基底100上形成閘間介電層140。閘間介電層140可以是由單材料層所構成。單材料層例如是低介電常數材料或是高介電常數材料。低介電常數材 料是指介電常數低於4的介電材料，例如是氧化矽或氮氧化矽。高介電常數材料是指介電常數高於4的介電材料，例如是HfAlO、HfO₂、Al₂O₃或Si₃N₄。閘間介電層140也可以依據能隙工程理論選擇可以提高注入電流，使程式化更快的雙層堆疊結構或是多層堆疊結構。雙層堆疊結構例如是低介電常數材料與高介電常數材料所組成之雙層堆疊結構(以低介電常數材料/高介電常數材料表示)，例如是氧化矽/HfSiO、氧化矽/HfO₂或是氧化矽/氮化矽。多層堆疊結構例如是低介電常數材料、高介電常數材料以及低介電常數材料所組成之多層堆疊結構(以低介電常數材料/高介電常數材料/低介電常數材料表示)，例如是氧化矽/氮化矽/氧化矽或是氧化矽/Al₂O₃/氧化矽。閘間介電層140的形成方法例如是化學氣相沈積法。

接著，在閘間介電層140上形成第二導體層150。第二導體層150的材質例如是摻雜多晶矽、多晶矽化金屬或其組合而成之堆疊層，其形成方法可以依其材質選用物理氣相沈積法或化學氣相沈積法。

請參照圖2H及圖2H’，圖案化第二導體層150、閘間介電層140、第一導體層120與穿隧介電層110。圖案化的方法例如是微影與蝕刻法。圖案化的第二導體層150做為多個控制閘極150a；圖案化的第一導體層120做為多個浮置閘極120a。然後，於控制閘極150a二側的基底100中形成第一摻雜區170與第二摻雜區180，分別做為源極區與汲極區，源極區與汲極區之間為通道區。第一摻雜區170與第二 摻雜區180的摻雜可以是P型或N型。P型的摻雜可以是IIIA族離子，例如是硼離子。N型摻雜可以是VA族離子例如是砷或是磷。

請參照圖1，本發明實施例的非揮發性記憶胞包括基底100、穿隧介電層110、浮置閘極120a、隔離結構130、閘間介電層140、控制閘極150a以及第一摻雜區170與第二摻雜區180。隔離結構130位於基底100的溝渠160內，將基底100定義出多個主動區200。隔離結構130包括第一絕緣層130a以及第二絕緣層130b。第一絕緣層130a位於基底100與第二絕緣層130b之間，且從溝渠160側壁延伸覆蓋到浮置閘極120a之部分側壁，且第一絕緣層130a的高度高於第二絕緣層130b的高度。穿隧介電層110與浮置閘極120a位於基底100的主動區200上。閘間介電層140位於浮置閘極120a與控制閘極150a之間以及隔離結構130與控制閘極150a之間。

本發明實施例之非揮發性記憶胞，將隔離結構130中的第二絕緣層130b的高度降低至穿隧介電層110的高度附近，可以避免兩個浮置閘極120a之間夾有體積大的絕緣層所造成其間耦合電容變大所衍生的干擾問題。此外，第一絕緣層130a的高度高於第二絕緣層130b的高度，從溝渠160側壁延伸覆蓋到浮置閘極120a之部分側壁，因此，可以避免電子從基底100至控制閘極150a之間擊穿的問題。

綜於上述，本發明實施例之非揮發性記憶胞之隔離結構可避免電子從基底擊穿閘間介電層至控制閘極所衍生的漏 電流問題，而且可避免兩個浮置閘極之間的干擾問題。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧基底

110‧‧‧穿隧介電層

110’、130b’‧‧‧表面

120‧‧‧第一導體層

120a‧‧‧浮置閘極

122‧‧‧罩幕層

124‧‧‧第一罩幕材料層

126‧‧‧第二罩幕材料層

130‧‧‧隔離結構

130a‧‧‧第一絕緣層

130b‧‧‧第二絕緣層

130a’‧‧‧頂端

130c‧‧‧襯層

140‧‧‧閘間介電層

150‧‧‧第二導體層

150a‧‧‧控制閘極

160‧‧‧溝渠

170、180‧‧‧摻雜區

200‧‧‧主動區

圖1為繪示本發明一實施例之一種非揮發性記憶胞的上視圖。

圖2A至圖2H為依照本發明實施例製造圖1所繪示之非揮發性記憶胞之流程剖面示意圖，其為圖1沿II-II線的剖面示意圖。

圖2A’至圖2H’為依照本發明實施例製造圖1所繪示之非揮發性記憶胞之流程剖面示意圖，其為圖1沿III-III線的剖面示意圖。

100‧‧‧基底

110‧‧‧穿隧介電層

120a‧‧‧浮置閘極

130‧‧‧隔離結構

130a‧‧‧第一絕緣層

130b‧‧‧第二絕緣層

130c‧‧‧襯層

140‧‧‧閘間介電層

150a‧‧‧控制閘極

160‧‧‧溝渠

Claims (10)

1. 一種非揮發性記憶胞，包括：一基底，該基底具有多個溝渠；一穿隧介電層，配置於該基底上；一浮置閘極，配置於該穿隧介電層上；一隔離結構，位於該溝渠內，該隔離結構包括一第一絕緣層與一第二絕緣層，且該隔離結構下方的該基底不形成摻雜區，其中該第一絕緣層，位於該第二絕緣層與該基底之間，且從該溝渠側壁延伸覆蓋到該浮置閘極之部分側壁，並且該第一絕緣層的高度高於該第二絕緣層的高度，且該第一絕緣層高度高於該穿隧介電層的表面150至300埃；一控制閘極，配置於該浮置閘極與該隔離結構上；以及一閘間介電層，配置於該浮置閘極與該控制閘極之間以及該隔離結構與該控制閘極之間。
2. 如申請專利範圍第1項所述之非揮發性記憶胞，其中該第一絕緣層的厚度為50埃至300埃。
3. 如申請專利範圍第1項所述之非揮發性記憶胞，其中該第一絕緣層的頂面為傾斜面。
4. 如申請專利範圍第1項所述之非揮發性記憶胞，其中該第二絕緣層的高度與該穿隧介電層之表面相當，且兩者相差小於100埃。
5. 如申請專利範圍第1項所述之非揮發性記憶胞，更包括一襯層，位於該第一絕緣層與該基底之間。
6. 一種非揮發性記憶胞的製造方法，包括：於該基底上依序形成一穿隧介電層、一第一導體層與一罩幕層；圖案化該罩幕層、該第一導體層與該穿隧介電層，並且於該基底內形成多個溝渠；於該基底上形成一第一絕緣層，覆蓋該罩幕層、該罩幕層側壁、該第一導體層側壁、該穿隧介電層側壁以及該些溝渠內壁上；於該基底上以及該第一絕緣層上覆蓋一第二絕緣層；進行第一移除步驟，移除該罩幕層以上之該第二絕緣層及該第一絕緣層；進行一第二移除步驟，移除部分該第一絕緣層、部份該第二絕緣層以及該罩幕層，使留下來的該第一絕緣層從該溝渠側壁延伸覆蓋到該浮置閘極之部分側壁，且該第一絕緣層的高度高於該第二絕緣層，留下來的該第一絕緣層與該第二絕緣層構成一隔離結構，其中該第一絕緣層高度高於該穿隧介電層150至300埃，且該隔離結構下方的該基底不形成摻雜區；於該基底上形成一閘間介電層，覆蓋該隔離結構與該第一導體層；於該閘間介電層上形成一第二導體層；以及圖案化該第二導體層、該閘間介電層與該第一導體層，使該第二導體層形成多個控制閘極，該第一導體層形成多個浮置閘極。
7. 如申請專利範圍第6項所述之非揮發性記憶胞的製造方法，其中該第二移除步驟依序包括：以該罩幕層為罩幕，移除部分該第一絕緣層與部分該第二絕緣層，使該罩幕層的側壁裸露出來；移除該罩幕層；以及以該第一導體層為罩幕，以一蝕刻溶液移除部分該第一絕緣層以及部分該第二絕緣層，該蝕刻溶液對於該第二絕緣層之蝕刻率高於該第一絕緣層之蝕刻率。
8. 如申請專利範圍第7項所述之非揮發性記憶胞的製造方法，其中以該罩幕層為罩幕，移除部分該第一絕緣層與部分該第二絕緣層的方法包括非等向性蝕刻製程。
9. 如申請專利範圍第6項所述之非揮發性記憶胞的製造方法，其中該第二移除步驟使該部分第二絕緣層的與該穿隧介電層之表面相當，且兩者高度相差小於100埃。
10. 如申請專利範圍第6項所述之非揮發性記憶胞的製造方法，其中更包括於形成該第一絕緣層前，於該第一絕緣層與該基底之間形成一襯層。