TWI530989B

TWI530989B - 半導體裝置之製造方法

Info

Publication number: TWI530989B
Application number: TW104110640A
Authority: TW
Inventors: 學理莊; 郭正誠; 蔡境哲; 楊寶如
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2014-04-01
Filing date: 2015-04-01
Publication date: 2016-04-21
Also published as: KR20150114378A; TW201539543A; CN105321820B; CN105321820A; KR101677344B1

Description

半導體裝置之製造方法

本發明係有關於一種半導體技術，特別為有關於一種使用光學鄰近效應修正製程的半導體裝置之製造方法。

現代的半導體積體電路(ICs)已經歷了快速的發展。在積體電路材料及設計中技術上的進展已造就出許多積體電路的世代，其中各個世代相較於前一個世代具有較小且較複雜的電路。然而，這些進展也增加了製程及積體電路製造的複雜度。而為了因應這些進展，積體電路製程及製造是需要類似的演進。在積體電路晶片發展課題中，隨著當幾何尺寸(geometry size，即採用一製程所能形成之最小元件或線路)的縮減，便增加了功能密度(functional density，即在每一晶片面積中內連接的裝置的數量)。

為了加強積體電路的效能，近年來已開始使用金屬閘極電晶體。然而，傳統的金屬閘極電晶體可能受一N/P型邊界效應的困擾。更詳細地，當一P型金屬閘極電晶體鄰接於一N型金屬閘極電晶體時，由於跨越P型與N型金屬閘極電晶體間的邊界的金屬擴散，因而使汙染發生。這樣的汙染會使金屬閘極電晶體的臨界電壓(threshold voltage,Vt)劣化。再者，隨著裝置尺寸持續微縮，現今微影技術的限制會使上述不期望出現的臨界電壓偏移問題加劇，因而使傳統金屬閘極電晶體的效能劣化。

因此，雖然現今金屬閘極場效電晶體之製造方法已逐漸適用於其需求，然而其並無法於所有方面完全地達到滿意。

本揭露包括一種半導體裝置之製造方法，其包括：接受用於一半導體裝置的一第一佈局設計，其中第一佈局設計包括複數閘極線及一主動區，其中主動區與閘極線重疊，其中主動區包括至少一具尖角的角落，其設置於相鄰於閘極線中的至少其中之一者的位置；經由一光學鄰近效應修正(OPC)製程修正用於半導體裝置的第一佈局設計，藉以產生一第二佈局設計，其包括一修正的主動區，其具有向外突出的一角落；以及根據第二佈局設計製造半導體裝置。

本揭露亦包括一種半導體裝置之製造方法，其包括：接受用於一半導體裝置的一第一佈局設計，其中第一佈局設計包括一第一摻雜區及具有與第一摻雜區不同導電類型的一第二摻雜區，其中第二摻雜區包括一主動區位於其中，且其中第一及第二摻雜區定義一N/P型邊界，其包括至少一具尖角的角落；經由一光學鄰近效應修正製程而修正半導體裝置的第一佈局設計，藉以產生一第二佈局設計，其具有不具尖角的角落的一N/P型邊界；以及根據第二佈局設計製造半導體裝置。

本揭露亦包括一種半導體裝置之製造方法，其包括：接受用於一半導體裝置的一第一佈局設計，其中第一佈局設計包括複數伸長的閘極線延伸於一第一方向，複數伸長的鰭延伸於不同於第一方向的一第二方向，以及覆蓋部分閘極線及鰭的一矩形窗，其中矩形窗具有四個角落；藉由一光學鄰近效應修正製程修正用於半導體裝置的第一佈局設計，藉以產生一第二佈局設計，其包括一修正窗，且修正窗具有四個向外突出的角落；以及根據第二佈局設計製造半導體裝置。

35A‧‧‧N型金氧半導體電晶體(裝置)

35B‧‧‧P型金氧半導體電晶體(裝置)

40‧‧‧基板

50、520‧‧‧隔離層

100‧‧‧閘極介電層

110‧‧‧覆蓋層

120A、120B‧‧‧功函數金屬層

130A、130B‧‧‧阻擋層

140A、140B‧‧‧填充金屬層

150、380、381、382、630、630A、730、730A‧‧‧N/P型邊界

160、390、391、392、D、D1、D2‧‧‧距離

200‧‧‧圖表

210、211、212‧‧‧曲線

220、221、222、223、530、820‧‧‧閘極(線)

230、510、510A、570、570A、610‧‧‧主動區

235、236‧‧‧方向

240‧‧‧內層介電層

220A、220B、221A、221B‧‧‧區段

250‧‧‧圖案化遮罩

260、310‧‧‧輪廓

270‧‧‧末端

280‧‧‧末端部分

300‧‧‧佈局輪廓

320、330、580、680、780、880、881、882、883、980、981、982、983‧‧‧輔助特徵部件

340、341、342、360、361、362‧‧‧開口

350、351、352、370、371、372‧‧‧金屬閘極

400、1100、1200、1300‧‧‧方法

410、420、430、440、1110、1120、1130、1210、1220、1230、1310、1320、1330‧‧‧方塊

500、600、700、800、900‧‧‧半導體裝置

550、590、860‧‧‧光阻層

560、561、660、661、760、761、850、851、852、853、950、951、952、953‧‧‧圓化角落

581、681、781‧‧‧凹部

540、541、595、596、695、696、795、796、890、891、 892、893、990、991、992、993‧‧‧角落

620、625、620A、670、670A、720、725、770A‧‧‧摻雜區

650、690、750、790‧‧‧圍繞區

710、810、810A、810B、910‧‧‧鰭

640、641、740、741、840、841、842、843‧‧‧尖角角落

770‧‧‧摻雜區佈局設計

830、870‧‧‧鰭切割窗

885‧‧‧鰭切割光阻層

920‧‧‧多晶矽閘極線

925、926、927‧‧‧金屬閘極線

930、970‧‧‧臨界電壓開放式圈圍窗

2000‧‧‧裝置

2010‧‧‧記憶儲存部件

2020‧‧‧處理器部件

D、D1、D2‧‧‧距離/長度

Vt‧‧‧臨界電壓

第1圖係根據本揭露的不同型態之一半導體裝置的剖面示意圖。

第2圖係一圖表其繪示一臨界電壓偏移與一主動區和一N/P型邊界之間的距離之關係。

第3-4圖及第6-9圖係根據本揭露中的不同型態在不同製造的階段中一半導體裝置的平面示意圖。

第5A圖及第5C-5D圖係佈局圖案範例的平面示意圖。

第5B圖係一實際製造出的圖案的平面示意圖。

第10圖係一根據本揭露的不同型態的一半導體裝置之製造方法流程圖。

第11A-11F圖係根據本揭露的一些實施例之簡化的半導體裝置的平面示意圖。

第12A-12F圖係根據本揭露的一些實施例之簡化的半導體裝置的平面示意圖。

第13A-13F圖係根據本揭露的一些實施例之簡化的半導體裝置的平面示意圖。

第14A-14F圖係根據本揭露的一些實施例之簡化的半導體裝置的平面示意圖。

第15A-15F圖係根據本揭露的一些實施例之簡化的半導體裝置的平面示意圖。

第16-18圖係繪示根據本揭露的不同型態之各個半導體裝置製造方法流程圖。

第19圖係繪示根據本揭露的實施例的局部重排積體電路晶片佈局的一機器的一簡化示意圖。

本說明書的揭露內容提供許多不同的實施例或範例，以實施本發明的不同特徵。而本說明書以下的揭露內容是敘述各個構件及其排列方式的特定範例，以求簡化發明的說明。當然，這些特定的範例並非用以限定本發明。例如，若是本說明書以下的揭露內容敘述了將一第一特徵部件形成於一第二特徵部件之上或上方，即表示其包含了所形成的上述第一特徵部件與上述第二特徵部件是直接接觸的實施例，亦包含了尚可將附加的特徵形成於上述第一特徵部件與上述第二特徵部件之間，而使上述第一特徵部件與上述第二特徵部件可能未直接接觸的實施例。另外，在空間上的相關用語，例如“頂部”、“底部”、“之下”、“之上”等等及其派生詞係用以容易表達出本說明書中的部件或特徵部件與其他部件或特徵部件的關係。這些空間上的相關用語涵蓋了具有特些特徵部件的裝置的不同方位。再者，本發明的說明中不同範例可能使用重複的參考符號及/或用字。這些重複符號或用字係為了簡化與清晰的目的，並非用以限定各個實施例及/或所述外觀結構之間的關係。

隨著半導體製造技術的持續發展，金屬閘極電晶體已經被用做替代多晶矽閘極電晶體以改善積體電路(Integrated Circuit，IC)裝置的效能。金屬閘極電晶體使用一高介電常數(high-k)材料介電質以及一金屬閘極電極。為了後續討論的便利性，根據本揭露的不同型態，一高介電常數金屬閘極裝置35的斷片剖面側視圖係繪示於第1圖。

請參照第1圖，高介電常數金屬閘極裝置35包括一N型電晶體裝置35A(N型金屬氧化物半導體場效電晶體，或N型金氧半導體電晶體)以及一P型電晶體裝置35B(P型金屬氧化物半導體場效電晶體，或P型金氧半導體電晶體)。N型金氧半導體裝置35A以及P型金氧半導體裝置35B形成於基板40之上。基板40係為一以P型雜質如硼(boron)進行摻雜的矽基板(例如，一P型基板)。或者，基板40也可以是另一適合的半導體材料。例如，基板40可能是一以N型雜質如磷(phosphorous)或砷(arsenic)進行摻雜的矽基板(一N型基板)。基板40可由其他適合的元素半導體所組成，例如鑽石或鍺；或一適合的化合物半導體，例如碳化矽，砷化銦或磷化銦；或是一適合的合金半導體，例如矽鍺碳化物，鎵砷磷化物或鎵銦磷化物。此外，基板40可包括一磊晶層(epi-layer)，其為了增進效能可以是受應變的，也可以包括一矽披覆絕緣層(silicon-on-insulator，SOI)結構。

隔離結構50形成於基板40中。在一些實施例中，隔離結構50包括淺溝槽隔離(Shallow Trench Isolation，STI)特徵部件。淺溝槽隔離特徵部件係形成於基板40內的蝕刻凹槽(或溝槽)中，並以介電材料填充該凹槽。在一些實施例中，淺溝槽特徵部件的介電材料包括氧化矽。在一些替代實施例中，淺溝槽特徵部件的介電材料可包括氮化矽、氮氧化矽、氟摻雜矽酸鹽玻璃(flouride-doped silicate glass，FSG)，及/或本領域習知的一低介電常數介電材料。在一些其他實施例中，隔離結構50可包括其他類型的隔離特徵部件，例如深溝槽隔離(Deep Trench Isolation，DTI)特徵部件。

接著，一閘極介電層100形成於界面層上，閘極介電層100係藉由一化學氣相沉積(chemical vapor deposition，CVD)製程或一原子層沉積(atomic layer deposition，ALD)形成。在本實施例中，閘極介電層100包括一高介電常數介電材料。高介電常數材料係具有高於二氧化矽(SiO₂，其介電常數數值約為4)的介電常數的一材料。在一實施例中，閘極介電層100包括氧化鉿(hafnium oxide，HfO₂)，其介電係數的數值範圍約在18~40之間。在一些其他的實施例中，閘極介電層100可包括二氧化鋯(ZrO₂)、三氧化二釔(Y₂O₃)、五氧化二鑭(La₂O₅)、五氧化二釓(Gd₂O₅)、二氧化鈦(TiO₂)、五氧化二鉭(TA₂O₅)、氧化鉿鉺(HrErO)、氧化鉿鑭(HfLaO)、氧化鉿釔(HfYO)、氧化鉿釓(HfGdO)、氧化鉿鋁(HfAlO)、氧化鉿鋯(HfZrO)、氧化鉿鈦(HfTiO)、氧化鉿鉭(HfTaO)以及氧化鍶鈦(SrTiO)。可理解的是界面層可選擇性地形成於基板40與閘極介電層100之間。界面層可藉由原子層沉積製程形成並且可包括一介電材料，例如二氧化矽(SiO₂)。

一覆蓋層110形成於閘極介電層100上。覆蓋層110可藉由一沉積製程(例如，化學氣相沉積(CVD)、物理氣相沉積(PVD)或原子層沉積(ALD))形成。覆蓋層110可防止閘極介電層100與於其上的金屬層之間擴散的發生。在一些實施例中，覆蓋層110包括氮化鈦。

N型金氧半導體裝置35A以及P型金氧半導體裝置35B各自包括對應的金屬閘極電極形成於覆蓋層110上。N型金氧半導體的閘極電極包括一功函數金屬層120A、一阻擋層130A以及一填充金屬層140A。P型金氧半導體的閘極電極包括一功函數金屬層120B、一阻擋層130B以及一填充金屬層140B。功函數金屬層120A-120B、阻擋層130A-130B以及填充金屬層140A-140B各自藉由一或多個沉積製程(例如，化學氣相沉積、物理氣相沉積、原子層沉積或電鍍)形成。

功函數金屬層120A-120B的配置係用以調控該相應的電晶體的功函數，以達到所需的臨界電壓(threshold voltage，Vt)。在一些實施例中，功函數金屬層120A包括鈦鋁合金(TiAl)、氮化鋁鈦(TiAlN)或碳氮化鉭(TaCN)之其中一種或其組合。在一些實施例中，功函數金屬層120B包括氮化鈦(TiN)、氮化鎢(WN)或鎢(W)或其組合之其中一種。在其他實施例中，功函數金屬層120A-120B可包括其他適合於應用或製作考量的金屬材料。

阻擋層130A-130B的配置係用以阻擋或減少位於其下的層膜(例如，功函數金屬層120A-120B)與位於其上的層膜(例如，填充金屬層140A-140B)之間的擴散。在一些實施例中，阻擋層130A與阻擋層130B包括氮化鈦(TiN)、氮氧化鈦(TiON)、氮化鉭(TaN)、氮氧化鉭(TaON)或其組合之其中一種。阻擋層130A與阻擋層130B可具有不同的厚度。

填充金屬層140A-140B的配置係做為其對應的N型及P型金氧半導體裝置之閘極電極的主要導電部分。在一些實施例中，填充金屬層140A-140B各自包括鋁(Al)。在一些實施例中，填充金屬層140A-140B可包括其他導電材料(例如，鎢(W)、銅(Cu)或其組合)。

N型金氧半導體裝置35A以及P型金氧半導體裝置35B的金屬的閘極電極可藉由一閘極取代(gate-replacement)製程形成。舉例來說，使用一後閘極法(gate-last approach)，首先形成虛設之多晶矽閘極電極於高介電常數閘極介電層上。接下來進行複數離子佈植及/或擴散製程以形成電晶體的源極/汲極區，接著藉由一高溫回火(high temperature annealing)製程活化源極/汲極區。其後，移除虛設之多晶矽閘極電極，並以上述的金屬閘極電極取代。另外，於一後高介電常數材料法(high-k last approach，也可視為一種閘極取代製程)中，可先形成一虛設的氧化矽閘極介電層。後高介電常數材料法的其他步驟類似於後閘極法，除了虛設的氧化矽閘極介電層係連同虛設之多晶矽閘極電極一併移除。一高介電常數材料接著形成並取代虛設的氧化矽閘極介電層，接下來金屬閘極電極形成於高介電常數材料上。

不論何種用於形成高介電常數金屬閘極裝置的特定方法，在許多情形中N型金氧半導體電晶體與P型金氧半導體電晶體彼此互相接鄰(例如，第1圖的N型及P型金氧半導體金屬閘極電晶體裝置35A及35B)。換句話說，接鄰的N型及P型金氧半導體電晶體裝置之間存在一N/P型邊界150。由於N型及P型金氧半導體電晶體裝置35A及35B需要獨自操作，因此需要考量跨越邊界150的金屬擴散。這是因為這些擴散現象可能影響電晶體裝置的臨界電壓。

一例示的擴散路徑160展示於第1圖，其繪示金屬材料(例如，鋁)可能從填充金屬層140A跨越N/P型邊界150擴散至P型金氧半導體電晶體裝置。因為N型金氧半導體裝置的阻擋層130A相當狹窄/細薄，這種擴散現象有可能會發生，特別是接近填充金屬層140A與N/P型邊界150之間的角落。因此，N型金氧半導體裝置的阻擋層130A可能因為其狹窄程度而無法有效地阻擋或防止擴散現象。因此，P型金氧半導體電晶體裝置35B的覆蓋層110將會被汙染，相較於沒有N/P型邊界(即，P型金氧半導體電晶體裝置並未與N型金氧半導體電晶體裝置鄰接)的P型金氧半導體電晶體裝置，會造成P型金氧半導體電晶體有較高的臨界電壓(Vt)。這個現象可被視為一邊界效應(boundary effect)。

隨著半導體裝置持續微縮化，邊界效應變得加劇。舉例來說，在微縮化過程中，N/P型邊界150和P型金氧半導體的主動區(例如，源極/汲極區)之間的距離160可能會收縮。因此，擴散路徑160也可能會收縮，進而促進不合需要的擴散現象跨越N/P型邊界150而污染P型金氧半導體電晶體35B。

值得注意的是從P型金氧半導體電晶體35B到N型金氧半導體電晶體35A的擴散現象並不受到關注，部分因為在P型金氧半導體電晶體35B的阻擋層130B較厚(也因此能夠較有防止擴散現象的能力)，也部分因為P型金氧半導體電晶體35B的填充金屬層140B設置於較遠離N/P型邊界150的位置(也因此加長了擴散路徑)。因此，P型金氧半導體電晶體35B中非預期的臨界電壓偏移是較受到關注的。

第2圖係一圖表200，其繪示臨界電壓偏移與其他許多因素(例如，電晶體尺寸以及N/P型邊界和P型金氧半導體的主動區之間的距離)的關係。請參照第2圖，圖表200包括一X軸以及一垂直於X軸的Y軸。X軸代表N/P型邊界和P型金氧半導體的主動區之間的距離(例如，第1圖的距離160)，在此以距離“D”表示。Y軸代表P型金氧半導體電晶體(例如，P型金氧半導體電晶體35B)中臨界電壓Vt的偏移量。

圖表200包括複數曲線210-212，其代表臨界電壓Vt對距離D所繪之圖。可觀察到的是當距離D增加時，臨界電壓Vt的偏移量減少。換句話說，需要較大的距離D，因為其相應於最小的臨界電壓偏移量。另一方面，小的距離D會造成不合需要的大量的臨界電壓偏移量。

同時，P型金氧半導體電晶體的寬度和長度也會影響臨界電壓偏移。第2圖中的虛線指出曲線210-212隨著P型金氧半導體電晶體的寬度和/或長度減少而移動的方向。舉例來說，曲線212代表的P型金氧半導體電晶體較曲線211代表的P型金氧半導體電晶體具有較小的寬度及/或長度，並且曲線211代表的P型金氧半導體電晶體較曲線210代表的P型金氧半導體電晶體具有較小的寬度和/或長度。就此而言，在任何給定的固定距離D下，曲線212有最大的臨界電壓偏移量(不合需要)，曲線211有中等的臨界電壓偏移量(稍微不合需要)，而曲線210有最少的臨界電壓偏移量(較符合需要)。

因此，根據第2圖所指出的關係，可觀察到的是為了將臨界電壓偏移量最小化，N/P型邊界與P型金氧半導體的主動區之間的距離D應該要最大化，並且P型金氧半導體電晶體的寬度及/或長度也應該最大化。然而，現代的半導體製造趨勢是持續的微縮化一半導體特徵尺寸持續縮小。因此，由於將距離D或是電晶體的寬度和長度最大化並非永遠可行，因此在部分製造過程中確保各種不同的特徵尺寸不要遭受無意的變化，因為這些變化可能導致均一性(例如，臨界電壓的均一性)上的嚴重衰減。

不幸的是，當前的微影技術限制可能造成這些不合需要的變化。舉例來說，在微影製程中的線端圓化(line-end rounding)效應可能無意地減少了P型金氧半導體電晶體的金屬閘極電晶體的尺寸，及/或減少了N/P型邊界與P型金氧半導體的主動區之間的距離。為了避免這些問題，請參照第3-9圖，一種製造金屬閘極電晶體的方法敘述如下。更加詳細地，第3-4圖及第6-9圖係根據本揭露中的實施例在不同製造階段中半導體晶圓中的部分平面示意圖，而第5圖包括不同佈局圖案的平面示意圖。

請參照第3圖，晶圓包括一基底。基底可相似於第1圖的基底40，也可是經過摻雜的或可包括複數隔離結構。晶圓也包括複數閘極，其中四個閘極在此繪示為閘極220-223。在此繪示的閘極220-223具有伸長的矩形形狀，因此其閘極220-223也可稱為閘極條或閘極線220-223。在一些繪示的實施例中，閘極線220-223係虛設閘極電極且包括一多晶矽材料。雖然未繪示於第3圖的上視圖中，可了解的是閘極線220-223中的每一個都具有一閘極介電層形成於其下。閘極介電層可包括一高介電常數材料。

晶圓包括主動區230。主動區可包括輕摻雜的源極/汲極區和重摻雜的源極/汲極區。這些輕摻雜的源極/汲極區和重摻雜的源極/汲極區可藉由複數離子佈植製程以及擴散製程各自形成。這些區域的形成藉由複數圖案化製程而完成。閘極線220-223在圖案化製程中可作為圖案化遮罩。

在繪示的實施例中，閘極線220-223具有伸長的形狀且沿方向235延伸。相較之下，主動區230沿方向236延伸，其不同於方向235。在一些實施例中，方向235及236在實質上彼此互相垂直或直交。

晶圓也包括形成於閘極線220-223之間的一層間(或內層)介電層(ILD)240。層間介電層240包括一介電材料，例如，二氧化矽、氮化矽、氮氧化矽或是一低介電常數材料。在第3圖中的製造步驟中，層間介電層240形成且藉由一研磨製程(例如，化學機械研磨製程)進行研磨以獲得有閘極線220-223的平坦化的表面。

現在請參照第4圖，一圖案化遮罩250形成於晶圓上。在一些實施例中，圖案化遮罩250包括一光阻遮罩。在其他實施例中，圖案化遮罩250包括一硬遮罩。圖案化遮罩250藉由一微影製程形成，其可包括一或多個遮蔽，曝光，烘烤，清洗以及蝕刻製程(可不依照上述的次序)。

圖案化遮罩250定義一輪廓(或一開口)260。輪廓260具有伸長的形狀且沿著方向236延伸(與主動區230的延伸方向相同但垂直於閘極線220-223的延伸方向)。輪廓260將閘極線220-222各自隔開成兩個區段或部分：區段220A-220A，其藉由輪廓260暴露出(或設置於其中)，以及區段220B-222B，其設置於輪廓260的外側(或被遮罩250覆蓋)。最後，暴露的區段220A-222A各自被一種類型的金屬閘極(例如，P型金氧半導體電晶體閘極)取代，而被覆蓋的區段220B-222B各自被另一類型的金屬閘極(例如，N型金氧半導體電晶體閘極)取代。這將在之後詳加討論。

繼續請參照第4圖，暴露的區段中，區段222A可被視為一邊緣區段或最外側區段，因為其位於最靠近輪廓260的邊緣或末端270之位置。值得注意的是輪廓260有另一邊緣或末端位於末端270的另一側，但因為第4圖為部分示意圖，輪廓260只部分繪示於此，而另一邊緣或末端並未繪示。在另一情形，可看到輪廓260有一末端部分280，其包括(但非用以限定)輪廓260的一部分，且位於接近輪廓260中的末端270的位置。最外側區段222A藉由輪廓260的末端部分280暴露出(或設置於其中)。在區段222A與222B之間的界面與末端部分280的邊界重合。

如圖式所繪示，輪廓260的末端部分280較其餘部分的輪廓260寬(於方向235的方向量測)。這是為了確保最外側區段222A較於其餘的區段220A-221A長(也是於方向235的方向量測)。這種配置可幫助減少臨界電壓偏移，其也會在之後詳加討論。在一些實施例中，輪廓260(例如，較寬的末端部分280)的形狀可藉由一光學鄰近效應修正(OPC)技術而獲得。更詳細地，請參照第5A-5D圖，其中第5A圖及第5C-5D圖係佈局設計的上視示意圖，而第5B圖係一對應於繪示於第5A圖的佈局設計上視圖的一半導體裝置範例。

在第5A圖中，一矩形佈局輪廓300可描繪出需要的遮罩層的邊界，例如第4圖的遮罩250。佈局輪廓的形狀及幾何形貌可被轉換成一相應的光罩(在此並未繪示)。理想上，矩形形狀的佈局輪廓300在隨後的微影製程中可維持，如此形成的遮罩將也會展示出佈局輪廓300的形狀。然而，因為現今的微影技術限制，會發生線端圓化效應，其形成如第5B圖所示的具有輪廓310的一遮罩。更詳細地，形成的輪廓310的末端係圓化的或彎曲的，而非如想要的矩型形狀。如果此效應發生於第4圖的輪廓260，區段222A會比位於遠離輪廓260的末端部分280的位置的其餘區段220A-221A短。如上所述，區段220A-222A及220B-222B最終會被金屬閘極取代。類似於如上所述關於第1-2圖的理由，較短的閘極金屬(對應於變短的區段222A)將會有不利的臨界電壓偏移效應。因此，使用矩形佈局輪廓去形成所需的矩型輪廓的傳統方法是不可行的。

相較之下，根據本揭露的不同型態，使用一光學鄰近效應修正(OPC)技術來克服上述的問題。光學鄰近效應修正技術使用輔助特徵部件“幫助”實際上的輪廓去達到所需的形狀。第5C圖及第5D圖繪示兩個輔助特徵部件範例：第5C圖中的一襯線(serif)輔助特徵部件320以及第5D圖中的一槌頭(hammerhead)輔助特徵部件330。第5C-5D圖的輔助特徵部件320-330可有效地最小化所製作的遮罩輪廓的線端圓化效應。在此揭露的實施例中，類似於第5C-5D圖所示的輔助特徵部件可使用且配置於確保輪廓260的末端部分280不受線端圓化效應的影響。實際上，在光學鄰近效應修正過程中的輔助特徵部件在此幫助確保末端部分280較其餘的輪廓260有較大寬度。在此，形成的區段222A的長度至少會和其餘的區段220A-221A一樣長。

現在請參照第6圖，移除區段220A-222A，藉此分別形成開口340-342。區段220A-222A可藉由一蝕刻製程移除，而圖案化遮罩250在此當作一蝕刻遮罩。之後，經由一適合的製程(例如，一灰化製程或一剝除製程)移除圖案化遮罩250。

現在請參照第7圖，於開口340-342內分別形成金屬閘極350-352。如實施例中所繪示，金屬閘極350-352係P型金屬閘極，類似於第1圖中P型金氧半導體電晶體35B的金屬閘極。因此，金屬閘極350-352各自包括一P型功函數金屬，類似於第1圖的功函數層120B。金屬閘極350-352可藉由本領域熟知的一或多個沉積製程形成。接著沉積製程之後，使用一研磨製程(例如，一化學機械研磨(CMP)製程)將金屬閘極350-352的表面平坦化。

現在請參照第8圖，移除虛設閘極中的區段 220B-222B藉此形成開口360-362。可藉由一蝕刻製程進行移除區段220B-222B。同時，區段220B-222B移除後金屬閘極350-352會留下。

現在請參照第9圖，於開口360-362內分別形成金屬閘極370-372。如實施例中所繪示，金屬閘極370-372係N型金屬閘極，類似於第1圖中N型金氧半導體電晶體35A的金屬閘極。因此，金屬閘極370-372各自包括一N型功函數金屬，類似於第1圖的功函數層120A。金屬閘極370-372可藉由本領域熟知的一或多個沉積製程形成。接著沉積製程之後，使用一研磨製程(例如，一化學機械研磨(CMP)製程)將金屬閘極370-372的表面平坦化。在此製造的階段，虛設多晶矽閘極220-222被金屬閘極350-352及370-372取代。

分別形成N/P型邊界380-382於金屬閘極350-352及金屬閘極370-372之間。類似於N/P型邊界150，N/P型邊界380-382代表P型金氧半導體電晶體閘極與N型金氧半導體電晶體閘極之間的邊界或界面。距離390-392分別將N/P型邊界380-382與位於金屬閘極350-352下的(或與其相交的)主動區230的邊緣分隔開。在一剖面圖中，距離390-392個別對應於第1圖中的距離160。在繪示的實施例中，於金屬閘極350-352下的主動區230係一P型摻雜的主動區。

跨越N/P型邊界380-382的金屬擴散是不合需要的而應該要最小化。特別是從N型金氧半導體電晶體閘極(對應於金屬閘極370-372)擴散至P型金氧半導體電晶體閘極(對應於金屬閘極350-352)更有可能會發生，因此需更加關注。根據本揭露的不同型態，距離390-392應該被最佳化。距離390-392的最佳化包括避免使距離390-392的其中之一明顯地短於其他距離。當使用傳統的圖案化製程去形成金屬閘極350-352時，線端圓化效應可能發生，其可能造成距離392較距離390-391短。如於第1-2圖所述，對於金屬閘極352及372(即，最外側的電晶體)，在N/P型邊界與主動區之間的短距離會增加電晶體的臨界電壓變化量，這是不合需要的。

相較之下，本揭露利用一光學鄰近效應修正技術去形成金屬閘極350-352而使最外側金屬閘極352較其餘的金屬閘極350-351長。換句話說，距離392較距離390-391長。在一些實施例中，距離392對距離390或391的比例大於1：1但小於1.5：1。具有較距離390-391長的距離392並不會對臨界電壓產生有害的影響，因為如第2圖所示，當距離增加時，臨界電壓的偏移量減少(例如，最終會趨近於零)。這是因為隨著N/P型邊界與主動區之間的距離增加時，會使不合需要的跨越N/P型邊界的擴散越來越難發生。因此，本揭露可提供減少臨界電壓偏移量的功效。

可了解的是可利用額外的製程完成高介電常數金屬閘極半導體裝置的製造。舉例來說，額外的製程可包括沉積保護層(passivation)，形成接觸窗(contacts)以及形成內連接結構(interconnection structure)(例如，線和介層窗、金屬層及內層介電層其提供電性內連接至裝置，其包括已形成的金屬閘極的)。為了簡化說明，額外的製程不在此討論。

上述關於第3-9圖的實施例繪示閘極取代製造流程中的一“後閘極(gate last)”法。可了解的是本揭露的不同型態也可應用於閘極取代製程中的一“後高介電常數材料(high-k last)”法。在後高介電常數材料製程中，首先形成一二氧化矽閘極介電層而非一高介電常數閘極介電層。在後高介電常數材料法中氧化閘極介電層也做為一虛設層，且接著會與虛設多晶矽閘極電極一起被移除。接著形成一高介電常數介電層去取代該虛設二氧化矽閘極介電層。可了解的是本揭露的觀點可應用至後閘極法或後高介電常數材料法。

此外，雖然上述實施例繪示一首先形成P型金氧半導體電晶體的金屬閘極製程，可了解的是在另外的實施例可首先形成N型金氧半導體電晶體的金屬閘極。舉例而言，遮罩層250可包括一正光阻，也可使用一負光阻，使得輪廓260可保護而非暴露其下的虛設多晶矽閘極。可移除位於該輪廓外側的虛設閘極區段並以N型金氧半導體電晶體的金屬閘極取代之，並接著形成P型金氧半導體電晶體的金屬閘極。再一次強調，不論首先形成P型金氧半導體電晶體的閘極或是首先形成N型金氧半導體電晶體的閘極，本揭露的型態都可應用。

第10圖係根據本揭露的不同型態之製造半導體裝置的方法400。請參照第10圖，方法400包括一方塊410，其中係形成一第一虛設閘極及一第二虛設閘極於基底上。在一些實施例中，第一及第二虛設閘極各自包括一虛設多晶矽閘極電極。方法400包括一方塊420，其中係形成一圖案化遮罩於第一及第二虛設閘極上。圖案化遮罩暴露出一第一虛設閘極的第一區段以及一第二虛設閘極的第二區段，且覆蓋一第一虛設閘極的第三區段以及一第二虛設閘極的第四區段。所形成的遮罩是使第一及第二區段具有明顯不同的長度。方法400包括一方塊430，其中係以一第一金屬閘極及一第二金屬閘極各別取代第一區段及第二區段。第一及第二金屬閘極包括一第一型金屬材料。方法400包括一方塊440，其中係以一第三金屬閘極及一第四金屬閘極個別取代第三區段及第四區段。第三金屬閘極及第四金屬包括不同於第一型的一第二型金屬材料。

根據上述之討論，可觀察到的是本揭露提供傳統方法無法提供的優點。然而，可了解的是其他實施例可提供額外的優點，但並非所有優點都在此揭露，而且並無特定優點是所有實施例都具有的。其中一個優點是可抑制N/P型邊界效應。藉由一光學鄰近效應修正技術，最外側的金屬閘極的N/P型邊界與主動區之間的距離可加長至與其他金屬閘極的N/P型邊界與主動區之間的其他距離等長。因此，臨界電壓的偏移可明顯地減少。另一個優點是本揭露中的製程是可完全相容於現存的製造流程，因此不需要額外的製造流程(或相關的製造設備)。再另一個優點是客戶設計積體電路(ICs)佈局時，不須修正其原始的佈局設計，因為在晶圓製造廠的製造過程中可加入並實施光學鄰近效應修正的特徵部件。

除了上述的降低N/p型邊界效應之外，本揭露也在其他不同方法中利用佈局修改以改善裝置效能，此在之後會詳加討論。

第11A-11F圖係繪示出半導體裝置500中的一部分於不同製造步驟中的各種簡化的概念性平面示意圖。請參照第 11A圖，，其繪示一個半導體裝置500的一部分的簡化原佈局設計示意圖。根據原佈局設計，半導體裝置500的一部分包括一主動區(也可稱為一OD區)510、一隔離區520(例如，淺溝槽隔離或STI)以及覆蓋於部分主動區510與隔離區520上的複數閘極線530(例如，多晶矽閘極線)。主動區510具有一或多個矩形子區域，其包括角落540-541。如第11A圖所示，角落540-541具有尖角(例如，大約等於90度的一角度)。

現在請參照第11B圖，其繪示一個半導體裝置500的一部分的簡化平面示意圖。在第11B圖所示的製造步驟中，形成一光阻層550以定義主動區510。換句話說，光阻層550可形成具有大約相同於如第11A圖所示的原佈局設計的主動區510的形貌，因此在接下來的圖案化製程中光阻層550可精確定義所需的主動區510。然而，由於不同的光微影效應，形成的光阻層550並不與第11A圖中原佈局設計的光阻層510精確相似。例如，形成的光阻層550具有圓化角落560-561，而並非原佈局設計中的尖角角落540-541。更詳細地，圓化角落560向內傾斜，而圓化角落561向外傾斜。

可理解的是在此製造步驟中可先不形成閘極線530，但在此概念性繪示出該閘極線530以提供本揭露較佳的理解。

現在請參照第11C圖，如果不修正圓化角落560-561，最後光阻層550會將主動區510A定義為大約類似於該光阻層550的形狀及尺寸。確切而言，主動層510A也會具有如光阻層550所具有的圓化角落560-561。可在接下來的製造流程形成閘極線530。由於主動區510A的圓化角落560-561，與主動區510A重疊的部分閘極線530會有不同的長度。舉例來說，與接近圓化角落560的部分主動層510A重疊的閘極線530具有一長度D1(如在此所示的垂直方向)，而與遠離圓化角落560的部分主動層510A重疊的另一閘極線530則具有一長度D(如在此所示的垂直方向)，可以說明長度D是D1原本所需的長度。

然而，如第11C圖所示，D1小於D。再次強調，如果圓化角落560-561不存在，D1會與D大致相同。換句話說，光微影效應造成的圓化效應可使與接近圓化角落560-561的部分主動層510A重疊的閘極線530具有較短的長度。由於閘極線530與主動層510A之間的重疊區域代表半導體裝置500的通道區域，因此圓化效應不必要地減少了圓化角落的主動區510A附近的通道區域。該通道區域的減少對裝置效能具有負面影響因此是不合需要的。

現在請參照第11D圖，其繪示出一修正的佈局設計的簡化的平面示意圖，以用於具有一修正的主動區570的半導體裝置500。在修正的佈局設計中，如其在原佈局設計中，閘極線530可實質上保持原狀。然而，修改了主動區570的設計(從第11A圖所示的原設計)，以補償上述的角落圓化效應。舉例來說，可藉由修改原佈局設計，利用一光學鄰近效應修正技術修正圖案誤差(例如，圓化角落)。光學鄰近效應修正製程可以是運用模型的(model-based)光學鄰近效應修正製程，運用規則的(rule-based)光學鄰近效應修正，運用表格的(table-based)光學鄰近效應修正，或其組合。在不同的實施例中，光學鄰近效應修正製程可包括移動主特徵部件的邊緣以及將輔助特徵部件加入主特徵部件中，或重新設定尺寸，改變位置，以及/或改變主特徵部件的形狀。此外，也可將不同的輔助特徵部件(例如，散射條(scattering bars)，襯線(serifs)或槌頭(hammerhead))加入主特徵部件中。可將輔助特徵部件放置於遠離主特徵部件的位置(例如散射條)或放置於相鄰於主特徵部件的位置(例如襯線和槌頭)。

在此討論的範例中，可將主動區510視為一主特徵部件，且於不同的方法，其可以被重新設定尺寸、改變位置、改變形狀、或增加/去掉不同的輔助特徵部件以減緩角落圓化效應的影響。在第11D圖所示的實施例中，將一輔助特徵部件580加入主動區510的原佈局中。同時，主動區510的原佈局也修正以具有凹部581。增加的輔助特徵部件580使主動區510的原角落540更“凸出(更加向外突出)”，其可幫助補償向內傾斜的圓化角落560(第11B圖)。相似地，自主動區510去掉一面積以產生的一凹部581使主動區510的原角落541更“凹陷”(更加向內突出)，其可幫助補償向外傾斜的圓化角落561(第11B圖)。

現在請參照第11E圖，其繪示出一個半導體裝置500的一部分的簡化平面示意圖。如第11E圖所示的製造步驟中，形成一光阻層590以定義修正的主動區570。再次強調，不同的光微影效應會使已形成的光阻層590的實際形狀及形貌不同於修正後的佈局設計的主動層570。如上所述，圓化效應會使角落540(第11A圖)向內傾斜，而使角落541(第11A圖)向外傾斜。然而，由於如第11D圖所示的輔助特徵部件580及凹部581(即，從主動區570中去除)的存在，初形成的光阻層590具有角落595及596。角落595可從主動區稍微向外突出，而角落596則從主動區稍微向內突出，但突出的角度(不論向內或向外)較角落560-561不顯著。

現在請參照第11F圖，其繪示出一個半導體裝置500的一部分的簡化平面示意圖，在光阻層590定義主動區570A後，其主動區570A大約相同於光阻層590的形狀與尺寸。確切而言，主動層570A也會具有如光阻層590所具有的角落595-596。可觀察到的是，與接近角落595的部分主動層570A重疊的閘極線530具有一長度D2(如在此所示的垂直方向)，而與遠離角落595的部分主動層570A重疊的閘極線530則仍然具有一長度D(如在此所示的垂直維度)，如同第11C圖所示。

如此處所示，修正的主動區570A導致與D有大致相同長度的一D2。因此，與D2有關係的通道不再短於其應該有的長度。以不同的方式來說，角落圓化造成的負面效應大體上因主動區570(如第11D圖所示)的修正佈局設計的設計改變而降低或消除。實際上形成的主動區570A更近似於原佈局的主動區510的幾何特徵，儘管兩者並非完全一樣。舉例來說，根據如第11A圖所示的主動區510的原設計，角落540-541是尖角的(例如，90度角)。相較之下，實際形成的主動區570A的角落595-596則更彎曲(更為圓化)。在此增加的彎曲具有實際上的功效，因為其減少了會由主動區角落的尖角(例如90度角)導致的應力誘發破裂(stress-induced cracking)。再次強調，角落的圓度並非問題，問題是角落圓化效應造成通道長度的縮減，其已經由上述的修正佈局設計而修正了。

可了解的是，如第11F圖所示，於角落595-596之間的波紋或波浪狀邊緣是不重要的。在其他實施例中，角落595-596之間的邊緣並無波紋且可呈現任何其他適合的形式。此外，可了解的是，如第11D圖所示，主動區570的修改(例如，藉由增加輔助特徵部件580及移除部分的主動區570而導致的凹部581)僅是一範例。在其他實施例中，相較沒有使用光學鄰近效應修正技術的情形，使用不同類型的光學鄰近效應修正技術以達到如圖11F所示的主動區570A的形狀及輪廓，其與根據原的佈局設計的主動區510較為相似(但可降低尖角角落造成的有害影響)。

第12A-12F圖係繪示出半導體裝置600中的一部分於不同製造步驟中的各種簡化的概念性平面示意圖。請參照第12A圖，其繪示出半導體裝置600的一部分的簡化原佈局設計示意圖。根據原佈局設計，半導體裝置600的一部分包括包括一主動區(也可稱為一OD區)610、一摻雜區620以及一摻雜區625。主動區610可視為一摻雜區620的(或其中的)一主動區。摻雜區620與625的其中之一係N型摻雜，而摻雜區620與625其中的另一區則為P型摻雜。於摻雜區620與625之間形成了一界面或邊界630。因為摻雜區620與625有不同導電類型(也就是說，一是N型摻雜而另一是P型摻雜)，邊界630也可視為一N/P型邊界。如第12A圖所示，邊界630具有角落640-641，其具有尖角(例如，大約等於90度的一角度)。

摻雜區620與625可藉由不同的摻雜及/或磊晶製程形成。現在請參照第12B圖，一圍繞區650定義摻雜區620與625之間的N/P型邊界630。圍繞區650的形成需要一遮罩，例如，在一些實施例中為一光阻遮罩。再次，因為各種的光微影效應，圍繞區650具有圓化角落660-661，而非如第12A圖所示的於原佈局設計的尖角角落640-641。類似於第11B圖的圓化角落560-561，圓化角落660向內傾斜，而圓化角落661向外傾斜。

如圓化角落560-561的情形所述，圓化角落660-661是不合需要的。請參照第12C圖，圓化角落660-661會造成實際形成的摻雜區620A距離N/P型邊界有距離D1及D。在理想的狀況下，距離D1應該要大於距離D，但是上述之圓化效應會使距離D1變短而造成距離D1較距離D短，此為不合需要的。

為了減緩圓化效應造成的不良影響，再次利用一光學鄰近效應修正技術以修正半導體裝置600的佈局設計。請參照第12D圖，修正半導體裝置600的一部分的佈局以包括一摻雜區670，其形狀不同於摻雜區620。再次，在第12D圖所示的實施例中，摻雜區670的修正的佈局設計具有一輔助特徵部件680以及凹部681，以補償上述的角落圓化效應。

現在請參照第12E圖，根據第12D圖中的修正的佈局設計形成一圍繞區690以定義N/P型邊界630A。類似於上述關於第11A-11F圖的情形，不同的光微影效應及光學鄰近效應修正補償能使圍繞區690較為相似於原佈局設計的摻雜區620，因此能使N/P型邊界630A比原N/P型邊界630要良好。舉例來說，N/P型邊界630A具有一彎曲角落695其稍微向外突出，而彎曲角落696稍微向內突出，但突出的角度(不論向內或向外)較角落660-661不顯著。這也是最終結構的情形，也就是說，藉由第12F圖中所示的摻雜區670A定義N/P型邊界630A。再次，N/P型邊界630A的角落695與主動區610的角落之間的距離D2大於N/P型邊界630A的上方邊緣與主動區610的上方邊緣之間的距離D。

如上述關於第11A-11F圖的實施例的情形，可了解的是，如第12F圖所示，角落595-596之間的波紋或波浪狀邊緣是不重要的且可呈現任何其他適合的形式。再者，摻雜區670的修改(即，藉由增加輔助特徵部件680及移除部分的摻雜區670而導致的凹部681)僅是一範例。在其他實施例中，相較於沒有使用光學鄰近效應修正技術的情形，使用不同類型的光學鄰近效應修正技術以達到如圖12F所示的N/P型邊界630A的形狀及輪廓，與根據原始的佈局設計的N/P型邊界630較為相似(但可降低尖角角落造成的有害影響)。

第13A-13F圖係繪示出半導體裝置700中的一部分於不同製造步驟中的各種簡化的概念性平面示意圖。半導體裝置700類似於上述關於第12A-12F圖所述的半導體裝置600，除了半導體裝置700是一鰭式場效電晶體(FinFET)且具有複數鰭710用於其主動區。類似於第12A-12F圖的情形，半導體裝置700具有摻雜區720及725，其共同定義一N/P型邊界730。N/P型邊界730具有尖角角落740-741，尖角角落740-741之後會在圍繞區750形成時變成圓化角落760-761(第13B-13C圖)。這會使距離D1小於距離D(如第13C圖所示)，其是不合需要的。

類似於如上述關於第12A-12F圖的情形，使用光學鄰近效應修正以形成修正的摻雜區佈局770設計，其定義一修正的N/P型邊界730A。修正的摻雜區佈局770具有一輔助特徵部件780及一凹部781，輔助特徵部件780及凹部781會於經過微影後轉變為如第13E圖所示初形成的圍繞區790的角落795及796。如此一來，如第13F圖所示的最終結構(由初形成的摻雜區770A定義N/P型邊界730A)具有大於距離D1的距離D2。確切而言，光學鄰近效應修正製程修改了佈局設計而補償了因關於原始設計的角落圓化效應而造成的問題。

第14A-14F圖係繪示出半導體裝置800中的一部分於不同製造步驟中的各種簡化的概念性平面示意圖。請參照第14A圖，其繪示出半導體裝置800的一部分的簡化原佈局設計示意圖。半導體裝置800係一鰭式場效電晶體裝置。根據原佈局設計，半導體裝置800的一部分包括複數鰭810及與這些鰭810相交的複數閘極線820。一矩形鰭切割窗830定義鰭810的邊界。然而，鰭切割窗830也具有尖角角落840-843，當形成光阻層860而將鰭切割窗830的圖案轉變成半導體裝置時，尖角角落840-843可變成如上所述的圓化角落850-853，如第14B圖所示。

因為角落圓化效應，形成的鰭810具有不平均的長度(在此為水平方向)，如第14C圖所示。更詳細地，鰭810A及810B被角落圓化效應影響而具有較短的長度D1，相較之下沒有受角落圓化效應的其他鰭具有長度D。換句話說，在以定義鰭810的邊界的鰭切割製程期間中，初形成的鰭810A及810B因為角落圓化效應而較其應有的長度短。

為了改善此問題，再次使用一光學鄰近效應修正製程以修正半導體裝置800的佈局設計。請參照第14D圖，一修正的鰭切割窗870具有加入其角落的輔助特徵部件880-883以補償上述的角落圓化效應。如此一來，形成的光阻885具有稍微向外突出的角落890-893，如第14E圖所示。角落890-893也具有一些彎曲的角度，如上述其能夠減少問題(例如，尖角角落導致的破裂)。

現在請參照第14F圖，最終結構中的鰭810A及810B(如第14E圖所示，由鰭切割光阻層885形成)不再具有較短的長度D1。反之，由於形成的角落890-893向外突出，設置在角落890-893附近的鰭810A及810B具有長度D2，其大於其他的鰭810的長度D。

值得注意的是較長的長度D2(與長度D比較)事實上是有利的，因為微影製程可能會遭遇散焦(defocus)問題。當散焦發生時，鰭810A及810B將較其餘的鰭810縮短更多。當不修正佈局設計(用於鰭切割)時，會形成如第14圖中所示的鰭。鰭810A及810B已經較其餘的鰭短，且如第14C圖所示，鰭810A及810B幾乎沒有與閘極線820重疊。因此，鰭810A及810B的任何縮減都可能造成其暴露出來且無法與閘極線820重疊。這是不合需要的，因為鰭式場效電晶體設計和製造都規定鰭810應被閘極線820覆蓋(或與閘極線820重疊)，否則將導致後續的製造問題。

然而，根據如第14D圖所示的修正的設計，於最終結構中形成的鰭810A及810B較其餘的鰭長(亦即，長度D2大於長度D)。確切而言，即使鰭810A及810B因為上述的散焦問題而經歷較大量的縮減，也仍然可以與閘極線820重疊。因此，散焦問題於其後的鰭式場效電晶體製造流程中將不再造成問題。

可了解的是，在上述的鰭切割製程後可使用額外的製程以將該等鰭的末端重新設定尺寸。因此這些製程可視為線端重設尺寸製程。在一些實施例中，配置鰭810而使在接下來的線端重設尺寸製程後鰭810的末端各自位於接近其對應的其中之一閘極線820的中點。為了處理上述的散焦所造成的鰭縮減，配置鰭810A及810B而使在接下來的線端重設尺寸製程後鰭810A及810B的末端稍微超出其對應的閘極線820的中點(因為長度D2>長度D)。為了簡化目的，第14F圖係繪示在接下來的線端重設尺寸製程後鰭810(和鰭810A-810B)的設置。

第15A-15F圖係繪示出半導體裝置900中的一部分於不同製造步驟中的各種簡化的概念性平面示意圖。請參照第15A圖，其繪示出半導體裝置900的一部分的簡化原佈局設計示意圖。半導體裝置900係一鰭式場效電晶體裝置。根據原佈局設計，半導體裝置900的一部分包括複數鰭910及與鰭910相交的複數閘極線920。在部分的鰭式場效電晶體製造中，可進行一閘極取代製程。這也可被視為一臨界電壓開放式圈圍(Vt open enclosure)製程。如繪示的實施例所示，類似於在上述第14A圖所示的鰭切割窗830，定義臨界電壓開放式圈圍的一臨界電壓開放式圈圍窗930也可為矩形。然而，臨界電壓開放式圈圍窗930也具有尖角角落，尖角角落可如上所述由於微影效應變成圓化角落950-953，如第15B圖所示。

現在請參照第15C圖，以金屬閘極線925-927取代多晶矽閘極線920。由於臨界電壓開放式圈圍窗930的角落圓化效應，初形成的金屬閘極線925-927具有不平均的長度。更詳細地，受到角落圓化效應的影響，金屬閘極線925和927會具有較短的長度D1，相較之下閘極線926沒有受到角落圓化效應的影響，其會具有一長度D。換句話說，在臨界電壓開放式圈圍製程中因角落圓化效應的影響，初形成的金屬閘極線925和927會短於其應有的長度。

為了改善此問題，再次使用一光學鄰近效應修正製程以修正半導體裝置900的佈局設計。請參照第15D圖，一修正的臨界電壓開放式圈圍窗970具有加入魚其角落的輔助特徵部件980-983以補償上述的角落圓化效應，類似於在第14D圖中的處理。如此一來，形成的臨界電壓開放式圈圍窗具有稍微向外突出的角落990-993，如第15E圖所示，角落990-993也具有一些彎曲的角度，如上述其能夠減少問題，例如尖角角落導致的破裂。

現在請參照第15F圖，最終結構的金屬閘極線925和927(其取代了多晶矽閘極線)已不再具有較短的長度D1。反之，由於角落990-993向外突出，，因此設置在角落990-993附近的金屬閘極線925和927具有長度D2，其長度D2與在中間的閘極線926的長度D大約相同。因此，修正的佈局設計再次幫助補償了關於原佈局設計的角落圓化效應所造成的負面影響。

第16圖係根據本揭露的不同型態之製造一半導體裝置的方法1100。請參照第16圖，方法1100包括一步驟1110，其為接受用於一半導體裝置的一第一佈局設計。第一佈局設計包括複數閘極線以及與複數閘極線重疊的一主動區。主動區包括至少一具尖角的角落，其設置於鄰接於這些閘極線的至少其中之一者。在一些實施例中，在第一佈局設計中主動區的具尖角的角落係一具凸型尖角的角落。在一些實施例中，在第一佈局設計中主動區的具尖角的角落係一具凹型尖角的角落。

方法1100包括一步驟1120，其為藉由一光學鄰近效應修正製程修正用於該半導體裝置的第一佈局設計，藉以產生一第二佈局設計，其包括一修正的主動區，其具有一向外突出的修正的角落。在一些實施例中，光學鄰近效應修正製程包括加入一輔助特徵部件至該具尖角的角落。在一些實施例中，光學鄰近效應修正製程更包括去除接近具凹面尖角的角落的一部分的主動區。

方法1100包括一步驟1130，其為根據第二佈局設計製造半導體裝置。在一些實施例中，該製造包括圖案化修正的主動區而使修正的主動區包括：一向外突出的圓化角落，其對應於第一佈局設計中的具凸型尖角的角落；以及一向內突出的圓化角落，其對應於第一佈局設計中的具凹型尖角的角落。在一些實施例中，半導體裝置的製造包括圖案化修正的主動區。上述圖案化係與角落圓化效應有關。在一些實施例中，具尖角的角落位於在第一佈局設計中充分接近閘極線的其中之一者的位置，因此當使用第一佈局設計進行製造半導體裝置，角落圓化效應會縮減主動區與至少一閘極線之間的一重疊區域。在一些實施例中，於步驟1120中的光學鄰近效應修正製程包括將一輔助特徵部件加入於具尖角的角落，使半導體裝置在根據第二佈局設計而製造完成後，儘管在角落圓化效應的影響下，修正的主動區與至少一閘極線之間的重疊區域能免於造成縮減。

第17圖係一根據本揭露的不同型態製造一半導體裝置的方法1200。請參照第17圖，方法1200包括一步驟1210，其為接受用於一半導體裝置的一第一佈局設計。第一佈局設計包括一第一摻雜區及具有與第一摻雜區不同導電類型的一第二摻雜區。第二摻雜區包括一主動區位於其中。第一及第二摻雜區定義一N/P型邊界，其包括至少一具尖角的角落。在一些實施例中，在第一佈局設計中具尖角的角落係一具凸型尖角的角落。在一些實施例中，第一佈局設計中N/P型邊界更包括一具凹型尖角的角落。在一些實施例中，第一佈局設計更包括位於主動區內複數伸長的鰭。

方法1200包括步驟1220，其為藉由一光學鄰近效應修正製程修正用於半導體裝置的第一佈局設計，藉以產生一第二佈局設計，其具有不具尖角角落的一N/P型邊界。在一些實施例中，光學鄰近效應修正製程包括將一輔助特徵部件加入於具尖角的角落。在一些實施例中，光學鄰近效應修正製程更包括去除接近具凹型尖角的角落的一部分的第二摻雜區。

方法1200包括一步驟1230，其為根據第二佈局設計製造半導體裝置。在一些實施例中，該製造包括藉由一離子佈植製程或一磊晶成長製程而形成第一及第二摻雜區，而使修正的一N/P型邊界包括：一向外突出的圓化角落，對應於第一佈局設計中的具凸型尖角的角落；以及一向內突出的圓化角落，其對應於第一佈局設計中的具凹型尖角的角落。在一些實施例中，半導體裝置的製造包括圖案化第一及第二摻雜區。圖案化係與角落圓化效應有關，藉以產生具有向外突出的一圓化角落的修正的N/P型邊界。在一些實施例中，第一佈局設計中具尖角的角落位於在充分接近主動區的位置，因此當使用第一佈局設計進行製造半導體裝置時，角落圓化效應會圓化具尖角的角落，因而縮減主動區與N/P型邊界之間的一距離。在一些實施例中，光學鄰近效應修正製程包括將一輔助特徵部件加入具尖角的角落，使半導體裝置在根據第二佈局設計而製造完成後，儘管在角落圓化效應的影響下，主動區與N/P型邊界之間的一距離能免於造成縮減。

第18圖係一根據本揭露的不同型態製造一半導體裝置的方法1300。請參照第18圖，方法1300包括一步驟1310，其接受用於一半導體裝置的一第一佈局設計。第一佈局設計包括複數伸長的閘極線延伸於一第一方向，複數伸長的鰭延伸於不同於第一方向的一第二方向，以及覆蓋部分閘極線及該等鰭的一矩形窗。矩形窗具有四個角落。在一些實施例中，矩形窗定義一鰭切割窗。在其他實施例中，矩形窗定義一臨界電壓開放式圈圍。

在一些實施例中，方法1300包括一步驟1320，其為藉由一光學鄰近效應修正製程修正用於半導體裝置的第一佈局設計，藉以產生一第二佈局設計，其包括一修正窗，其具有四個向外突出的角落。在一些實施例中，光學鄰近效應修正製程包括增加對應的輔助特徵部件至矩形窗的各個角落。

在一些實施例中，方法1300包括一步驟1330，其為根據第二佈局設計製造半導體裝置。在一些實施例中，半導體裝置的製造包括形成一光阻層，其具有四個圓化且向外突出的角落。根據修正窗圖案化光阻層。

第19圖係如上所述關於第11A-11F圖、第12A-12F圖、第13A-13F圖、第14A-14F圖、第15A-15F圖及第16-18圖，用來修正佈局設計的一裝置2000的一簡化示意圖。在一個實施例中，裝置2000係一機器，其包括一非暫態電腦可讀取的媒體(non-transitory computer-readable medium)，例如，一記憶儲存部件2010，其儲存可執行的程式指令。在一些實施例中，記憶儲存部件2010可作為一系統記憶部件(例如，隨機存取記憶體或稱RAM)、一靜態儲存部件(例如，唯讀記憶體)、一碟片驅動部件(例如，磁碟驅動或光碟驅動)。

裝置2000也可包括一處理器部件2020，其執行儲存在記憶儲存部件2010中的可執行的程式指令。在一些實施例中，處理器單元2020可包括一處理器、一微控制器、一數位訊號處理器(DSP)等。

在記憶儲存部件2010的一電腦可讀取媒體中可對邏輯編碼，記憶儲存部件2010的電腦可讀取媒體可以是任何儲存可執行指令的媒體。上述的媒體可為多種的形式，包括(但並非用以限定)非揮發性媒體或揮發性媒體。在一實施例中，電腦可讀取媒體係非暫態的。在不同的實施方式中，非揮發性媒體包括光學或磁性儲存裝置(例如碟片驅動器)，而揮發性媒體可包括動態記憶體。電腦可讀取媒體的一些常見形式，例如，軟性儲存裝置、可撓式儲存裝置、硬式儲存裝置、磁帶、任何其他磁性媒體、光碟片、任何其他光學媒體、打孔卡、紙帶、任何其他孔洞圖案的物理媒體、隨機存取記憶體(RAM)、可程式化唯讀記憶體(PROM)、可抹除可程式化唯讀記憶體(EPROM)、快閃可抹除程式化唯讀記憶體(FLASH-EPROM)、任何其他記憶體晶片或匣，或電腦適合從中讀取的任何其他媒體。

執行的指令允許記憶儲存部件2010修正佈局設計，例如根據上述的方法1100、1200及1300。接著修正的佈局設計可用以製造一半導體裝置，例如一鰭式場效電晶體及/或一金屬閘極裝置。

雖然因為簡化的原因並無詳加繪示，裝置2000可更包括一網路介面部件(例如，一數據機或乙太卡)、一顯示部件(例如，一觸控螢幕、一陰極射線管(CRT)顯示器或一液晶顯示器(LCD))、一輸入/輸出部件(例如，一鍵盤或可偵測人體接觸而操作的觸控感測部件)、一游標控制部件(例如，一滑鼠或軌跡球)、一影像攝取部件(例如，一類比或數位相機)或一電子資料庫。

本揭露較概括之形式之一包括一製造半導體裝置之方法，其方法包括：形成一第一虛設閘極及一第二虛設閘極於一基底上；形成一圖案化遮罩於第一及第二虛設閘極上，圖案化遮罩露出第一虛設閘極的一第一區段以及第二虛設閘極的第二區段，且覆蓋第一虛設閘極的一第三區段以及第二虛設閘極的第四區段，其中所形成的遮罩是使第一及第二區段具有明顯不同的長度；以一第一金屬閘極及一第二金屬閘極個別取代第一區段及第二區段，第一及第二金屬閘極包括一第一型金屬材料；以及以一第三金屬閘極及一第四金屬閘極個別取代第三區段及第四區段，第三金屬閘極及第四金屬包括不同於第一型的一第二型金屬材料。

在一些實施例中，第一及第二區段的其中之一者較另一者長，並且第一及第二區段中較長者與第一及第二區段中較短者之比例大於1：1但小於1.5：1。

在一些實施例中，可藉由一光學鄰近效應修正(OPC)技術形成圖案化遮罩。

在一些實施例中，第一及第二虛設閘極各自沿一第一方向延伸，並且圖案化遮罩定義出一伸長的輪廓，其沿不同於第一方向的第二方向延伸。

在一些實施例中，第一方向實質上垂直於第二方向，並且第一及第二區段限只在伸長的輪廓中。

在一些實施例中，輪廓於第一方向的末端部分較輪廓的剩餘部分寬，並且輪廓的末端部分與第一及第二區段的其中之一者的邊緣重合。

在一些實施例中，第一及第二虛設閘極各自包括一多晶矽材料。

在一些實施例中，第一型金屬材料包括一P型金屬，且第二型金屬材料包括一N型金屬。

在一些實施例中，第一及第二金屬閘極形成於一主動區上，一第一N/P型邊界由第一及第三區段之間的一界面所構成；一第二N/P型邊界由第二及第四區段之間的一界面所構成；及自主動區的一邊緣至第一N/P型邊界的一第一距離小於自主動區的一邊緣至第二N/P型邊界的一第二距離。

本揭露之另外一較概括之形式包括一製造半導體裝置之方法，其方法包括：形成複數虛設閘極於一基底上，虛設閘極沿一第一軸延伸；形成一遮罩層於虛設閘極上，遮罩層定義出一伸長的開口，其沿不同於第一軸的一第二軸延伸，其中開口露出虛設閘極的複數第一部分且保護虛設閘極的複數第二部分，其中開口的頂端部分具有一寬度，其大於開口的非頂端部分的一寬度，且其中遮罩層的形成包括進行一光學鄰近效應修正(OPC)製程；以複數第一金屬閘極取代虛設閘極的第一部分；以及以不同於第一金屬閘極的複數第二金屬閘極取代虛設閘極的第二部分。

在一些實施例中，第二軸大約垂直於第一軸，且沿著第一軸測量頂端部分的寬度。

在一些實施例中，光學鄰近效應修正製程包括使用一襯線(serif)輔助特徵部件或一槌頭(hammerhead)輔助特徵部件。

在一些實施例中，第一金屬閘極包括P型功函數金屬層，且第二金屬閘極包括N型功函數金屬層。

在一些實施例中，第一金屬閘極形成於一P型電晶體的一主動區上，複數N/P型邊界係由成對的第一及第二金屬閘極所形成，且一最外側N/P型邊界較其他N/P型邊界與主動區分隔得更遠。

在一些實施例中，開口的末端部分的寬度對開口的非末端部分的寬度的比例大於1：1但小於1.5：1。

在一些實施例中，虛設閘極各自包括一多晶矽閘極電極。

本揭露之又另外一較概括之形式包括一半導體裝置，半導體裝置包括：一摻雜的主動區設置於基底中，摻雜的主動區具有伸長的形狀且沿一第一方向延伸；複數第一金屬閘極設置於主動區上，其中第一金屬閘極各自沿不同於第一方向之一第二方向延伸，且其中一最外側第一金屬閘極沿第二方向測量較其他第一金屬閘極具有一較大尺寸；以及複數第二金屬閘極設置於基底上，但未位於摻雜主動區上，其中第二金屬閘極包括不同於第一金屬閘極的材料，且其中第二金屬閘極各自沿第二方向延伸並與第一金屬閘極各自形成複數對應的N/P型邊界。

在一些實施例中，摻雜的主動區包括一P型電晶體的一源極/汲極區，第一金屬閘極各自包括一P型功函數金屬，且第二金屬閘極各自包括一N型功函數金屬。

在一些實施例中，摻雜的主動區與一最外側N/P型邊界之間的一距離超過摻雜的主動區與其他N/P型邊界之間的一距離。

在一些實施例中，第一方向大約垂直於第二方向。

以上概略說明了本發明數個實施例的特徵，使所屬技術領域中具有通常知識者對於後續本發明的詳細說明可更為容易理解。任何所屬技術領域中具有通常知識者應瞭解到本說明書可輕易作為其它結構或製程的變更或設計基礎，以進行相同於本發明實施例的目的及/或獲得相同的優點。任何所屬技術領域中具有通常知識者也可理解與上述等同的結構或製程並未脫離本發明之精神和保護範圍內，且可在不脫離本發明之精神和範圍內，當可作更動、替代與潤飾。

1100‧‧‧方法

1110、1120、1130‧‧‧步驟

Claims

一種半導體裝置之製造方法，包括：接受用於一半導體裝置的一第一佈局設計，其中該第一佈局設計包括複數閘極線及一主動區，其中該主動區與該等閘極線重疊，其中該主動區包括至少一具尖角的角落，其設置於與該等閘極線中至少一者相鄰；經由一光學鄰近效應修正(OPC)製程修正用於該半導體裝置的該第一佈局設計，藉以產生一第二佈局設計，其包括一修正的主動區，該主動區其具有向外突出的一角落；以及根據該第二佈局設計製造該半導體裝置。
如申請專利範圍第1項所述之半導體裝置之製造方法，其中該光學鄰近效應修正製程包括將一輔助特徵部件加入於該具尖角的角落。
如申請專利範圍第1項所述之半導體裝置之製造方法，其中：在該第一佈局設計中該主動區的該具尖角的角落係一具凸型尖角的角落；在該第一佈局設計中該主動區更包括一具凹型尖角的角落；以及該光學鄰近效應修正製程更包括去除接近該具凹型尖角的角落的該主動區的一部分；其中製造該半導體裝置的步驟包括圖案化該修正的主動區而使該修正的主動區包括：一向外突出的圓化角落，其對應於該第一佈局設計中的該具凸型尖角的角落；以及一向內突出的圓化角落，其對應於該第一佈局設計中的該具凹型尖角的角落。
如申請專利範圍第1項所述之半導體裝置之製造方法，其中製造該半導體裝置的步驟包括圖案化該修正的主動區，且其中該圖案化係與角落圓化效應有關，其中在該第一佈局設計中該具尖角的角落位於充分接近該等閘極線其中之至少一者的位置，使得當使用該第一佈局設計製造該半導體裝置時，角落圓化效應縮減該主動區與該等閘極線其中之該至少一者之間的一重疊區域，且其中該光學鄰近效應修正製程包括將一輔助特徵部件加入該具尖角的角落，使根據該第二佈局設計製造該半導體裝置後，儘管在該角落圓化效應的影響下，該修正的主動區與該等閘極線其中該至少一者之間的重疊區域能免於造成縮減。
一種半導體裝置之製造方法，包括：接受用於一半導體裝置的一第一佈局設計，其中該第一佈局設計包括一第一摻雜區及具有與該第一摻雜區不同導電類型的一第二摻雜區，其中該第二摻雜區包括一主動區位於其中，且其中該第一及第二摻雜區定義一N/P型邊界，其包括至少一具尖角的角落；經由一光學鄰近效應修正製程修正用於該半導體裝置的該第一佈局設計，藉以產生一第二佈局設計，其具有一N/P型邊界，該N/P型邊界不具有該具尖角的角落；以及根據該第二佈局設計製造該半導體裝置。
如申請專利範圍第5項所述之半導體裝置之製造方法，其中：該光學鄰近效應修正製程包括將一輔助特徵部件加入於該尖角角落；該第一佈局設計中的該尖角角落係一凸型尖角角落；該第一佈局設計中的該N/P型邊界更包括一凹型尖角角落；以及該光學鄰近效應修正製程更包括去除接近該凹型尖角角落的該第二摻雜區的一部分。
如申請專利範圍第6項所述之半導體裝置之製造方法，其中製造該半導體裝置的步驟包括藉由一離子佈植製程或一磊晶成長製程而形成該第一及該第二摻雜區，而使一修正的N/P型邊界包括：一向外突出的圓化角落，其對應於該第一佈局設計中的該凸型尖角角落；以及一向內突出的圓化角落，其對應於該第一佈局設計中的該凹型尖角角落。
如申請專利範圍第5項所述之半導體裝置之製造方法，其中製造該半導體裝置的步驟包括圖案化該第一及該第二摻雜區，且其中該圖案化係與該角落圓化效應有關，藉以產生一修正的N/P型邊界，其具有一向外突出的圓化角落，其中該第一佈局設計中該具尖角的角落位於在充分接近該主動區的位置，使得當使用該第一佈局設計製造該半導體裝置時，該角落圓化效應圓化該具尖角的角落，藉以縮減該主動區與該N/P型邊界之間的一距離，且其中該光學鄰近效應修正製程包括將一輔助特徵部件加入該具尖角的角落，使根據第二佈局設計製造該半導體裝置後，儘管在該角落圓化效應的影響下，該主動區與該N/P型邊界之間的一距離能免於造成縮減。
一種半導體裝置之製造方法，包括：接受用於一半導體裝置的一第一佈局設計，其中該第一佈局設計包括複數伸長的閘極線延伸於一第一方向，複數伸長的鰭延伸於不同於該第一方向的一第二方向，以及一矩形窗，其覆蓋部分該等閘極線及該等鰭，其中該矩形窗具有四個角落；藉由一光學鄰近效應修正製程修正用於該半導體裝置的該第一佈局設計，藉以產生一第二佈局設計，其包括一修正窗，該修正窗具有四個向外突出的角落；以及根據該第二佈局設計製造該半導體裝置。
如申請專利範圍第9項所述之半導體裝置之製造方法，其中該光學鄰近效應修正製程包括將一輔助特徵部件加入於該矩型窗的每個角落，其中該矩型窗定義一鰭切割窗或一臨界電壓開放式圈圍。