TWI527017B - 輸出緩衝器 - Google Patents

Description

輸出緩衝器

本發明係有關一種輸出緩衝器，特別是關於一種源極驅動器的輸出緩衝器。

當液晶顯示面板的解析度愈來愈高時，源極驅動器會有溫度過高的問題產生。造成溫度過高的原因之一在於源極驅動器於驅動液晶顯示面板時，驅動電流會流經源極驅動器內的多工器。一般矽製程的耐熱溫度範圍大約在攝氏150~200度之間。當超過耐熱溫度範圍時，會造成元件功能的異常。因此，如何降低源極驅動器的溫度成為一個重要的電路設計議題。一般降低源極驅動器之溫度的方法是增大多工器的尺寸。然而，這樣一來，積體電路的整體面積會因此變得過大。

因此亟需提出一種新穎的架構，在不增加電路面積的前提下，得以有效降低源極驅動器之溫度。

鑑於上述，本發明實施例的目的之一在於提出一種輸出緩衝器，當顯示面板被驅動時，驅動電流不會流經多工器，因而可以降低源極驅動器的整體溫度或/且電路面積。

根據本發明實施例，輸出緩衝器包含放大級電路、驅動級電路及切換器。放大級電路接收類比顯示電壓以產生放大顯示電壓。驅動級電路接收放大顯示電壓以產生緩衝顯示電壓，用以驅動顯示面板。切換器設於放大級電路與驅動級電路之間。當處於高輸出阻抗狀態時，切換器為斷開，使得驅動級電路與放大級電路彼此電性分離；當處於驅動狀態時，切換器為閉合，使得驅動級電路與放大級電路彼此電性耦合。

第一圖顯示本發明實施例之輸出緩衝器100的功能方塊圖，可用以驅動顯示面板2（例如液晶顯示面板）。在一具體例子中，本實施例之輸出緩衝器100係設於源極驅動器1內，例如設於源極驅動器1的輸出級。輸出緩衝器100的輸入端可從數位類比轉換器（DAC）110接收類比顯示電壓，輸出緩衝器100的輸出端則輸出緩衝顯示電壓至顯示面板2。

在本實施例中，輸出緩衝器100主要包含放大級電路11與驅動級電路12，其中放大級電路11自數位類比轉換器（DAC）110接收類比顯示電壓，放大級電路11所產生的放大顯示電壓則饋至驅動級電路12，而驅動級電路12所產生的緩衝顯示電壓則用以驅動顯示面板2。本實施例的輸出緩衝器100還包含切換器SW，設於放大級電路11與驅動級電路12之間，當輸出緩衝器100處於高輸出阻抗狀態，切換器SW為斷開，使得驅動級電路12與放大級電路11彼此電性分離。當輸出緩衝器100處於驅動狀態，切換器SW為閉合，使得驅動級電路12與放大級電路11彼此電性耦合。根據本實施例的特徵之一，輸出緩衝器100於驅動狀態時，流經驅動級電路12的大電流並未經過多工器，所以不會造成溫度的上升，也不需使用大尺寸的多工器。

第二圖顯示第一圖之輸出緩衝器100的電路圖。第二圖所示的輸出緩衝器100係使用差動（differential）電路架構，然而本發明並不限定於此種架構。如第二圖所示，輸出緩衝器100包含正極性輸出緩衝器100A與負極性輸出緩衝器100B。詳而言之，正極性輸出緩衝器100A包含放大級電路11A與驅動級電路12A，其中，放大級電路11A包含差動運算放大器HVOP，具正輸入端（+）與負輸入端（-），其中正輸入端（+）自數位類比轉換器（DAC）110接收類比顯示電壓Vin1。放大級電路11A還包含串接於電源與地之間的第一電晶體M1與第二電晶體M2。在本實施例中，第一電晶體M1可為P型金屬氧化物半導體（PMOS）電晶體，第二電晶體M2可為N型金屬氧化物半導體（NMOS）電晶體，第一電晶體M1與第二電晶體M2的汲極連接於中間節點A，並耦接至差動運算放大器HVOP的負輸入端（-），且第一電晶體M1與第二電晶體M2的閘極分別耦接至差動運算放大器HVOP的正、負輸出端。第一電晶體M1的閘極、汲極之間還可耦接有第一電容器CA，且第二電晶體M2的閘極、汲極之間還可耦接有第二電容器CB。

本實施例之驅動級電路12A包含串接於電源與地之間的第三電晶體M3與第四電晶體M4。在本實施例中，第三電晶體M3可為P型金屬氧化物半導體（PMOS）電晶體，第四電晶體M4可為N型金屬氧化物半導體（NMOS）電晶體，第三電晶體M3與第四電晶體M4的汲極連接於輸出節點B，並經由第一開關SW1而耦接至中間節點A（或者，差動運算放大器HVOP的負輸入端（-））。第三電晶體M3的閘極經由第一選擇器SEL1而選擇耦接至第一電晶體M1的閘極（或者，差動運算放大器HVOP的正輸出端）或選擇耦接至電源。第四電晶體M4的閘極經由第二選擇器SEL2而選擇耦接至第二電晶體M2的閘極（或者，差動運算放大器HVOP的負輸出端）或選擇耦接至地。第三電晶體M3、第四電晶體M4的元件尺寸一般較第一電晶體M1、第二電晶體M2的元件尺寸來得大，以便較大的驅動電流得以流經第三電晶體M3、第四電晶體M4。

負極性輸出緩衝器100B的電路組成相同於正極性輸出緩衝器100A。詳而言之，負極性輸出緩衝器100B包含放大級電路11B與驅動級電路12B，其中，放大級電路11B包含差動運算放大器LVOP，具正輸入端（+）與負輸入端（-），其中正輸入端（+）自數位類比轉換器（DAC）110接收類比顯示電壓Vin2。放大級電路11B還包含串接於電源與地之間的第一電晶體M1與第二電晶體M2。在本實施例中，第一電晶體M1可為P型金屬氧化物半導體（PMOS）電晶體，第二電晶體M2可為N型金屬氧化物半導體（NMOS）電晶體，第一電晶體M1與第二電晶體M2的汲極連接於中間節點A，並耦接至差動運算放大器LVOP的負輸入端（-），且第一電晶體M1與第二電晶體M2的閘極分別耦接至差動運算放大器LVOP的正、負輸出端。第一電晶體M1的閘極、汲極之間還可耦接有第一電容器CA，且第二電晶體M2的閘極、汲極之間還可耦接有第二電容器CB。

本實施例之驅動級電路12B包含串接於電源與地之間的第三電晶體M3與第四電晶體M4。在本實施例中，第三電晶體M3可為P型金屬氧化物半導體（PMOS）電晶體，第四電晶體M4可為N型金屬氧化物半導體（NMOS）電晶體，第三電晶體M3與第四電晶體M4的汲極連接於輸出節點B，並經由第一開關SW1而耦接至中間節點A（或者，差動運算放大器HVOP的負輸入端（-））。第三電晶體M3的閘極經由第一選擇器SEL1而選擇耦接至第一電晶體M1的閘極（或者，差動運算放大器HVOP的正輸出端）或選擇耦接至電源。第四電晶體M4的閘極經由第二選擇器SEL2而選擇耦接至第二電晶體M2的閘極（或者，差動運算放大器HVOP的負輸出端）或選擇耦接至地。第三電晶體M3、第四電晶體M4的元件尺寸一般較第一電晶體M1、第二電晶體M2的元件尺寸來得大，以便較大的驅動電流得以流經第三電晶體M3、第四電晶體M4。此外，本實施例的驅動級電路12還包含第二開關SW2，其二端分別耦接至驅動級電路12A、12B的輸出節點B。

根據第一圖與第二圖所示的輸出緩衝器100，本實施例可依序運作於以下的狀態。第三圖顯示第二圖之輸出緩衝器100處於高輸出阻抗狀態，此時，正極性輸出緩衝器100A與負極性輸出緩衝器100B的第一開關SW1、第一選擇器SEL1與第二選擇器SEL2皆為斷開，使得驅動級電路12與放大級電路11彼此電性分離。在高輸出阻抗狀態下，類比顯示電壓Vin1、Vin2分別被差動運算放大器HVOP、LVOP予以放大，並儲存電荷於節點A。在此同時，第二開關SW2為閉合，以利顯示面板2進行電荷分享（charge sharing）。當高輸出阻抗狀態結束時，則進入驅動狀態。

第四圖顯示第二圖之輸出緩衝器100處於驅動狀態。此時，正極性輸出緩衝器100A與負極性輸出緩衝器100B的第一開關SW1、第一選擇器SEL1與第二選擇器SEL2皆為閉合，而第二開關SW2則為斷開。於驅動狀態下，正極性輸出緩衝器100A與負極性輸出緩衝器100B的驅動級電路12A、12B驅動顯示面板2。相較於傳統輸出緩衝器的驅動電流會經過多工器，因而造成溫度的上升；反觀本實施例於驅動時的大電流並未經過多工器，所以不會造成溫度的上升，也不需使用大尺寸的多工器。此外，傳統輸出緩衝器的驅動電流還會經過第一開關SW1，因此需要使用較大的開關；反觀本實施例的驅動電流並未經過第一開關SW1，因此僅需使用一般的開關即可。

以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其它未脫離發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。

1                         源極驅動器 11                       放大級電路 11A                            放大級電路 11B                            放大級電路 12                       驅動級電路 12A                            驅動級電路 12B                            驅動級電路 100                      輸出緩衝器 100A                   正極性輸出緩衝器 100B                   負極性輸出緩衝器 110                      數位類比轉換器 2                         顯示面板 HVOP                 差動運算放大器 LVOP                 差動運算放大器 A                         中間節點 B                         輸出節點 M1                      第一電晶體 M2                      第二電晶體 M3                      第三電晶體 M4                      第四電晶體 CA                      第一電容器 CB                      第二電容器 SW                      切換器 SW1                   第一開關 SW2                   第二開關 SEL1                  第一選擇器 SEL2                  第二選擇器 Vin1~Vin2         類比顯示電壓

第一圖顯示本發明實施例之輸出緩衝器的功能方塊圖。 第二圖顯示第一圖之輸出緩衝器的電路圖。 第三圖顯示第二圖之輸出緩衝器處於高輸出阻抗狀態。 第四圖顯示第二圖之輸出緩衝器處於驅動狀態。

1                         源極驅動器 11                       放大級電路 12                       驅動級電路 100                      輸出緩衝器 110                      數位類比轉換器 2                         顯示面板 SW                      切換器

Claims (8)

1. 一種輸出緩衝器，包含：一放大級電路，接收類比顯示電壓以產生放大顯示電壓；一驅動級電路，接收該放大顯示電壓以產生緩衝顯示電壓，用以驅動一顯示面板；及一切換器，設於該放大級電路與該驅動級電路之間，當處於高輸出阻抗狀態時，該切換器為斷開，使得該驅動級電路與該放大級電路彼此電性分離，當處於驅動狀態時，該切換器為閉合，使得該驅動級電路與該放大級電路彼此電性耦合。
2. 根據申請專利範圍第1項所述之輸出緩衝器，其中該放大級電路包含：一差動運算放大器，其中一輸入端接收該類比顯示電壓；一第一電晶體；及一第二電晶體，其中該第一電晶體與該第二電晶體串接於電源與地之間，且該第一電晶體與該第二電晶體連接於中間節點，其耦接至該差動運算放大器的另一輸入端。
3. 根據申請專利範圍第2項所述之輸出緩衝器，其中該第一電晶體為P型金屬氧化物半導體(PMOS)電晶體，該第二電晶體為N型金屬氧化物半導體(NMOS)電晶體，該第一電晶體與該第二電晶體的汲極連接於該中間節點，並耦接至該差動運算放大器的負輸入端，該差動運算放大器的正輸入端接收該類比顯示電壓，且該第一電晶體與該第二電晶體的閘極分別耦接至該差動運算放大器的正、負輸出端。
4. 根據申請專利範圍第2項所述之輸出緩衝器，其中該放大級電路更包含：一第一電容器，耦接於該第一電晶體的閘極、汲極之間；及一第二電容器，耦接於該第二電晶體的閘極、汲極之間。
5. 根據申請專利範圍第2項所述之輸出緩衝器，其中該驅動級電路包含：一第三電晶體；及一第四電晶體，其中該第三電晶體與該第四電晶體串接於電源與地之間，且該第三電晶體與該第四電晶體連接於輸出節點，用以輸出該緩衝顯示電壓。
6. 根據申請專利範圍第5項所述之輸出緩衝器，其中該第三電晶體為P型金屬氧化物半導體(PMOS)電晶體，該第四電晶體為N型金屬氧化物半導體(NMOS)電晶體，且該第三電晶體與該第四電晶體的汲極連接於該輸出節點。
7. 根據申請專利範圍第5項所述之輸出緩衝器，其中該切換器包含：一第一開關，連接於該中間節點與該輸出節點之間；一第一選擇器，用以選擇耦接該第三電晶體至電源或該第一電晶體的其中之一；及一第二選擇器，用以選擇耦接該第四電晶體至地或該第二電晶體的其中之一。
8. 根據申請專利範圍第7項所述之輸出緩衝器，其中該第一電晶體、第三電晶體為P型金屬氧化物半導體(PMOS)電晶體，該第二電晶體、第四電晶體為N型金屬氧化物半導體(NMOS)電晶體，該第三電晶體的閘極經由該第一選擇器而選擇耦接至該第一電晶體的閘極或選擇耦接至電源，且該第四電晶體的閘極經由該第二選擇器而選擇耦接至該第二電晶體的閘極或選擇耦接至地。