TWI526822B - 用於多處理器電腦系統中之桌面管理介面冗餘的方法及設備 - Google Patents

用於多處理器電腦系統中之桌面管理介面冗餘的方法及設備 Download PDF

Info

Publication number
TWI526822B
TWI526822B TW099139986A TW99139986A TWI526822B TW I526822 B TWI526822 B TW I526822B TW 099139986 A TW099139986 A TW 099139986A TW 99139986 A TW99139986 A TW 99139986A TW I526822 B TWI526822 B TW I526822B
Authority
TW
Taiwan
Prior art keywords
processor
computer
instability
boot
management interface
Prior art date
Application number
TW099139986A
Other languages
English (en)
Other versions
TW201137601A (en
Inventor
布萊恩 凱利
麥克 凱斯伯
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201137601A publication Critical patent/TW201137601A/zh
Application granted granted Critical
Publication of TWI526822B publication Critical patent/TWI526822B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1417—Boot up procedures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G06F11/2025—Failover techniques using centralised failover control functionality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G06F11/2028—Failover techniques eliminating a faulty processor or activating a spare
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2043—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant where the redundant components share a common memory address space

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Stored Programmes (AREA)
  • Debugging And Monitoring (AREA)

Description

用於多處理器電腦系統中之桌面管理介面冗餘的方法及設備
本揭示一般關於多處理器電腦平台之領域，且更具體而言關於一種用於多處理器電腦系統中之桌面管理介面(DMI)冗餘的設備、系統及方法。
電腦系統可具有單處理器(single或unitary processor，UP)或多處理器組態。一種類型的多處理器組態為雙處理器(dual processor，DP)組態。在多處理器組態中，通常指定一個處理器為開機處理器，藉以在電腦系統開機時，該開機處理器為涉及開機程序的唯一處理器。如果開機處理器將電腦系統開機時失敗，該電腦通常無作用，除非採取其他措施。所需要的是多處理器電腦系統，其能夠判定開機處理器是否正常作用，且如果不是則指定另一個處理器作為開機處理器。
 【發明內容及實施方式】
在後續的發明內容中，相似組件已給定相同元件符號，無論它們是否顯示在不同實施例中。為了以清晰及簡明方式說明本揭示之實施例，圖式可不必然依照比例，且某些特徵以某些示意之形式顯示。相對於一個實施例所描述及/或說明的特徵可用相同方式或類似方式使用在一或更多個其他實施例中，及/或與其他實施例的特徵組合或取代其他實施例的特徵。
依據此揭示之各種實施例，揭示一種方法，其包含：藉由監視模組監視電腦之第一處理器的第一處理器不穩定性；根據所監視之第一處理器不穩定性，判定該第一處理器是否穩定；如果判定該第一處理器不穩定，經由多工器模組將操作優先性路由至該電腦之第二處理器，其中該第一處理器之第一桌面管理介面及該第二處理器之第二桌面管理介面係與該多工器模組通訊，且其中該第一處理器及該第二處理器係藉由處理器互連而通訊；及利用該第二處理器操作該電腦。
依據此揭示之各種實施例，揭示一種設備，其包含：第一處理器；第二處理器，經組態成經由互連與該第一處理器通訊；及多工器，經組態成將該第一處理器之第一桌面管理介面及該第二處理器之第二桌面管理介面多工處理至平台控制器集線器。
依據此說明書之各種實施例，揭示一種設備，其包含一包括主機板之電腦，該主機板包括：第一處理器；第二處理器，經組態成經由互連與該第一處理器通訊；及多工器，經組態成將該第一處理器之第一桌面管理介面及該第二處理器之第二桌面管理介面多工處理至平台控制器集線器。
相關結構元件及部件組合的這些和其他特徵與特性還有操作方法與功能，以及生產經濟，將在參照隨附圖式考量後續發明內容及所附申請專利範圍後變得更為顯著，所有這些係形成本說明書之一部分，其中相似元件符號指明各圖中對應之部分。然而，將明確理解的是，圖式僅用於說明及描述之目的，且非意圖作為界定申請專利範圍之限制。如說明書及申請專利範圍中所使用之單數形式「一」、「一個」、及「該」包括複數對象，除非上下文清楚另有所指。
第1圖顯示關於處理器拓樸之實例。二個處理器105及110經由互連而連接，諸如像是英特爾之快速通道互連(QuickPath Interconnect，QPI)的點對點處理器互連。處理器105的桌面管理介面(DMI)連接至平台控制器集線器(PCH)115，而處理器110的DMI未使用。亦稱為I/O控制器集線器(ICH)或南橋之PCH為北橋/南橋晶片組電腦架構中實施主機板(圖未示)之「較慢」功能的晶片。典型地，南橋可藉由未直接連接至CPU而與北橋有所區別。確切地說，北橋將南橋連接至CPU。經由使用控制器整合通道電路，北橋可將來自輸入/輸出(I/O)單元的信號直接連結至CPU以供資料控制及存取。
在多處理器平台中，處理器可為路由通過(route-through)致能處理器。路由通過為某些處理器之非核心內的封包路由機構。術語「非核心」意指多核心晶片中核心以外的組件(例如，用於核心的互連、匯流排介面等)。將內部區塊(CSI本地邏輯、來源位址解碼區塊、全域佇列等)中的改變用來判定封包之目的地。代替了在各節點處理封包，而根據目的地位址判定目的地節點且將該封包「路由通過」或處理。
第2圖顯示依據本揭示各種態樣之具有雙處理器(DP)拓樸的多處理器平台實例。在此實例中，二個處理器205及210可經由互連而連接，諸如點對點處理器互連。例如，該點對點互連可為QPI；然而，可以使用其他合適的處理器互連。如第2圖中所顯示，處理器205及210兩者為路由通過致能處理器；然而，這僅為範例平台組態。該等處理器不必然為路由通過致能處理器。在初始組態時，可選擇二個處理器205或210之一者作為開機處理器。處理器205之DMI及處理器210之DMI可連接至多工器MUX 215之輸入。監視器220可與MUX 215通訊，且可組態成監視開機處理器之狀況。控制器230可與監視器220、MUX 215或兩者通訊，且可組態成指示MUX 215根據由監視器220所監視之狀況而將非開機處理器指定為開機處理器。MUX 215的輸出可與PCH 225通訊。
第3圖顯示依據本揭示各種態樣之具有四處理器拓樸的另一個多處理器平台實例。在此實例中，四個處理器305、310、315及320可經由互連而連接，諸如點對點處理器互連。例如，該點對點互連可為QPI；然而，可以使用其他合適的處理器互連。如第3圖中所顯示，處理器305、310、315及320為路由通過致能處理器；然而，這僅為範例平台組態。該等處理器不必然為路由通過致能處理器。在初始組態時，可選擇四個處理器之一者作為開機處理器。處理器305、310、315及320之DMI可連接至多工器MUX 325之輸入。監視器330可與MUX 325通訊，且可組態成監視開機處理器之狀況。控制器340可與監視器330、MUX 325或兩者通訊，且可組態成指示MUX 325根據由監視器330所監視之狀況而將非開機處理器指定為開機處理器。MUX 325之輸出可與PCH 335通訊。
在一些態樣中，監視器220、330可為計時器、看門狗計時器或基板管理控制器、或離散狀態機。例如，看門狗計時器可為電腦硬體計時裝置，其組態成如果開機處理器由於一些故障狀況(諸如停擺或凍結)而忽略正常地服務看門狗計時器，則觸發系統重設。停擺或凍結發生在開機處理器、電腦程式、或者整個系統對使用者輸入變得沒有反應時。硬體可造成電腦停擺，因為其時斷時續的或者因為其與該電腦中的其他硬體不相容。並且，硬體亦可隨時間由於灰塵或熱損害而變得有缺陷。看門狗計時器可直接連接至MUX 215、325或至控制器230、340或兩者。
在一些方面中，監視器220、330可為基板管理控制器(BMC)。BMC為內崁於電腦主機板上的專用微處理器。BMC為智慧平台管理介面(IPMI)架構中的智能(intelligent)。BMC管理介於系統管理軟體與平台硬體之間的介面。內建於電腦系統中的不同類型感測器將諸如溫度、冷卻風扇速率、功率模式、作業系統(OS)狀態等參數報告給BMC。BMC監視該等感測器，且如果該等參數之任一者沒有保持在預設限制內(包括系統的潛在失效)，可傳送警告至MUX 215、325或至控制器230、340或兩者。電腦之使用者亦可與BMC通訊，以採取一些修正動作(諸如重設該系統或對該系統進行電力循環)而使停擺的OS再度運作。至BMC的實體介面可包括SMBus匯流排、RS-232串列控制台、位址及資料線、智慧平台管理匯流排(IPMB)，其使BMC能夠接受來自系統中其他管理控制器的IPMI請求訊息。
在一些態樣中，監視器220、330可組態成監視且藉由監視各種系統不穩定性而判定系統是否穩定。例如，系統不穩定性可包括所指定的開機處理器是否能夠正確地開機。其他系統不穩定性可包括系統是否能夠維持穩定達到特定持續時間，諸如大約數分鐘、數天或數週。可用各種方式實施該判定。例如，可藉由利用硬體及/或軟體實施之看門狗計時器觀察該系統而以使用者/操作手動判定系統不穩定性，或經由性能資料之系統級記錄而管理該系統不穩定性。其他參數可包括系統相較於所欲狀態運作較慢之判定、電氣不穩定性、太多開機處理器之錯誤、或在一或更多處理器內部之DMI或其他平台介面上的太多錯誤。
在一些態樣中，開機處理器組態可基於逐架構基礎而完成。例如，各種硬體配置(strapping option)(諸如以預定方式結合處理器集上的輸入)用來提供指令至該處理器，以在該處理器重設之後設定自身之組態。硬體配置可由PLD、FPGA、手動切換器所控制，或可來自平台上的另一個邏輯裝置。在一些態樣中，開機處理器可基於架構特定基礎而停用。
在一些方面中，可用數種方式設定MUX之組態。例如，可由PCH整合管理引擎、機上BMC、手動地經由前面板上的使用者介面或經由現場可程式閘陣列(FPGA)或複合可程式邏輯裝置(CPLD)而設定MUX之組態。
第4圖顯示依據本揭示各種態樣之自DP切換至DP架構的範例流程圖。程序開始於405，在此監視器220、330組態成偵測諸如處理器操作狀態中的不穩定性的狀況。如果沒有偵測到不穩定性，則程序回到405，而偵測到不穩定性則導向410。在410，將平台斷電，且MUX將DMI自插槽0重新路由至插槽1。插槽1中的處理器接著組態成為開機處理器。在415，系統以DP模式重新開機，在此該平台利用插槽1中重新路由的處理器來開機。
第5圖顯示依據本揭示各種態樣之自DP切換至單處理器(UP)架構的範例流程圖。程序開始於505，在此監視器220、330組態成偵測諸如處理器操作狀態中的不穩定性的狀況。如果沒有偵測到不穩定性，則程序回到505，而偵測到不穩定性則導向510。在510，將平台斷電，且MUX將DMI自插槽0重新路由至插槽1。插槽1中的處理器接著組態成為開機處理器或傳統處理器，且將插槽0中的處理器停用。在515，系統以UP模式重新開機，在此該平台利用插槽1中重新路由的處理器來開機。
雖然以上揭示討論了目前視為有用的各種實施例，應理解此種細節僅僅用於此目的，且應理解所附申請專利範圍不限於所揭示的實施例，但相反地意圖涵蓋在所附申請 專利範圍之精神與範疇內的修改與等效配置。
105、205、305‧‧‧具有路由通過之處理器
110、210、310‧‧‧處理器
115、225、335‧‧‧平台控制器集線器
315、320‧‧‧處理器
215、325‧‧‧多工器
220、330‧‧‧監視器
230、340‧‧‧控制器
405、410、415、505、510、515‧‧‧步驟
第1圖顯示關於處理器拓樸之實例。
第2圖顯示依據本揭示各種態樣之具有雙處理器(DP)拓樸的多處理器平台實例。
第3圖顯示依據本揭示各種態樣之具有四處理器拓樸的另一個多處理器平台實例。
第4圖顯示依據本揭示各種態樣之自DP切換至DP架構的範例流程圖。
第5圖顯示依據本揭示各種態樣之自DP切換至單處理器(UP)架構的範例流程圖。
205、210．．．具有路由通過之處理器
215．．．多工器
220．．．監視器
225．．．平台控制器集線器
230．．．控制器

Claims (28)

  1. 一種用於多處理器電腦系統中之桌面管理介面(DMI)冗餘的方法，包含：藉由監視模組監視電腦之第一處理器的第一處理器不穩定性；根據所監視之第一處理器不穩定性，判定該第一處理器是否穩定；如果判定該第一處理器不穩定，經由多工器模組將操作優先性路由至該電腦之第二處理器，其中該第一處理器之第一桌面管理介面及該第二處理器之第二桌面管理介面係經配置成經由該多工器模組連接至平台控制器集線器，且其中該第一處理器及該第二處理器係藉由處理器互連而通訊；及利用該第二處理器操作該電腦。
  2. 如申請專利範圍第1項之方法，其中該第一處理器不穩定性包括該電腦中的開機前或開機後不穩定性。
  3. 如申請專利範圍第1項之方法，其中該監視模組係選自下列所組成之群組：計時器、看門狗計時器、基板管理控制器及離散狀態機。
  4. 如申請專利範圍第2項之方法，其中該開機前不穩定性包括電源供應器或計時機構的不穩定性。
  5. 如申請專利範圍第2項之方法，其中該開機後不穩定性包括不穩定性參數，彼等選自下列所組成之群組：該電腦可操作的持續時間、該第一處理器之記憶體錯誤的預 定數量及電腦對使用者之回應或電腦活動的預定程度。
  6. 如申請專利範圍第1項之方法，進一步包含：利用該第二處理器將該電腦開機。
  7. 如申請專利範圍第1項之方法，其中該電腦包括與該多工器模組通訊之第三處理器及第四處理器。
  8. 如申請專利範圍第1項之方法，其中該判定包括：配置該第一處理器以指示該多工器模組將操作優先性路由至該第二處理器。
  9. 一種用於多處理器電腦系統中之桌面管理介面(DMI)冗餘的設備，包含：第一處理器；第二處理器，經組態成經由互連與該第一處理器通訊；及多工器，經組態成將該第一處理器之第一桌面管理介面及該第二處理器之第二桌面管理介面多工處理至平台控制器集線器。
  10. 如申請專利範圍第9項之設備，進一步包含：監視器，經組態成監視來自該多工器之狀況。
  11. 如申請專利範圍第10項之設備，進一步包含：控制器，經組態成根據所監視之狀況而選擇哪個處理器為用來將該電腦開機之開機處理器。
  12. 如申請專利範圍第9項之設備，其中該互連係點對點處理器互連。
  13. 如申請專利範圍第10項之設備，其中該監視器係 選自下列所組成之群組：計時器、看門狗計時器、基板管理控制器及離散狀態機。
  14. 如申請專利範圍第10項之設備，其中該狀況包括該電腦中的開機前或開機後不穩定性。
  15. 如申請專利範圍第14項之設備，其中該開機前不穩定性包括電源供應器或計時機構的不穩定性。
  16. 如申請專利範圍第10項之設備，其中該開機後不穩定性包括不穩定性參數，彼等選自下列所組成之群組：該電腦可操作的持續時間、該第一處理器之記憶體錯誤的預定數量及電腦對使用者之回應或電腦活動的預定程度。
  17. 一種用於多處理器電腦系統中之桌面管理介面(DMI)冗餘的設備，包含：包括主機板之電腦，該主機板包括：第一處理器；第二處理器，經組態成經由互連與該第一處理器通訊；及多工器，經組態成將該第一處理器之第一桌面管理介面及該第二處理器之第二桌面管理介面多工處理至平台控制器集線器。
  18. 如申請專利範圍第17項之設備，進一步包含：監視器，經組態成監視來自該多工器之狀況。
  19. 如申請專利範圍第18項之設備，進一步包含：控制器，經組態成根據所監視之狀況而選擇哪個處理器為用來將該電腦開機之開機處理器。
  20. 一種用於多處理器電腦系統中之桌面管理介面(DMI)冗餘的的方法，包含：藉由監視模組監視電腦之第一處理器的第一處理器不穩定性，其中該第一處理器不穩定性包括於該電腦開機前及開機後的不穩定性；根據該監視判定該第一處理器是否穩定；如果判定該第一處理器穩定，將通訊從介面多工處理至該第一處理器；以及如果判定該第一處理器不穩定，將通訊從介面多工處理至該電腦的第二處理器，其中該第一處理器及該第二處理器係藉由處理器互連而通訊。
  21. 如申請專利範圍第20項之方法，其中該監視模組包含看門狗計時器、基板管理控制器、任何其中的組合。
  22. 如申請專利範圍第20項之方法，其中該開機前不穩定性包括電源供應器或計時機構的不穩定性。
  23. 如申請專利範圍第20項之方法，其中該開機後不穩定性包括電腦操作超過定限期間或定限數目的記憶體錯誤。
  24. 一種用於多處理器電腦系統中之桌面管理介面(DMI)冗餘的設備，包含：第一處理器；第二處理器，經由互連通訊的連接至該第一處理器；及 監視器，經組態成監視該第一處理器的狀況及該第二處理器的狀況，其中該監視器經組態成在該第一處理器或該第二處理器中偵測開機前及開機後的不穩定性，以及多工器，經組態成如果判定該第一處理器為穩定，將通訊從介面路由至該第一處理器，並且如果判定該第一處理器為不穩定，則將通訊從該介面路由至該第二處理器。
  25. 如申請專利範圍第24項之設備，更包含：控制器，經組態成根據所監視之狀況而選擇哪個處理器為開機處理器，其中該控制器經組態成從至少該第一處理器與該第二處理器之中來選擇。
  26. 如申請專利範圍第24項之設備，其中該監視器包含看門狗計時器、基板管理控制器或任何其中的組合。
  27. 如申請專利範圍第24項之設備，其中該開機前不穩定性包括電源供應器或計時機構的不穩定性。
  28. 如申請專利範圍第24項之方法，其中該開機後不穩定性包括該電腦操作超過定限期間、定限數目的記憶體錯誤或任何其中的組合。
TW099139986A 2009-12-22 2010-11-19 用於多處理器電腦系統中之桌面管理介面冗餘的方法及設備 TWI526822B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/644,540 US8117494B2 (en) 2009-12-22 2009-12-22 DMI redundancy in multiple processor computer systems

Publications (2)

Publication Number Publication Date
TW201137601A TW201137601A (en) 2011-11-01
TWI526822B true TWI526822B (zh) 2016-03-21

Family

ID=43770464

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099139986A TWI526822B (zh) 2009-12-22 2010-11-19 用於多處理器電腦系統中之桌面管理介面冗餘的方法及設備

Country Status (6)

Country Link
US (3) US8117494B2 (zh)
EP (1) EP2348414A3 (zh)
JP (1) JP5296036B2 (zh)
CN (1) CN102110035B (zh)
TW (1) TWI526822B (zh)
WO (1) WO2011087594A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201218075A (en) * 2010-10-20 2012-05-01 Hon Hai Prec Ind Co Ltd Dual processor startup system
CN102955136A (zh) * 2011-08-18 2013-03-06 鸿富锦精密工业（深圳）有限公司 冗余电源辅助检测电路及方法
JP5561622B2 (ja) 2011-09-27 2014-07-30 日本電気株式会社 多重化システム、データ通信カード、状態異常検出方法、及びプログラム
TW201321943A (zh) * 2011-11-17 2013-06-01 Hon Hai Prec Ind Co Ltd 風扇控制系統及方法
CN103164234A (zh) * 2011-12-13 2013-06-19 鸿富锦精密工业（深圳）有限公司 双处理器切换装置
TW201405303A (zh) * 2012-07-30 2014-02-01 Hon Hai Prec Ind Co Ltd 底板管理控制器監控系統及方法
CN103733180A (zh) * 2013-09-29 2014-04-16 华为技术有限公司 服务器的控制方法和服务器的控制设备
US9811491B2 (en) 2015-04-07 2017-11-07 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Minimizing thermal impacts of local-access PCI devices
CN107003914B (zh) * 2016-10-31 2020-11-13 华为技术有限公司 启动物理设备的方法和使能装置
CN109670319B (zh) * 2018-12-25 2022-04-15 广东浪潮大数据研究有限公司 一种服务器flash安全管理方法及其系统

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02130666A (ja) * 1988-11-11 1990-05-18 Pfu Ltd マルチプロセッサシステムのシステム再構成方式
NL9301093A (nl) * 1993-06-23 1995-01-16 Nederland Ptt Processorcircuit omvattende een eerste processor, een geheugen en een periferiecircuit, en systeem omvattende het processorcircuit en een tweede processor.
US5491788A (en) * 1993-09-10 1996-02-13 Compaq Computer Corp. Method of booting a multiprocessor computer where execution is transferring from a first processor to a second processor based on the first processor having had a critical error
JP2000516745A (ja) * 1997-06-23 2000-12-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 機能停止しているマスタｃｐｕのスレーブｄｓｐによる再ブート
US6687818B1 (en) * 1999-07-28 2004-02-03 Unisys Corporation Method and apparatus for initiating execution of an application processor in a clustered multiprocessor system
US20020178262A1 (en) * 2001-05-22 2002-11-28 David Bonnell System and method for dynamic load balancing
US7251723B2 (en) * 2001-06-19 2007-07-31 Intel Corporation Fault resilient booting for multiprocessor system using appliance server management
US20050066218A1 (en) * 2003-09-24 2005-03-24 Stachura Thomas L. Method and apparatus for alert failover
US7366948B2 (en) * 2004-10-25 2008-04-29 Hewlett-Packard Development Company, L.P. System and method for maintaining in a multi-processor system a spare processor that is in lockstep for use in recovering from loss of lockstep for another processor
US7376816B2 (en) 2004-11-12 2008-05-20 International Business Machines Corporation Method and systems for executing load instructions that achieve sequential load consistency
US7398528B2 (en) * 2004-11-13 2008-07-08 Motorola, Inc. Method and system for efficient multiprocessor processing in a mobile wireless communication device
US8756605B2 (en) * 2004-12-17 2014-06-17 Oracle America, Inc. Method and apparatus for scheduling multiple threads for execution in a shared microprocessor pipeline
US7965736B2 (en) * 2005-08-24 2011-06-21 Qualcomm Incorporated Transmission of multiplex protocol data units in physical layer packets
JP4701929B2 (ja) * 2005-09-02 2011-06-15 株式会社日立製作所 ブート構成変更方法、管理サーバ、及び計算機システム
JP4853620B2 (ja) * 2005-12-08 2012-01-11 日本電気株式会社 マルチプロセッサシステムと初期立ち上げ方法およびプログラム
JP2008276320A (ja) * 2007-04-25 2008-11-13 Nec Corp 仮想システム制御方法およびコンピュータシステム
KR20090092371A (ko) * 2008-02-27 2009-09-01 삼성전자주식회사 래치타입 메모리 셀들로 이루어진 공유 메모리 영역을 갖는멀티포트 반도체 메모리 장치 및 그를 채용한 멀티프로세서 시스템과 멀티포트 반도체 메모리 장치의구동방법
US7971098B2 (en) * 2008-03-24 2011-06-28 Globalfoundries Inc. Bootstrap device and methods thereof
US7836335B2 (en) * 2008-04-11 2010-11-16 International Business Machines Corporation Cost-reduced redundant service processor configuration
US8228946B2 (en) * 2009-07-29 2012-07-24 General Electric Company Method for fail-safe communication

Also Published As

Publication number Publication date
EP2348414A2 (en) 2011-07-27
US8117494B2 (en) 2012-02-14
WO2011087594A3 (en) 2011-10-27
CN102110035A (zh) 2011-06-29
JP2011134314A (ja) 2011-07-07
EP2348414A3 (en) 2013-01-16
US8943360B2 (en) 2015-01-27
TW201137601A (en) 2011-11-01
US20120124416A1 (en) 2012-05-17
US20130318337A1 (en) 2013-11-28
US20110154106A1 (en) 2011-06-23
WO2011087594A2 (en) 2011-07-21
JP5296036B2 (ja) 2013-09-25
CN102110035B (zh) 2015-04-08
US8527808B2 (en) 2013-09-03

Similar Documents

Publication Publication Date Title
TWI526822B (zh) 用於多處理器電腦系統中之桌面管理介面冗餘的方法及設備
JP6530774B2 (ja) ハードウェア障害回復システム
JP6515132B2 (ja) シャーシ管理システム及びシャーシ管理方法
TWI754317B (zh) 用於網路裝置之最佳啟動路徑之方法和系統
US9477564B2 (en) Method and apparatus for dynamic node healing in a multi-node environment
US20080313312A1 (en) Apparatus, system, and method for a reconfigurable baseboard management controller
EP3349118B1 (en) Bus hang detection and find out
US9229843B2 (en) Predictively managing failover in high availability systems
TWI647993B (zh) 控制伺服器機櫃中氣流之系統及方法
JP2005500622A (ja) データ転送ルーティングメカニズムを用いるコンピュータシステムパーティショニング
JP2006201881A (ja) 情報処理装置およびシステムバス制御方法
US20180285123A1 (en) Controller consolidation, user mode, and hooks in rack scale architecture
TWI739127B (zh) 提供系統資料之方法、系統及伺服器
US7039736B2 (en) Systems and methods for accessing bus-mastered system resources
JP2012128697A (ja) 情報処理装置
US20200026682A1 (en) Techniques of accessing serial console of bmc using host serial port
TWI802385B (zh) 遠端虛擬系統、主機伺服器及電腦系統
US11983540B1 (en) Partitioning a multi-processor system having a single baseboard management controller
US11983053B1 (en) Button press gestures on a single power button to power sequence a selected partitioned node
US11934661B1 (en) Partitioning responsive to processors having a disparate number of memory modules
TW200521837A (en) Method for switching to boot multi-processor computer system