CN103164234A - 双处理器切换装置 - Google Patents
双处理器切换装置 Download PDFInfo
- Publication number
- CN103164234A CN103164234A CN2011104145449A CN201110414544A CN103164234A CN 103164234 A CN103164234 A CN 103164234A CN 2011104145449 A CN2011104145449 A CN 2011104145449A CN 201110414544 A CN201110414544 A CN 201110414544A CN 103164234 A CN103164234 A CN 103164234A
- Authority
- CN
- China
- Prior art keywords
- processing unit
- central processing
- change
- over switch
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4405—Initialisation of multiprocessor systems
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
本发明提供一种双处理器切换装置，其包括控制器、第一中央处理器及第二中央处理器、第一切换开关及第二切换开关，所述第一中央处理器作为启动捆绑处理器，第二中央处理器与第一中央处理器电性连接，第一切换开关及第二切换开关均用于侦测第一中央处理器是否安装，若第一中央处理器已经安装，第一中央处理器通过第一切换开关传送信号到控制器，控制器通过第二切换开关传送信号到第一中央处理器，若第一中央处理器未安装，第二中央处理器通过第一切换开关传送信号到控制器，控制器通过第二切换开关传送信号到第二中央处理器。该双处理器切换装置可在第一中央处理器未安装时通过第二中央处理器维持系统正常启动，使用方便。
Description
技术领域
本发明涉及一种双处理器切换装置。
背景技术
为提高系统整体处理效率及系统工作稳定性，目前很多计算机等终端服务器均采用双处理器设计。在该类双处理器切换装置中，通常指定一中央处理器（Central processing unit，CPU）作为启动捆绑处理器（Boot Strap processor，BSP），其通过直接媒体接口（Direct Media Interface，DMI）与平台控制单元（Platform Controller Hub，PCH）电性连接，而作为BSP的CPU与另一CPU则通过快速通道互联技术（Quick Path Interconnect，QPI）总线相互电性连接。然而，此装置中一般只有在作为BSP的CPU成功安装时，系统才可以正常启动。若作为BSP的CPU未成功安装时，即使另一CPU功能正常，也无法代替作为BSP的CPU启动系统，给用户带来不便。
发明内容
鉴于以上情况，有必要提供一种在启动捆绑处理器未安装时也能使系统正常启动的双处理器切换装置。
一种双处理器切换装置，其包括控制器、第一中央处理器及第二中央处理器、第一切换开关及第二切换开关，所述第一中央处理器作为启动捆绑处理器，第二中央处理器与第一中央处理器电性连接，第一切换开关及第二切换开关均用于侦测第一中央处理器是否安装，若第一中央处理器已经安装，第一中央处理器通过第一切换开关传送信号到控制器，控制器通过第二切换开关传送信号到第一中央处理器，若第一中央处理器未安装，第二中央处理器通过第一切换开关传送信号到控制器，控制器通过第二切换开关传送信号到第二中央处理器。
上述的双处理器切换装置通过第一切换开关和第二切换开关侦测启动捆绑处理器是否安装，并藉此为控制器与第一中央处理器或第二中央处理器建立不同的通信路径，进而实现第一中央处理器或第二中央处理器与控制器的双向通信。通过该双处理器切换装置，使得在启动捆绑处理器未安装时，第二中央处理器仍能正常启动系统。
附图说明
图1为本发明较佳实施方式的双处理器切换装置之功能模块图；
图2为本发明较佳实施方式的双处理器切换装置之电路图。
主要元件符号说明
| 双处理器切换装置 | 100 |
| 第一中央处理器 | 10 |
| 第二中央处理器 | 20 |
| 第一切换开关 | 30 |
| 控制器 | 40 |
| 第二切换开关 | 50 |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图1及图2，本发明的较佳实施方式提供一种双处理器切换装置100，其可为个人电脑、服务器等终端设备。该双处理器切换装置100包括第一中央处理器10、第二中央处理器20、第一切换开关30、控制器40及第二切换开关50。
该第一中央处理器10和第二中央处理器20均通过直接媒体接口（DMI）与第一切换开关30和第二切换开关50电性连接，以与控制器40实现双向通信，进而维持双处理器切换装置100正常启动及运行。在本实施例中，该第一中央处理器10为启动捆绑处理器（BSP）。
该第一中央处理器10包括一安装识别端子SKT，当该第一中央处理器10安装于双处理器切换装置100的主板上时，该安装识别端子SKT触发低电平的安装信号FM-CPU1-SKTOOC。该第一中央处理器10进一步包括信号传送端子CPU1-TX-DP0、CPU1-TX-DP1、CPU1-TX-DP2、CPU1-TX-DP3、CPU1-TX-DN0、CPU1-TX-DN1、CPU1-TX-DN2、CPU1-TX-DN3及信号接收端子CPU1-RX-DP0、CPU1-RX-DP1、CPU1-RX-DP2、CPU1-RX-DP3、CPU1-RX-DN0、CPU1-RX-DN1、CPU1-RX-DN2、CPU1-RX-DN3。该信号传送端子CPU1-TX-DP0、CPU1-TX-DP1、CPU1-TX-DP2、CPU1-TX-DP3、CPU1-TX-DN0、CPU1-TX-DN1、CPU1-TX-DN2、CPU1-TX-DN3用于向第一切换开关30传送4路差分信号，该信号接收端子CPU1-RX-DP0、CPU1-RX-DP1、CPU1-RX-DP2、CPU1-RX-DP3、CPU1-RX-DN0、CPU1-RX-DN1、CPU1-RX-DN2、CPU1-RX-DN3用于接收由第二切换开关50传送的4路差分信号。
该第二中央处理器20通过QPI总线与第一中央处理器10电性连接。该第二中央处理器20包括信号传送端子CPU2-TX-DP0、CPU2-TX-DP1、CPU2-TX-DP2、CPU2-TX-DP3、CPU2-TX-DN0、CPU2-TX-DN1、CPU2-TX-DN2、CPU2-TX-DN3及信号接收端子CPU2-RX-DP0、CPU2-RX-DP1、CPU2-RX-DP2、CPU2-RX-DP3、CPU2-RX-DN0、CPU2-RX-DN1、CPU2-RX-DN2、CPU2-RX-DN3。该信号传送端子CPU2-TX-DP0、CPU2-TX-DP1、CPU2-TX-DP2、CPU2-TX-DP3、CPU2-TX-DN0、CPU2-TX-DN1、CPU2-TX-DN2、CPU2-TX-DN3用于向第一切换开关30传送4路差分信号，该信号接收端子CPU2-RX-DP0、CPU2-RX-DP1、CPU2-RX-DP2、CPU2-RX-DP3、CPU2-RX-DN0、CPU2-RX-DN1、CPU2-RX-DN2、CPU2-RX-DN3用于接收由第二切换开关50传送的4路差分信号。
在本实施例中，该第一切换开关30为一多路选择器，其用于依据安装识别端子SKT触发的电信号FM-CPU1-SKTOOC而自动选择信号输出路径，以将第一中央处理器10或第二中央处理器20传送的4路差分信号传送至控制器40。具体地，该第一切换开关30包括信号输入端子C0-P、C0-N、C1-P、C1-N、C2-P、C2-N、C3-P、C3-N、B0-P、B0-N、B1-P、B1-N、B2-P、B2-N、B3-P、B3-N、选择端子SEL、信号输出端子A0-P、A0-N、A1-P、A1-N、A2-P、A2-N、A3-P、A3-N。其中，信号输入端子C0-N、C1-N、C2-N、C3-N、C0-P、C1-P、C2-P、C3-P分别与信号传送端子CPU1-TX-DN0、CPU1-TX-DN1、CPU1-TX-DN2、CPU1-TX-DN3、CPU1-TX-DP0、CPU1-TX-DP1、CPU1-TX-DP2、CPU1-TX-DP3电性连接，以接收第一中央处理器10传送的4路差分信号。信号输入端子B0-N、B1-N、B2-N、B3-N、B0-P、B1-P、B2-P、B3-P分别与信号传送端子CPU2-TX-DN0、CPU2-TX-DN1、CPU2-TX-DN2、CPU2-TX-DN3、CPU2-TX-DP0、CPU2-TX-DP1、CPU2-TX-DP2、CPU2-TX-DP3电性连接，以接收第二中央处理器20传送的4路差分信号。
该选择端子SEL与安装识别端子SKT电性连接，当选择端子SEL接收到安装识别端子SKT触发的低电平电信号FM-CPU1-SKTOOC时，该第一切换开关30控制信号输入端子C0-P、C0-N、C1-P、C1-N、C2-P、C2-N、C3-P、C3-N分别与信号输出端子A0-P、A0-N、A1-P、A1-N、A2-P、A2-N、A3-P、A3-N一一对应电性连接，以便第一中央处理器10传送的4路差分信号通过信号输出端子A0-P、A0-N、A1-P、A1-N、A2-P、A2-N、A3-P、A3-N输出。当选择端子SEL未接收到安装识别端子SKT触发的低电平电信号FM-CPU1-SKTOOC时，该第一切换开关30控制信号输入端子B0-P、B0-N、B1-P、B1-N、B2-P、B2-N、B3-P、B3-N分别与信号输出端子A0-P、A0-N、A1-P、A1-N、A2-P、A2-N、A3-P、A3-N一一对应电性连接，以便第二中央处理器20传送的4路差分信号通过信号输出端子A0-P、A0-N、A1-P、A1-N、A2-P、A2-N、A3-P、A3-N输出。
在本实施例中，该控制器40为平台控制单元（PCH），其用于接收由第一切换开关30输出的4路差分信号，并通过第二切换开关50向第一中央处理器10或第二中央处理器20反馈4路差分信号，进而使得该控制器40与第一中央处理器10或第二中央处理器20建立双向通信。具体地，该控制器40包括信号接收引脚RXP0、RXN0、RXP1、RXN1、RXP2、RXN2、RXP3、RXN3及信号传送引脚TXP0、TXN0、TXP1、TXN1、TXP2、TXN2、TXP3、TXN3。其中，信号接收引脚RXP0、RXN0、RXP1、RXN1、RXP2、RXN2、RXP3、RXN3分别与第一切换开关30的信号输出端子A0-P、A0-N、A1-P、A1-N、A2-P、A2-N、A3-P、A3-N一一对应电性连接，以接收由第一切换开关30输出的4路差分信号。信号传送引脚TXP0、TXN0、TXP1、TXN1、TXP2、TXN2、TXP3、TXN3用于输出4路差分信号。
在本实施例中，该第二切换开关50也为一多路选择器，其用于依据安装识别端子SKT触发的电信号FM-CPU1-SKTOOC而自动选择信号输出路径，以将控制器40输出的4路差分信号传送至第一中央处理器10或第二中央处理器20。具体地，该第二切换开关50包括信号输入引脚A0-P、A0-N、A1-P、A1-N、A2-P、A2-N、A3-P、A3-N、选择引脚SEL、信号输出引脚C0-P、C0-N、C1-P、C1-N、C2-P、C2-N、C3-P、C3-N、B0-P、B0-N、B1-P、B1-N、B2-P、B2-N、B3-P、B3-N。其中，信号输入引脚A0-P、A0-N、A1-P、A1-N、A2-P、A2-N、A3-P、A3-N分别与控制器40的信号传送引脚TXP0、TXN0、TXP1、TXN1、TXP2、TXN2、TXP3、TXN3电性连接，以接收控制器40传送的4路差分信号。该选择引脚SEL与安装识别端子SKT电性连接，当选择引脚SEL接收到安装识别端子SKT触发的低电平电信号FM-CPU1-SKTOOC时，该第二切换开关50控制信号输出引脚C0-P、C0-N、C1-P、C1-N、C2-P、C2-N、C3-P、C3-N分别与信号输入引脚A0-P、A0-N、A1-P、A1-N、A2-P、A2-N、A3-P、A3-N一一对应电性连接，并通过第一中央处理器10的信号接收端子CPU1-RX-DN0、CPU1-RX-DN1、CPU1-RX-DN2、CPU1-RX-DN3、CPU1-RX-DP0、CPU1-RX-DP1、CPU1-RX-DP2、CPU1-RX-DP3将4路差分信号传送至第一中央处理器10。当选择引脚SEL未接收到安装识别端子SKT触发的低电平电信号FM-CPU1-SKTOOC时，该第二切换开关50控制信号输出引脚B0-P、B0-N、B1-P、B1-N、B2-P、B2-N、B3-P、B3-N分别与信号输入引脚A0-P、A0-N、A1-P、A1-N、A2-P、A2-N、A3-P、A3-N一一对应电性连接，并通过第二中央处理器20的信号接收端子CPU2-RX-DN0、CPU2-RX-DN1、CPU2-RX-DN2、CPU2-RX-DN3、CPU2-RX-DP0、CPU2-RX-DP1、CPU2-RX-DP2、CPU2-RX-DP3将4路差分信号传送至第二中央处理器20。
下面举例进一步说明该双处理器切换装置100的工作原理：
当仅有第一中央处理器10安装(成功连接)于终端设备的主板上或第一中央处理器10和第二中央处理器20同时安装(成功连接)于该双处理器切换装置100的主板上时，该第一中央处理器10的安装识别端子SKT触发低电平的安装信号FM-CPU1-SKTOOC，该第一切换开关30的选择端子SEL及第二切换开关50的选择引脚SEL均接收到该低电平的安装信号FM-CPU1-SKTOOC。此时，第一切换开关30和第二切换开关50自动切换，以使第一中央处理器10与控制器40建立双向通信，即第一中央处理器10传送的4路差分信号通过第一切换开关30传送至控制器40，控制器40反馈的4路差分信号通过第二切换开关50传送至第一中央处理器10。如此，该双处理器切换装置100可仅通过第一中央处理器10或同时通过第一中央处理器10和第二中央处理器20正常启动。
当仅有第二中央处理器20安装于双处理器切换装置100的主板上时，该第一切换开关30的选择端子SEL及第二切换开关50的选择引脚SEL均未接收到低电平的安装信号FM-CPU1-SKTOOC。此时，第一切换开关30和第二切换开关50自动切换，以使第二中央处理器20与控制器40建立双向通信，即第二中央处理器20传送的4路差分信号通过第一切换开关30传送至控制器40，控制器40反馈的4路差分信号通过第二切换开关50传送至第二中央处理器20。如此，该双处理器切换装置100可仅通过第二中央处理器20正常启动。显然，本发明的双处理器切换装置100可在启动捆绑处理器（第一中央处理器10）未安装时仍能保持系统正常启动。
本发明的双处理器切换装置100通过第一切换开关30和第二切换开关50侦测启动捆绑处理器（第一中央处理器10）是否安装，进而自动选择信号输出路径，以实现第一中央处理器10和/或第二中央处理器20与控制器40双向通信。通过该双处理器切换装置100，使得系统在启动捆绑处理器未成功安装时仍能通过另一个处理器正常启动，方便了用户使用。
Claims (10)
1.一种双处理器切换装置，其包括控制器、第一中央处理器及第二中央处理器，所述第一中央处理器作为启动捆绑处理器，第二中央处理器与第一中央处理器电性连接，其特征在于：所述双处理器切换装置还包括第一切换开关及第二切换开关，第一切换开关及第二切换开关均用于侦测第一中央处理器是否安装，若第一中央处理器已经安装，第一中央处理器通过第一切换开关传送信号到控制器，控制器通过第二切换开关传送信号到第一中央处理器，若第一中央处理器未安装，第二中央处理器通过第一切换开关传送信号到控制器，控制器通过第二切换开关传送信号到第二中央处理器。
2.如权利要求1所述的双处理器切换装置，其特征在于：所述第一中央处理器包括一安装识别端子，当第一中央处理器安装时，所述安装识别端子触发低电平的安装信号。
3.如权利要求2所述的双处理器切换装置，其特征在于：所述第一切换开关包括一选择端子，所述第二切换开关包括一选择引脚，所述选择端子和选择引脚均电性连接于所述安装识别端子，用于接收安装信号并以此侦测第一中央处理器。
4.如权利要求1所述的双处理器切换装置，其特征在于：所述第一中央处理器包括多个信号传送端子，所述第二处理器包括多个信号传送端子，所述第一切换开关包括多个信号输入端子，所述第一中央处理器的信号传送端子及第二中央处理器的信号传送端子分别与一个信号输入端子电性连接以传送差分信号。
5.如权利要求4所述的双处理器切换装置，其特征在于：所述第一切换开关包括多个信号输出端子，当第一中央处理器已经安装，所述第一切换开关控制与第一中央处理器的信号传送端子电性连接的信号输入端子电性连接至信号输出端子，当第一中央处理器未安装，所述第一切换开关控制与第二中央处理器的信号传送端子电性连接的信号输入端子电性连接至信号输出端子。
6.如权利要求5所述的双处理器切换装置，其特征在于：所述控制器包括多个信号接收引脚，所述多个信号接收引脚与第一切换开关的多个信号输出端子一一对应电性连接，用于接收第一中央处理器或第二中央处理器传送的差分信号。
7.如权利要求1所述的双处理器切换装置，其特征在于：所述控制器包括多个信号传送引脚，所述第二切换开关包括多个信号输入引脚，所述多个信号传送引脚与多个信号输入引脚一一对应电性连接，控制器通过信号传送引脚向第二切换开关反馈差分信号。
8.如权利要求7所述的双处理器切换装置，其特征在于：所述第二切换开关包括多个信号输出引脚，当第一中央处理器已经安装，所述第二切换开关控制信号输出引脚电性连接于信号输入引脚与第一中央处理器的信号接收端子之间，当第一中央处理器未安装，所述第二切换开关控制信号输出引脚电性连接于信号输入引脚与第二中央处理器的信号接收端子之间。
9.如权利要求1所述的双处理器切换装置，其特征在于：所述第一切换开关和第二切换开关均为多路选择器。
10.如权利要求1所述的双处理器切换装置，其特征在于：所述控制器为平台控制单元。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011104145449A CN103164234A (zh) | 2011-12-13 | 2011-12-13 | 双处理器切换装置 |
| TW100146438A TW201324359A (zh) | 2011-12-13 | 2011-12-15 | 雙處理器切換裝置 |
| US13/483,061 US20130151813A1 (en) | 2011-12-13 | 2012-05-30 | Switch system for dual central processing units |
| JP2012269109A JP2013125546A (ja) | 2011-12-13 | 2012-12-10 | デュアルプロセッサの切替装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011104145449A CN103164234A (zh) | 2011-12-13 | 2011-12-13 | 双处理器切换装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103164234A true CN103164234A (zh) | 2013-06-19 |
Family
ID=48573128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011104145449A Pending CN103164234A (zh) | 2011-12-13 | 2011-12-13 | 双处理器切换装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20130151813A1 (zh) |
| JP (1) | JP2013125546A (zh) |
| CN (1) | CN103164234A (zh) |
| TW (1) | TW201324359A (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105653495B (zh) * | 2014-11-13 | 2019-01-18 | 鸿富锦精密工业（深圳）有限公司 | 双处理器电子装置及其快速开机启动的方法 |
| US11657014B2 (en) * | 2020-12-08 | 2023-05-23 | Advanced Micro Devices, Inc. | Signal bridging using an unpopulated processor interconnect |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5590363A (en) * | 1989-04-18 | 1996-12-31 | Dell Usa, L.P. | Circuit for detection of co-processor unit presence and for correction of its absence |
| US5724527A (en) * | 1995-12-28 | 1998-03-03 | Intel Corporation | Fault-tolerant boot strap mechanism for a multiprocessor system |
| US5904733A (en) * | 1997-07-31 | 1999-05-18 | Intel Corporation | Bootstrap processor selection architecture in SMP systems |
| US6594756B1 (en) * | 1999-09-08 | 2003-07-15 | Intel Corporation | Multi-processor system for selecting a processor which has successfully written it's ID into write-once register after system reset as the boot-strap processor |
| US6611911B1 (en) * | 1999-12-30 | 2003-08-26 | Intel Corporation | Bootstrap processor election mechanism on multiple cluster bus system |
| US6925556B2 (en) * | 2001-02-14 | 2005-08-02 | Intel Corporation | Method and system to determine the bootstrap processor from a plurality of operable processors |
| US20050132095A1 (en) * | 2003-12-10 | 2005-06-16 | Collins David L. | Method and apparatus for controlling peripheral devices in a computer system |
| US7917743B2 (en) * | 2007-11-14 | 2011-03-29 | Dell Products L.P. | System and method for a remote information handling system boot |
| US8117494B2 (en) * | 2009-12-22 | 2012-02-14 | Intel Corporation | DMI redundancy in multiple processor computer systems |
-
2011
- 2011-12-13 CN CN2011104145449A patent/CN103164234A/zh active Pending
- 2011-12-15 TW TW100146438A patent/TW201324359A/zh unknown
-
2012
- 2012-05-30 US US13/483,061 patent/US20130151813A1/en not_active Abandoned
- 2012-12-10 JP JP2012269109A patent/JP2013125546A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20130151813A1 (en) | 2013-06-13 |
| JP2013125546A (ja) | 2013-06-24 |
| TW201324359A (zh) | 2013-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9858238B2 (en) | Dual mode USB and serial console port | |
| EP3171245B1 (en) | Method, apparatus, and system for upgrading adapter | |
| WO2004049149A1 (en) | Usb accessory adaptor | |
| WO2009099657A3 (en) | Wireless interface circuits for wired thermostats and electrical service demand management | |
| CN101981553A (zh) | 非对称通用串行总线通信 | |
| EP2453586B1 (en) | Signal reception device and implementing method thereof | |
| CN112579492A (zh) | 具不同类型连接端口的通用序列总线集线装置之连接方法 | |
| CN102820889A (zh) | 并行通信装置及其通信方法 | |
| KR101185971B1 (ko) | 통신 시스템, 시험 장치, 통신 장치, 통신 방법 및 시험 방법 | |
| CN103164234A (zh) | 双处理器切换装置 | |
| US20080089350A1 (en) | Communication system | |
| CN105703935A (zh) | 具自动切换共享网络功能的服务器系统 | |
| CN103392303B (zh) | 接收端检测方法、检测电路、光模块及系统 | |
| CN102253686B (zh) | 服务器系统及其切换方法 | |
| US20120083212A1 (en) | Data transmitting system and data transmitting method | |
| US20100057961A1 (en) | Network device and data transmitting method | |
| CN101782856A (zh) | 电脑系统 | |
| US8806079B2 (en) | Interface circuit and an electronic device including the same | |
| CN102076122A (zh) | 一种用于控制手持终端下载通路的装置及方法 | |
| US11112843B2 (en) | Image processing device, image processing system, and control method of image processing device | |
| CN218413460U (zh) | 一种pd控制电路、芯片、电子设备和通信系统 | |
| US8601180B1 (en) | Composite functional transmission line | |
| JP7371260B2 (ja) | 電子機器、及び接続検査方法 | |
| CN105653480A (zh) | Pcie设备通信系统 | |
| EP2687939A1 (en) | Composite functional transmission line |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C05 | Deemed withdrawal (patent law before 1993) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130619 |