CN102110035B - 多处理器计算机系统中的dmi冗余 - Google Patents

多处理器计算机系统中的dmi冗余 Download PDF

Info

Publication number
CN102110035B
CN102110035B CN201010620079.XA CN201010620079A CN102110035B CN 102110035 B CN102110035 B CN 102110035B CN 201010620079 A CN201010620079 A CN 201010620079A CN 102110035 B CN102110035 B CN 102110035B
Authority
CN
China
Prior art keywords
processor
instability
multiplexer
management interface
computing machine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010620079.XA
Other languages
English (en)
Other versions
CN102110035A (zh
Inventor
B·凯利
M·J·贾斯帕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN102110035A publication Critical patent/CN102110035A/zh
Application granted granted Critical
Publication of CN102110035B publication Critical patent/CN102110035B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1417—Boot up procedures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G06F11/2025—Failover techniques using centralised failover control functionality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G06F11/2028—Failover techniques eliminating a faulty processor or activating a spare
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2043—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant where the redundant components share a common memory address space

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Stored Programmes (AREA)
  • Debugging And Monitoring (AREA)

Abstract

根据本发明的不同方面，揭示了一种方法和装置，包括以下方面：通过监视模块监视计算机的第一处理器的第一处理器不稳定性；基于所监视到的第一处理器不稳定性确定所述第一处理器是否稳定；如果确定第一处理器不稳定，通过多路复用器模块将运行优先级路由到该计算机的第二处理器，其中第一处理器的第一桌面管理接口以及第二处理器的第二桌面管理接口与多路复用器模块通信，且其中第一处理器和第二处理器通过处理器内连进行通信；使用第二处理器运行计算机。

Description

多处理器计算机系统中的DMI冗余
背景技术
本发明一般涉及多处理器计算机平台领域，尤其涉及用于多处理器计算机系统中桌面管理接口(DMI)冗余的装置、系统和方法。
计算机系统可以具有一个(单)处理器(UP)或多处理器配置。一种类型的多处理器配置是双处理器(DP)配置。在多处理器配置中，典型地，处理器中的一个被指定成引导处理器，当计算机系统启动之时，该引导处理器是参与启动过程的唯一处理器。如果该引导处理器未能启动该计算机系统，除非采取其他措施否则该计算机不会运行。需要这样一种多处理器计算机系统，它可以确定引导处理器是否正确运作，如果没有，指定另一个处理器作为引导处理器。
附图说明
图1示出了相关处理器拓扑结构的实例。
图2示出了根据本发明的不同方面的具有双处理器(DP)拓扑结构的多处理器平台的实例。
图3示出了根据本发明的不同方面的具有四处理器拓扑结构的多处理器平台的另一个实例。
图4示出了根据本发明的不同方面的从DP到DP结构转换的流程图的实例。
图5示出了根据本发明的不同方面的从DP到单处理器(UP)结构转换的流程图的实例。
具体实施方式
在下面的描述中，无论是否出现在不同实施例中，给予类似组件相同附图标记。为了将本发明的实施例以清楚简明的方式示出，附图不需按比例，且特定特征以示意性格式表示。相对一个实施例描述和/或示出的特征，可以被以相同或类似方式用在一个或多个其他实施例中和/或结合或替代其他实施例中的特征。
根据本发明的多个实施例，揭示了一种方法，包括以下方面：通过监视模块来监视计算机的第一处理器的第一处理器不稳定性；基于所监视到的第一处理器不稳定性确定所述第一处理器是否稳定；如果确定第一处理器不稳定，通过多路复用器模块将运行优先级路由到该计算机的第二处理器，其中第一处理器的第一桌面管理接口以及第二处理器的第二桌面管理接口与多路复用器模块通信，且其中第一处理器和第二处理器通过处理器内连进行通信；使用第二处理器运行计算机。
根据本发明的多个实施例，揭示了一种装置，包括以下方面：第一处理器；第二处理器，配置用于通过内连和第一处理器通信；以及多路复用器，配置用于将第一处理器的第一桌面管理接口和第二处理器的第二桌面管理接口多路复用到平台控制器集线器。
根据本发明的多个实施例，揭示了一种装置，包括以下方面：包括插件板的计算机，该插件板包括：第一处理器；第二处理器，配置用于通过内连和第一处理器通信；以及多路复用器，配置用于多路复用连接到平台控制器集线器的第一处理器的第一桌面管理接口和第二处理器的第二桌面管理接口。
这些和其他的特征和特点，以及结构的相关元件及部件和产品系统的组合的操作方法和功能，通过考虑以下描述和所附的权利要求结合附图将变得更清晰，这一切构成了说明书的一部分，其中类似的附图标记指定不同附图中的相对应部分。可以清楚地理解，附图仅仅是为了图示和描述的目的而不是对权利要求的界限的限定。在说明书和权利要求中，除非特别说明，单数的“一个”和“所述”包含了复数对象。
图1示出了相关处理器拓扑结构的实例。两个处理器，105和110通过内连相连，例如类似英特尔的QuickPath内连(QPI)的点对点处理器内连。处理器105的桌面管理接口(DMI)连接到平台控制集线器(PCH)115，而处理器110的DMI未使用。PCH，也称I/O控制器集线器(ICH)或南桥(Southbridge)，是在北桥/南桥(Northbridge/Southbridge)芯片集计算机结构中执行底板(未示出)的“减缓”能力的芯片。典型地，南桥可以根据未被直接连接到CPU而与北桥区分开。事实上，北桥将南桥连接到CPU。通过使用控制器集成通道电路，北桥可以将来自输入/输出(I/O)单元的信号直接链接到CPU，用于数据控制和访问。
在多处理器平台中，处理器可以是可直接路由(route-through enabled)处理器。直接路由是特定处理器的非核区中的包路由机制。术语“非核区”指多核芯片的除核以外的组件(例如，核的内连、总线接口等)。内部块(CSI本地逻辑，源地址解码块，全局队列，等)中的变化被用于确定包的目的地。作为在每个节点处理包的替代，确定目的地节点，并且“直接路由”或基于目的地地址进行处理。
图2示出了根据本发明的不同方面的具有双处理器(DP)拓扑结构的多处理器平台的实例。在这个实例中，两个处理器205和210可以通过内连连接，诸如点对点处理器内连。例如，点对点内连可以是QPI；然而，也可采用其他合适的处理器内连。如图2所示，处理器205和210均为可直接路由的处理器；然而，这仅仅是示例的平台配置。处理器不需要是可直接路由的。在最初的配置中，两个处理器205和210之一可以被选为引导处理器。处理器205的DMI和处理器210的DMI可以被连接到多路复用器MUX215的输入。监控器220可与MUX215通信且可被配置为监视引导进程的情况。控制器230可与监控器220、MUX215或两者通信，并配置用于指令MUX215来根据监控器220所监视的情况将非引导处理器指定为引导处理器。MUX215的输出可与PCH225通信。
图3示出了根据本发明的不同方面的具有四处理器拓扑结构的多处理器平台的另一个实例。在这个实例中，四个处理器305、310、315和320可以通过内连连接，诸如点对点处理器内连。例如，点对点内连可以是QPI；然而，也可采用其他合适的处理器内连。如图3所示，处理器305、310、315和320均为可直接路由的处理器；然而，这仅仅是示例的平台配置。处理器不需要是可直接路由的。在最初的配置中，四个处理器305、310、315和320之一可以被选为引导处理器。处理器305、310、315和320的DMI可以被连接到多路复用器MUX325的输入。监控器330可与MUX325通信且可被配置为监视引导进程的情况。控制器340可与监控器330、MUX325或两者通信，并配置用于指令MUX325来根据监控器330所监视的情况将非引导处理器指定为引导处理器。MUX325的输出可与PCH335通信。
在某些方面，监控器220、330可以是时钟、监视器时钟(watchdog timer)或基板管理控制器(baseboard management controller)，或离散状态机(discretestate machine)。例如，监视器时钟可以是计算机硬件计时装置，配置用于，如果引导处理器因某种错误情况，如挂起或冻结，忽视了对监视器的正常服务，则触发系统重启。挂起或冻结发生在引导处理器、计算机程序或整个系统对用户输入不响应之时。硬件可以导致计算机挂起，因为它是间歇的或因为它与计算机中的其他硬件不匹配。同样，硬件也可能随时间的过去因为灰尘或热损坏变得有缺陷。监视器可以直接连接到MUX215、325或控制器230、340或两者。
在某些方面，监控器220、330可以是基板管理控制器(BMC)。BMC是植入计算机底板的专门的微控制器。BMC是智能平台管理监控(IPMI)结构的智能。BMC管理系统管理软件和平台硬件之间的接口。计算机系统中安装的不同类型的传感器向BMC报告诸如温度、散热风扇速度、电源模式、操作系统(OS)状态等参数。BMC监控这些传感器，并且如果任何参数不在预设限度内包括系统潜在的故障，可向MUX215、325或控制器230、340或两者发送警报。计算机的用户也可与BMC通信来采取一些纠正的行动，如将系统重启或循环供电使得挂起的OS再次运行。连接到BMC的物理接口可包括SMBus总线、RS-232串行控制台、地址和数据线以及智能平台总线(IPMB)，使得BMC能够接收来自系统中其他管理控制器的IPMI请求消息。
在某些方面，监控器220、330可以被配置用于通过监控各种系统不稳定性来监控和确定系统是否稳定。例如，系统不稳定性可以包括指定的引导处理器是否可以正确引导。其他系统不稳定性可以包括系统在指定的持续时间期间，例如以分钟，日或星期的顺序，是否能够保持稳定。可以以不同方式来进行确定。例如，系统不稳定性可以由用户手工/通过使用硬件和/或软件实现的监视器时钟的系统观察的操作来确定，或通过性能数据的系统层面上的日志来管理。其他参数可以包括确定系统相比期望的状态运行更慢、电的不稳定性、引导处理器的存储器错误、或DMI或者本地连接到一个或多个处理器的其他平台接口上的过多错误。
在某些方面，引导处理器配置可以通过结构基础在一结构上完成。例如，各种跨接选择，诸如，以预定的方式设置的处理器输入的组合，用于向处理器提供指示以当它重置之后配置它自己。跨接选择可以由PLD、FPGA、手动切换、或平台上的另一个逻辑装置来控制。在某些方面，引导处理器可以在结构特定基础上被停用。
在某些方面，MUX能以几种途径被配置。例如，MUX可以通过PCH集成易管理引擎(Manageability Engine)、装板的BMC、通过前面板上的用户接口手工，或通过现场可编程门阵列配置(FPGA)或合成可编程逻辑器件(CPLD)，进行配置。
图4示出了根据本发明的不同方面的从DP到DP结构转换的流程图的实例。进程在405开始，监控器220，330被配置用于监测一种情况，例如处理器的运行状态中的不稳定性。如果没有监测到不稳定性，进程返回405，监测到的不稳定性进入410。在410，平台被掉电，MUX将DIM从插槽0重路由到插槽1。插槽1中的处理器被配置为引导处理器。在415，系统以DP模式重启，平台使用插槽1中被重路由的处理器启动。
图5示出了根据本发明的不同方面的从DP到单处理器(UP)结构转换的流程图的实例。进程在505开始，监控器220，330被配置用于监测一种情况，例如处理器的运行状态中的不稳定性。如果没有监测到不稳定性，进程返回505，监测到的不稳定性进入510。在410，平台被掉电，MUX将DIM从插槽0重路由到插槽1。插槽1中的处理器被配置为引导处理器或传统(legacy)处理器，且插槽0中的处理器停用。在515，系统以UP模式重启，平台使用插槽1中被重路由的处理器启动。
尽管上面的揭示讨论了当前认为的各种有用实施例，可以理解这些具体内容仅仅是为了那个目的，所附的权利要求并不被限制在所揭示的实施例中，而是相反，旨在覆盖所附权利要求的精神和范围之内变化和等效安排。

Claims (16)

1.一种用于多处理器计算机系统中的DMI冗余的方法，包括：
通过监视模块来监视计算机的第一处理器的第一处理器不稳定性；
基于所监视到的所述第一处理器不稳定性确定所述第一处理器是否稳定；
如果确定所述第一处理器不稳定，通过多路复用器模块将运行优先级路由到所述计算机的第二处理器，其中所述第一处理器的第一桌面管理接口以及所述第二处理器的第二桌面管理接口与所述多路复用器模块通信，且其中所述第一处理器和所述第二处理器通过处理器内连进行通信；以及
使用所述第二处理器运行所述计算机。
2.如权利要求1所述的方法，其特征在于，所述第一处理器不稳定性包括所述计算机中的启动之前或启动之后不稳定性。
3.如权利要求1所述的方法，其特征在于，所述监视模块从以下中选择：时钟、监视器时钟或基板管理控制器，和离散状态机。
4.如权利要求2所述的方法，其特征在于，所述启动之前的不稳定性包括电源或时钟机制的不稳定性。
5.如权利要求2所述的方法，其特征在于，所述启动之后的不稳定性包括选自以下的不稳定性参数：计算机运行持续时间，所述第一处理器的存储器错误的预定数量，以及对用户或计算机活动的计算机响应的预定水平。
6.如权利要求1所述的方法，其特征在于，还包括使用第二处理器启动计算机。
7.如权利要求1所述的方法，其特征在于，所述第一处理器的第一桌面管理接口和所述第二处理器的第二桌面管理接口被安排为通过所述多路复用器模块连接到平台控制器集线器。
8.如权利要求1所述的方法，其特征在于，所述计算机包括与所述多路复用器模块通信的第三处理器和第四处理器。
9.如权利要求1所述的方法，其特征在于，所述确定包括安排所述第一处理器以指令所述多路复用器模块将运行优先级路由到所述第二处理器。
10.一种用于多处理器计算机系统中的DMI冗余的装置，包括：
第一处理器；
第二处理器，配置用于通过内连和所述第一处理器通信；以及
多路复用器，配置用于将所述第一处理器的第一桌面管理接口和所述第二处理器的第二桌面管理接口多路复用到平台控制器集线器；
监控器，配置用于监视所述第一处理器的第一处理器不稳定性，并基于所监视到的所述第一处理器不稳定性确定所述第一处理器是否稳定；以及
控制器，配置用于，如果确定所述第一处理器不稳定，则指令所述多路复用器将所述第二处理器指定为引导处理器。
11.如权利要求10所述的装置，其特征在于，所述内连是点对点处理器内连。
12.如权利要求10所述的装置，其特征在于，所述监控器从以下中选择：时钟、监视器时钟或基板管理控制器，和离散状态机。
13.如权利要求10所述的装置，其特征在于，所述第一处理器不稳定性包括所述计算机中的启动之前或启动之后不稳定性。
14.如权利要求13所述的装置，其特征在于，所述启动之前的不稳定性包括电源或时钟机制的不稳定性。
15.如权利要求13所述的装置，其特征在于，所述启动之后的不稳定性包括选自以下的不稳定性参数：计算机运行持续时间，所述第一处理器的存储器错误的预定数量，以及对用户或计算机活动的计算机响应的预定水平。
16.一种用于多处理器计算机系统中的DMI冗余的装置，包括：
包括插件板的计算机，该插件板包括：
第一处理器；
第二处理器，配置用于通过内连和第一处理器通信；以及
多路复用器，配置用于多路复用连接到平台控制器集线器的第一处理器的第一桌面管理接口和第二处理器的第二桌面管理接口；
监控器，配置用于监视所述第一处理器的第一处理器不稳定性，并基于所监视到的所述第一处理器不稳定性确定所述第一处理器是否稳定；以及
控制器，配置用于，如果确定所述第一处理器不稳定，则指令所述多路复用器将所述第二处理器指定为引导处理器。
CN201010620079.XA 2009-12-22 2010-12-21 多处理器计算机系统中的dmi冗余 Active CN102110035B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/644,540 US8117494B2 (en) 2009-12-22 2009-12-22 DMI redundancy in multiple processor computer systems
US12/644,540 2009-12-22

Publications (2)

Publication Number Publication Date
CN102110035A CN102110035A (zh) 2011-06-29
CN102110035B true CN102110035B (zh) 2015-04-08

Family

ID=43770464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010620079.XA Active CN102110035B (zh) 2009-12-22 2010-12-21 多处理器计算机系统中的dmi冗余

Country Status (6)

Country Link
US (3) US8117494B2 (zh)
EP (1) EP2348414A3 (zh)
JP (1) JP5296036B2 (zh)
CN (1) CN102110035B (zh)
TW (1) TWI526822B (zh)
WO (1) WO2011087594A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201218075A (en) * 2010-10-20 2012-05-01 Hon Hai Prec Ind Co Ltd Dual processor startup system
CN102955136A (zh) * 2011-08-18 2013-03-06 鸿富锦精密工业（深圳）有限公司 冗余电源辅助检测电路及方法
JP5561622B2 (ja) * 2011-09-27 2014-07-30 日本電気株式会社 多重化システム、データ通信カード、状態異常検出方法、及びプログラム
TW201321943A (zh) * 2011-11-17 2013-06-01 Hon Hai Prec Ind Co Ltd 風扇控制系統及方法
CN103164234A (zh) * 2011-12-13 2013-06-19 鸿富锦精密工业（深圳）有限公司 双处理器切换装置
TW201405303A (zh) * 2012-07-30 2014-02-01 Hon Hai Prec Ind Co Ltd 底板管理控制器監控系統及方法
JP6034990B2 (ja) * 2013-09-29 2016-11-30 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． サーバ制御方法及びサーバ制御装置
US9811491B2 (en) 2015-04-07 2017-11-07 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Minimizing thermal impacts of local-access PCI devices
EP3764234B1 (en) * 2016-10-31 2022-06-29 Huawei Technologies Co., Ltd. Method and enable apparatus for starting physical device
CN109670319B (zh) * 2018-12-25 2022-04-15 广东浪潮大数据研究有限公司 一种服务器flash安全管理方法及其系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101292533A (zh) * 2005-08-24 2008-10-22 高通股份有限公司 物理层包中的多路复用协议数据单元的传输

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02130666A (ja) * 1988-11-11 1990-05-18 Pfu Ltd マルチプロセッサシステムのシステム再構成方式
NL9301093A (nl) * 1993-06-23 1995-01-16 Nederland Ptt Processorcircuit omvattende een eerste processor, een geheugen en een periferiecircuit, en systeem omvattende het processorcircuit en een tweede processor.
US5491788A (en) * 1993-09-10 1996-02-13 Compaq Computer Corp. Method of booting a multiprocessor computer where execution is transferring from a first processor to a second processor based on the first processor having had a critical error
JP2000516745A (ja) * 1997-06-23 2000-12-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 機能停止しているマスタｃｐｕのスレーブｄｓｐによる再ブート
US6687818B1 (en) * 1999-07-28 2004-02-03 Unisys Corporation Method and apparatus for initiating execution of an application processor in a clustered multiprocessor system
US20020178262A1 (en) * 2001-05-22 2002-11-28 David Bonnell System and method for dynamic load balancing
US7251723B2 (en) * 2001-06-19 2007-07-31 Intel Corporation Fault resilient booting for multiprocessor system using appliance server management
US20050066218A1 (en) * 2003-09-24 2005-03-24 Stachura Thomas L. Method and apparatus for alert failover
US7366948B2 (en) * 2004-10-25 2008-04-29 Hewlett-Packard Development Company, L.P. System and method for maintaining in a multi-processor system a spare processor that is in lockstep for use in recovering from loss of lockstep for another processor
US7376816B2 (en) 2004-11-12 2008-05-20 International Business Machines Corporation Method and systems for executing load instructions that achieve sequential load consistency
US7398528B2 (en) * 2004-11-13 2008-07-08 Motorola, Inc. Method and system for efficient multiprocessor processing in a mobile wireless communication device
US8756605B2 (en) * 2004-12-17 2014-06-17 Oracle America, Inc. Method and apparatus for scheduling multiple threads for execution in a shared microprocessor pipeline
JP4701929B2 (ja) * 2005-09-02 2011-06-15 株式会社日立製作所 ブート構成変更方法、管理サーバ、及び計算機システム
JP4853620B2 (ja) * 2005-12-08 2012-01-11 日本電気株式会社 マルチプロセッサシステムと初期立ち上げ方法およびプログラム
JP2008276320A (ja) * 2007-04-25 2008-11-13 Nec Corp 仮想システム制御方法およびコンピュータシステム
KR20090092371A (ko) * 2008-02-27 2009-09-01 삼성전자주식회사 래치타입 메모리 셀들로 이루어진 공유 메모리 영역을 갖는멀티포트 반도체 메모리 장치 및 그를 채용한 멀티프로세서 시스템과 멀티포트 반도체 메모리 장치의구동방법
US7971098B2 (en) * 2008-03-24 2011-06-28 Globalfoundries Inc. Bootstrap device and methods thereof
US7836335B2 (en) * 2008-04-11 2010-11-16 International Business Machines Corporation Cost-reduced redundant service processor configuration
US8228946B2 (en) * 2009-07-29 2012-07-24 General Electric Company Method for fail-safe communication

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101292533A (zh) * 2005-08-24 2008-10-22 高通股份有限公司 物理层包中的多路复用协议数据单元的传输

Also Published As

Publication number Publication date
WO2011087594A2 (en) 2011-07-21
CN102110035A (zh) 2011-06-29
US20120124416A1 (en) 2012-05-17
JP5296036B2 (ja) 2013-09-25
US8943360B2 (en) 2015-01-27
WO2011087594A3 (en) 2011-10-27
US8527808B2 (en) 2013-09-03
US20130318337A1 (en) 2013-11-28
US8117494B2 (en) 2012-02-14
EP2348414A2 (en) 2011-07-27
TW201137601A (en) 2011-11-01
EP2348414A3 (en) 2013-01-16
US20110154106A1 (en) 2011-06-23
TWI526822B (zh) 2016-03-21
JP2011134314A (ja) 2011-07-07

Similar Documents

Publication Publication Date Title
CN102110035B (zh) 多处理器计算机系统中的dmi冗余
CN109471770B (zh) 一种系统管理方法和装置
CN105204965B (zh) 用于多节点环境中的动态节点修复的方法和装置
US7398380B1 (en) Dynamic hardware partitioning of symmetric multiprocessing systems
US9619243B2 (en) Synchronous BMC configuration and operation within cluster of BMC
US7007192B2 (en) Information processing system, and method and program for controlling the same
WO2019099358A1 (en) Dynamic reconfiguration of resilient logical modules in a software defined server
JP2017224272A (ja) ハードウェア障害回復システム
JP2002014939A (ja) マルチパーティション・コンピュータ・システム
JP2005500622A (ja) データ転送ルーティングメカニズムを用いるコンピュータシステムパーティショニング
GB2507604A (en) Rack and method thereof for simultaneously updating basic input output systems
US9229843B2 (en) Predictively managing failover in high availability systems
CN102289402A (zh) 一种基于物理多分区计算机体系结构的监控管理方法
CN117992270B (zh) 一种内存资源管理系统、方法、装置、设备及存储介质
CN111949320A (zh) 提供系统数据的方法、系统及服务器
CN114356725B (zh) 机箱管理系统
CN117555760B (zh) 服务器监测方法及装置、基板控制器及嵌入式系统
US20040139259A1 (en) Systems and methods for accessing bus-mastered system resources
CN102957563B (zh) Linux集群故障自动恢复方法和Linux集群故障自动恢复系统
CN115599617B (zh) 总线检测方法、装置、服务器及电子设备
CN111459768A (zh) 一种硬盘管理方法、装置、设备及机器可读存储介质
CN116501343A (zh) 一种程序升级方法、电源及计算设备
CN103890687A (zh) 计算机的管理
US20240329875A1 (en) Selective connection of controllers to a single-ported input/output device
CN117648372A (zh) 一种故障信息的同步方法、装置和一种服务器架构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant