TWI518495B - 實施減小電力狀態之晶片及運算平台 - Google Patents

實施減小電力狀態之晶片及運算平台 Download PDF

Info

Publication number
TWI518495B
TWI518495B TW103135191A TW103135191A TWI518495B TW I518495 B TWI518495 B TW I518495B TW 103135191 A TW103135191 A TW 103135191A TW 103135191 A TW103135191 A TW 103135191A TW I518495 B TWI518495 B TW I518495B
Authority
TW
Taiwan
Prior art keywords
component
power mode
pcie
reduced power
processor
Prior art date
Application number
TW103135191A
Other languages
English (en)
Other versions
TW201518922A (zh
Inventor
吉姆 華奇
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201518922A publication Critical patent/TW201518922A/zh
Application granted granted Critical
Publication of TWI518495B publication Critical patent/TWI518495B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Remote Monitoring And Control Of Power-Distribution Networks (AREA)
  • Measuring Volume Flow (AREA)
  • Train Traffic Observation, Control, And Security (AREA)

Description

實施減小電力狀態之晶片及運算平台
本發明係大致有關運算平台中之減小電力狀態。
運算平台(與諸如WindowsTM等的作業系統結合之平台硬體)通常可進入較低電力狀態。例如，可以WindowsTM及其他作業系統連同諸如PCI Express及USB3實施一些所謂的"S"狀態(S0、S3、S4、及S5)狀態。
在某些系統中，S0可以是最現用狀態(active state)，S3可以是一待命狀態(standby state)、S4可以是一休眠狀態(hibernate state)，且S5可以是一關閉狀態。在該最現用狀態(S0)內，可以有一些具有不同活動的進一步之子狀態，以便節省該平台中之電力。這些狀態中之一狀態可被稱為S0ix狀態。在該狀態中，縱然該系統係處於S0(現用)狀態，諸如PCIe裝置以及系統控制器及/或平台控制部分等的硬體組件也可處於減小電力模式。
S0ix進入及退出通常需要諸如一平台控制中心 (Platform Controller Hub；簡稱PCH)等的一平台控制 區塊內的一系統控制器與各周邊組件高速介面(Peripheral Component Interface Express；簡稱PCIe)裝置間之協調。在傳統的技術中，一裝置通常藉由啟動一L1(低電力PCIe鏈路狀態)退出，而啟動S0ix退出(以便進入一更現用的操作模式)。但是很不幸，此種方式通常要求該裝置及該系統控制器(例如，其實體(PHY)及鏈路層)在該S0ix(減小電力)模式時保持供電，且供該系統控制器監視該裝置進行的L1退出之啟動。亦即，縱然一裝置與埠間之一PCIe鏈路可能是閒置的，該裝置與該埠也需要保持供電(至少是某一程度的供電)，以便為若要進行鏈路活動時作好準備。
因此，在某些實施例中，提供了一種在沒有先前技術解決方案的某些缺點之情形下可讓裝置要求S0ix(或類似的狀態)進入及退出之方式。例如，在某些實施例中，可讓一系統控制器在S0ix期間自PCIe實體及鏈路層電路關閉許多(如果不是所有的)電力。在某些實施例中，可讓各裝置(例如，PCIe裝置)在一S0ix狀態期間自其實體及鏈路層電路關閉大多數(如果不是所有的)電力。在某些實施例中，可使系統電源於S0ix期間在適當的條件下被置於一較低電力狀態。
101‧‧‧運算平台
102‧‧‧中央處理單元晶片
104‧‧‧電源
106‧‧‧平台控制中心
108‧‧‧PCIe埠
110‧‧‧鏈路層
112‧‧‧實體層
114‧‧‧周邊組件高速介面裝置
係參照各附圖而以舉例且非限制說明本發明之實施例，在該等附圖中，類似的代號參照到類似的元件。
第1圖示出設有一具有根據某些實施例的有效率的電力減少狀態進入的埠的一系統之一部分。
第1圖大致示出諸如一可攜式電腦、桌上型電腦或伺服器電腦、平板電腦、簡易筆記本電腦、及智慧型手機等的一運算平台101之一部分。該運算平台包含一中央處理單元(Central Processing Unit；簡稱CPU)晶片102、一電源104、以及一系統(或平台)控制區塊106。在某些實施例中，可以一平台控制中心(PCH)實施該平台控制區塊106，且為了說明的方便，PCH將被用來一般性地參照到一平台控制區塊。(請注意，該CPU及PCH可對應於諸如一系統單晶片(System-On-Chip；簡稱SOC)或其他高集積度運算晶片等的一晶片中之獨立的晶片或功能區塊。
PCH 106包含分別具有相關聯的鏈路及PHY層110、112之一或多個PCIe埠108。使埠108被耦合到一對應的PCIe裝置114(例如，無線網路卡、以太網路卡、及通用序列匯流排(USB)橋接器等的PCI裝置)。當經由其各別的介面而被耦合在一起時，該等PCIe裝置可構成一現用PCIe鏈路，且相互通訊。(請注意，PCH 106可包含 諸如音訊埠、USB埠、硬碟機控制器、及平台電力控制器等的其他埠及控制器。此外，為了簡化而示出了一單一的PCIe裝置，但是多個裝置可被耦合到該PCH內之多個埠。)
雖然並未示出所有的介面信號，但是除了鏈路信號(例如，可構成該被參照的"PCIe鏈路"之傳輸及接收通道)之外，該等裝置之介面亦可包含一時脈要求(Clk Request)信號。在某些實施例中，(諸如該PCH中之)一系統控制器或該裝置可觸發該時脈要求信號，因而任一鏈路搭配的裝置可將其需要進行一通訊之訊息通知另一裝置。例如，該裝置可使用wire-OR信令。一裝置114使用該時脈要求信號向該埠要求一參考時脈(圖中未示出)，使其可與該埠通訊。在傳統的系統中，該時脈要求信號通常只被用來提出該參考時脈啟動要求，但是在本發明揭示的某些實施例中，該時脈要求信號也被用來指示該裝置是否可進入、想要進入、或將要進入一較不現用的(例如，S0ix)狀態。在某些實施例中，該狀態可讓該裝置減少來自該裝置的鏈路及PHY層電路之電力，且該狀態亦可讓該系統控制器減少(例如，關閉)該PCH埠之對應的鏈路及PHY層中之電力。
當該系統控制器(系統)或該裝置能夠觸發該時脈要求信號時，該系統可觸發該時脈要求信號，以便將該系統並不處於S0ix且可開始該裝置的存取之訊息通知該裝置。因而當一裝置處於一非現用狀態時，可使系統鏈路/ PHY及裝置鏈路/PHY電路中之一者或兩者的功率下降(power down)。在該PCIe裝置本身的發動下，該PCIe裝置可停止觸發時脈要求，而進入一減小電力狀態；然後在該PCIe裝置需要退出該減小電力模式時(例如，為了傳送一PCIe傳輸，此時可能需要該系統重新供電給對應的PCIe埠/鏈路/PHY電路，且供應電力(或供應更多的電力)給該裝置)，該PCIe裝置觸發時脈要求。
在某些實施例中，當任何裝置處於現用狀態時(亦即，如果來自任何PCIe裝置的任何時脈要求信號被觸發)，該PCH系統控制器可能不容許該PCH進入該S0ix狀態。如果其他的PCH功能將處於現用狀態，則該系統亦可防止一系統層級的S0ix狀態，或可啟動S0ix退出。 該系統可將至被觸發的狀態之轉變(退出S0ix狀態)用來使電力被重新施加到該埠的PHY及鏈路層電路110、112。一旦電力被重新施加之後，即恢復該系統控制器的PHY及鏈路層之狀態，且諸如可開始一正常的L1退出程序。
因此，在某些實施例中，對於將處於S0ix狀態的該系統而言，該系統之足夠數目的(例如，某些或所有的)埠及控制器等的組件應處於一較低電力(例如，S0ix)狀態。一旦該系統處於S0ix狀態之後，可施加一適當的狀態信號(例如，觸發一VR Idle Enable信號)，而使系統電源(自電源至該PCH之電力軌(power rail))被置於一較低電力狀態。如果該裝置(或任何其他裝置)想要變 成現用的，則該裝置可觸發時脈要求，因而將導致不只是重新供電給該系統，而且也重新供電給將要變成現用狀態的該一或多個裝置(在該系統控制對該一或多個裝置的供電之情形下)。在某些實施例中，一裝置可能包含電路，因而該裝置在時脈要求觸發之後，將等候一被規定長度的時間，而使該裝置本身完全被啟動，以便提供電源供應，且將足夠的時間提供給PCH，以便諸如避免電力低落或暫態等的狀況。在其他的架構中，該裝置可在觸發該時脈要求信號之後，諸如等候到自該PCH接收到參考時脈為止。請注意，當使個別的裝置功率下降(停止觸發該裝置的時脈要求)時，該系統可以其他方式通知該電源，因而該電源能夠在有需要時提供足夠的電力，亦即，能夠減少暫態等的狀況。
在前文的說明中，述及了許多特定細節。然而，我們應可了解：可在沒有這些特定細節的情形下實施本發明之實施例。在其他的情形中，可能並未詳細示出習知的電路、結構、及技術，以便不會模糊了對本說明的了解。考慮到這一點，提及"一個實施例"、"一實施例"、"例示實施例"、"各實施例"等的辭語時，意指以此種方式述及的本發明之該一或多個實施例可包括特定特徵、結構、或特性，但是並非每一實施例都必然包含該等特定特徵、結構、或特性。此外，某些實施例可包含針對其他實施例而述及的特徵之某些或全部特徵，或不包含任何該等特徵。
在前文的說明及最後的申請專利範圍中，應以下文所 述方式理解下列的術語：可使用術語"被耦合"及“被連接”以及其衍生詞。我們應可了解：這些術語將不是彼此的同義字。更確切地講，在特定實施例中，"被連接"被用來指示兩個或更多個元件相互在實體上或電氣上直接接觸。"被耦合"被用來指示：兩個或更多個元件相互配合或作用，但是該兩個或更多個元件可在或可不在實體上或電氣上直接接觸。
術語"PMOS電晶體"意指P型金屬氧化物半導體場效電晶體。同樣地，"NMOS電晶體"意指N型金屬氧化物半導體場效電晶體。我們應可了解：當使用術語"MOS電晶體"、"NMOS電晶體"、或"PMOS電晶體"時，除非另有明確的指示或該等術語在使用本質上的強制性，否則係以一種舉例的方式使用該等術語。該等術語包含MOS裝置的不同之變化，其中包括具有不同的臨界電壓(VT)、材料類型、絕緣層厚度、以及閘極結構等的特性之裝置。 此外，除非被明確地稱為MOS等的術語，否則術語電晶體可包括諸如接面場效電晶體、雙極接面電晶體、金屬半導體場效電晶體、以及各種類型的三維電晶體、MOS、或其他目前已知或尚未被開發的電晶體等的其他適當之電晶體類型。
本發明不限於所述之實施例，而是可以在附加的申請專利範圍的精神及範圍內之修改及改變實施本發明。例如，我們應可了解：適於配合所有類型的半導體積體電路(Integrated Circuit；簡稱IC)晶片而使用本發明。這些 IC晶片的例子包括(但不限於)處理器、控制器、晶片組組件、可程式邏輯陣列(Programmable Logic Array；簡稱PLA)、記憶體晶片、以及網路晶片等的IC晶片。
我們亦應可了解：在某些圖式中，係以線表示信號導體線。某些線可能是較粗的，而指示較多成分之信號路徑；某些線可具有數字標記，而指示一些成分信號路徑；且(或)某些線之一或多個末端上可具有箭頭，而指示主要資訊流方向。然而，不應以限制之方式詮釋此種表示法。更確切地講，可配合一或多個實施例而使用此種增添的細節，而有助於更易於了解某一電路。任何被示出的信號線不論是否有額外的資訊，都可實際上包含可沿著多個方向行進的一或多個信號，且可以任何適當類型的信號體系實施該等信號線，例如，以差動對、光纖線、及(或)單端線實施的數位或類比線。
我們應可了解：可能提供了一些例示的尺寸/模型/值/範圍，但是本發明不限於此。當一些製造技術(例如，微影)隨著時間的經過而成熟時，預期可製造出尺寸較小的裝置。此外，為了圖式及說明的簡化，也為了不模糊了本發明，各圖式中可能示出或可能不示出IC晶片及其他組件之習知電源/接地連線。此外，為了避免模糊了本發明，可能以方塊圖之形式示出一些配置，此外，也考慮到與這些方塊圖配置的實施方式有關的細節是極度取決於將在其中實施本發明之平台，亦即，這些細節應是在熟悉此項技術者所當理解的範圍內。當為了說明本發明之實 施例而述及一些特定細節(例如，電路)時，熟悉此項技術者當可了解：可在沒有這些特定細節的情形下，或可以這些特定細節的變化之方式，實施本發明。因此，本說明將被視為例示性而非限制性。
101‧‧‧運算平台
102‧‧‧中央處理單元晶片
104‧‧‧電源
106‧‧‧平台控制中心
108‧‧‧周邊組件高速介面埠
110‧‧‧鏈路層
112‧‧‧實體層
114‧‧‧周邊組件高速介面裝置

Claims (16)

  1. 一種設備，包括：第一組件，具有將被耦合至PCIe裝置的PCIe裝置埠的第一組件埠，該第一組件埠具有將由該第一組件埠或該PCIe裝置埠任一者觸發以離開減小電力模式的時脈要求節點。
  2. 如請求項1之設備，其中該時脈要求節點具有第一節點以控制用於該PCIe裝置埠及第二模式以改變該第一組件埠的電源狀態之可用性。
  3. 如請求項1之設備，其中該第一組件係為處理器。
  4. 如請求項3之設備，其中該處理器具有控制器，若包含該PCIe裝置之一數量的功能將處於該減小電力模式時，使至少一部份的該處理器進入該減小電力模式。
  5. 如請求項1之設備，其中該埠係為PCI Express埠。
  6. 如請求項1之設備，其中該第一組件埠具有電力被移除的PHY電路以回應進入該減小電力模式。
  7. 如請求項1之設備，其中當該第一組件埠及該PCIe裝置埠耦合在一起形成PCIe鏈路時，該時脈要求節點促使用於該鏈路的旁帶信號。
  8. 一種運算平台，包括：處理器；電源；以及控制器，包括：系統控制器級至少一埠以與裝置通 訊，該埠具有用於該裝置當離開減小電力模式而觸發的時脈要求節點，當該節點被觸發時，該系統控制器提高供應至PHY電路的電力以用於該埠，其中該時脈要求節點可被該系統控制器及該裝置兩者觸發。
  9. 如請求項8之運算平台，其中該埠係為PCI Express埠。
  10. 如請求項8之運算平台，其中若包含該裝置之一數量的功能將處於該減小電力模式時，該系統控制器進入該減小電力模式。
  11. 如請求項8之運算平台，其中該控制器係為該處理的一部份。
  12. 一種設備，包括：一裝置，導電地耦合至主機組件以形成具有時脈要求節點的通訊鏈路，該時脈要求節點將被該裝置或該主機組件任一者觸發以離開該鏈路的減小電力模式。
  13. 如請求項12之設備，其中該主機組件係為處理器。
  14. 如請求項13之設備，其中該處理器具有控制器，若包含該裝置之一數量的功能將處於該減小電力模式時，使至少一部份的該處理器進入該減小電力模式。
  15. 如請求項12之設備，其中該裝置及及主機組件係導電地透過PCI Express埠耦合。
  16. 如請求項12之設備，其中該裝置具有電力被移除的PHY電路回應進入該減小電力模式。
TW103135191A 2010-06-30 2011-06-24 實施減小電力狀態之晶片及運算平台 TWI518495B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/828,221 US8407504B2 (en) 2010-06-30 2010-06-30 Systems and methods for implementing reduced power states

Publications (2)

Publication Number Publication Date
TW201518922A TW201518922A (zh) 2015-05-16
TWI518495B true TWI518495B (zh) 2016-01-21

Family

ID=45400658

Family Applications (2)

Application Number Title Priority Date Filing Date
TW103135191A TWI518495B (zh) 2010-06-30 2011-06-24 實施減小電力狀態之晶片及運算平台
TW100122246A TWI465892B (zh) 2010-06-30 2011-06-24 實施減小電力狀態之晶片及運算平台

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW100122246A TWI465892B (zh) 2010-06-30 2011-06-24 實施減小電力狀態之晶片及運算平台

Country Status (7)

Country Link
US (2) US8407504B2 (zh)
EP (2) EP2588936B1 (zh)
JP (1) JP5746337B2 (zh)
KR (1) KR101488697B1 (zh)
CN (2) CN103097985B (zh)
TW (2) TWI518495B (zh)
WO (1) WO2012012144A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8407504B2 (en) 2010-06-30 2013-03-26 Intel Corporation Systems and methods for implementing reduced power states
US8959374B2 (en) * 2012-07-31 2015-02-17 Hewlett-Packard Development Company, L.P. Power management for devices in a data storage fabric
US9575552B2 (en) 2013-04-17 2017-02-21 Intel Corporation Device, method and system for operation of a low power PHY with a PCIe protocol stack
US10496152B2 (en) * 2013-09-27 2019-12-03 Intel Corporation Power control techniques for integrated PCIe controllers
US9467120B1 (en) 2013-12-19 2016-10-11 Altera Corporation Power management for PCI express
KR102108831B1 (ko) 2014-01-22 2020-05-28 삼성전자주식회사 저전력을 위해 피지컬 레이어의 웨이크업 신호를 라우트할 수 있는 장치, 이의 동작 방법, 및 상기 장치를 포함하는 데이터 처리 시스템
US9916876B2 (en) * 2014-07-21 2018-03-13 Intel Corporation Ultra low power architecture to support always on path to memory
CN105589542A (zh) * 2014-11-13 2016-05-18 鸿富锦精密工业(武汉)有限公司 接口供电电路
US9880601B2 (en) * 2014-12-24 2018-01-30 Intel Corporation Method and apparatus to control a link power state
US10481661B2 (en) * 2016-03-30 2019-11-19 Intel Corporation Power supply interface light load signal
JP2017177573A (ja) 2016-03-30 2017-10-05 キヤノン株式会社 ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスに接続されたＰＣＩデバイスを備える情報処理装置及び情報処理装置の制御方法
US10365706B2 (en) * 2017-03-03 2019-07-30 Qualcomm Incorporated Asymmetric power states on a communication link
JP6409240B1 (ja) * 2017-09-06 2018-10-24 レノボ・シンガポール・プライベート・リミテッド 情報処理装置、制御方法、及びプログラム

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004199115A (ja) * 2002-12-16 2004-07-15 Renesas Technology Corp 半導体集積回路
US20040250147A1 (en) * 2003-06-03 2004-12-09 Christopher Chang Uninterrupted system operation
JP4529441B2 (ja) * 2004-01-05 2010-08-25 富士ゼロックス株式会社 画像処理装置およびホスト装置
US7159766B2 (en) 2004-01-20 2007-01-09 Standard Microsystems Corporation Peripheral device feature allowing processors to enter a low power state
TWI266176B (en) * 2004-08-26 2006-11-11 Via Tech Inc Power management state control method
US20060149977A1 (en) 2004-12-31 2006-07-06 Barnes Cooper Power managing point-to-point AC coupled peripheral device
TWI311705B (en) * 2005-05-23 2009-07-01 Via Tech Inc Peripheral component interconnect express and changing method of link power states thereof
US7809969B2 (en) * 2005-12-28 2010-10-05 Intel Corporation Using asymmetric lanes dynamically in a multi-lane serial link
US7743269B2 (en) * 2007-02-26 2010-06-22 Dell Products, Lp System and method of managing power consumption of communication interfaces and attached devices
US7984314B2 (en) * 2007-05-14 2011-07-19 Intel Corporation Power management of low power link states
JP2008305195A (ja) * 2007-06-07 2008-12-18 Toshiba Corp 電子機器および電源供給方法
US8255713B2 (en) * 2008-06-26 2012-08-28 Intel Corporation Management of link states using plateform and device latencies
JP5217946B2 (ja) * 2008-11-19 2013-06-19 株式会社リコー 半導体回路及び信号伝送システム
US8607075B2 (en) * 2008-12-31 2013-12-10 Intel Corporation Idle duration reporting for power management
US8362645B2 (en) * 2010-03-29 2013-01-29 Intel Corporation Method to reduce system idle power through system VR output adjustments during S0ix states
US20110249022A1 (en) * 2010-04-08 2011-10-13 Rajesh Poornachandran Techniques for managing power use
US8782456B2 (en) * 2010-06-01 2014-07-15 Intel Corporation Dynamic and idle power reduction sequence using recombinant clock and power gating
US20110320835A1 (en) * 2010-06-29 2011-12-29 Browning David W System and method for dynamically managing power in an electronic device
US8407504B2 (en) 2010-06-30 2013-03-26 Intel Corporation Systems and methods for implementing reduced power states
EP2726956A1 (en) * 2011-07-01 2014-05-07 Qualcomm Incorporated System and method for standby power reduction in a serial communication system
US9563256B2 (en) * 2013-01-04 2017-02-07 Intel Corporation Processor hiding its power-up latency with activation of a root port and quickly sending a downstream cycle

Also Published As

Publication number Publication date
EP3534237B1 (en) 2022-12-14
US20120005506A1 (en) 2012-01-05
US20130283075A1 (en) 2013-10-24
KR20130081666A (ko) 2013-07-17
WO2012012144A2 (en) 2012-01-26
US9501125B2 (en) 2016-11-22
WO2012012144A3 (en) 2012-10-11
CN103097985B (zh) 2016-10-19
EP2588936A2 (en) 2013-05-08
JP2013538385A (ja) 2013-10-10
CN103097985A (zh) 2013-05-08
EP3534237A1 (en) 2019-09-04
US8407504B2 (en) 2013-03-26
EP2588936B1 (en) 2019-04-24
KR101488697B1 (ko) 2015-02-02
JP5746337B2 (ja) 2015-07-08
TW201518922A (zh) 2015-05-16
TWI465892B (zh) 2014-12-21
TW201222229A (en) 2012-06-01
CN106095045B (zh) 2020-01-10
EP2588936A4 (en) 2015-10-07
CN106095045A (zh) 2016-11-09

Similar Documents

Publication Publication Date Title
TWI518495B (zh) 實施減小電力狀態之晶片及運算平台
US20200401333A1 (en) Power down mode for universal flash storage (ufs)
TWI578154B (zh) 用於電源管理的系統、方法及設備
US20190319446A1 (en) Overcurrent protection for universal serial bus type-c (usb-c) connector systems
US9305613B2 (en) Reconfigurable load-reduced memory buffer
TW201342027A (zh) 於動作工作負載期間動態進入低功率狀態
US9304571B2 (en) Interrupt based power state management
US11232060B2 (en) Method, apparatus and system for power supply policy exchange on a bus
TWI603187B (zh) 週期活動調整
CN107436856B (zh) 具有直接控制的通信装置及相关方法
US11592889B2 (en) Die-to-die dynamic clock and power gating
US8307226B1 (en) Method, apparatus, and system for reducing leakage power consumption
US20160061886A1 (en) Integrated circuit
JP5574461B2 (ja) 半導体集積回路
TW201329691A (zh) 具有省電功能的電子系統
JP2022548483A (ja) 低オーバーヘッド広帯域幅再構成可能な相互接続装置及び方法
WO2017171815A1 (en) In-situ transistor recovery systems and methods
JP5704669B2 (ja) 半導体装置