JP5746337B2 - 低電力状態を実施するシステムと方法 - Google Patents
低電力状態を実施するシステムと方法 Download PDFInfo
- Publication number
- JP5746337B2 JP5746337B2 JP2013518584A JP2013518584A JP5746337B2 JP 5746337 B2 JP5746337 B2 JP 5746337B2 JP 2013518584 A JP2013518584 A JP 2013518584A JP 2013518584 A JP2013518584 A JP 2013518584A JP 5746337 B2 JP5746337 B2 JP 5746337B2
- Authority
- JP
- Japan
- Prior art keywords
- port
- low power
- platform
- power mode
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title description 4
- 230000006870 function Effects 0.000 claims description 4
- 238000004891 communication Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000006266 hibernation Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3253—Power saving in bus
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Remote Monitoring And Control Of Power-Distribution Networks (AREA)
- Measuring Volume Flow (AREA)
- Train Traffic Observation, Control, And Security (AREA)
Description
PCH106は、リンクレイヤ110とPHYレイヤ112に関連する1つ以上のPCIeポート108を有する。ポート108は、それに対応するPCIデバイス114(ワイヤレスネットワークカード、イーサネット(登録商標)カード、USBブリッジなど)と結合するように構成されている。ポート108とそれに対応するPCIデバイス114は、それぞれのインタフェースを通して結合されると、アクティブPCIeリンクを構成し、互いに通信する。(PCH106はオーディオポート、USBポート、ハードドライブコントローラ、プラットフォームパワーコントローラなど、他のポートやコントローラを有しても良い。また、簡単のため1つのPCIeデバイスを示したが、複数のデバイスがPCHの複数のポートに結合していてもよい。)
すべてのインタフェース信号は示していないが、リンク信号(上記の「PCIeリンク」を構成する送受信レーンなど)の他、インタフェースにはクロック要求(Clk Request)信号も含まれ得る。ある実施形態では、どちらかのリンクパートナーが通信する必要があることを他方に通知できるように、(例えば、PCH中の)システムコントローラやデバイスによりClk Request信号がアサートされる。例えば、ワイヤORシグナリングを用いることができる。デバイス114は、このClk Request信号を用いて、ポートと通信できるように、そのポートに(図示しない)基準クロックを要求する。従来のシステムでは、Clk Reqeust信号は、通常、この基準クロックのアクティブ化のみに用いられるが、ここに開示するある実施形態では、デバイスが低アクティブ度(例えば、S0ix)状態に入ることができるか否か、入ることを望むか否か、又は入るか否かを示すためにも用いられる。ある実施形態では、これにより、デバイスは、自分のリンクレイヤ及びPHYレイヤの回路への電力を低減することができ、システムコントローラは、PCHポートの対応するリンク及びPHYレイヤの電力を低減(例えば、ゼロにする)ことができる。
Claims (12)
- 対応するデバイスと通信するポートであって、前記デバイスが低電力モードに入る時にアサートする、前記デバイスからクロック要求信号が入力されるクロック要求ノードを有するポートを有する、チップ。
- 前記ポートはPCIエキスプレスポートである、請求項1に記載のチップ。
- 前記クロック要求ノードは、アサートされたとき、基準クロックを前記デバイスに供給させる、請求項1に記載のチップ。
- 前記デバイスを含む複数の機能が低電力モードにある場合、自分を低電力モードに入らせるシステムコントローラを有する、請求項1に記載のチップ。
- 前記クロック要求ノードは前記ポート及び前記デバイスによりアサート可能である、請求項1に記載のチップ。
- 前記低電力モードはS0ix状態である、請求項1に記載のチップ。
- CPUと、
電源と、
システムコントローラと、デバイスと通信する少なくとも1つのポートとを有するプラットフォームコントローラハブとを有し、前記ポートは、前記デバイスが低電力モードに入る時にアサートする、前記デバイスからクロック要求信号が入力されるクロック要求ノードを有し、前記システムコントローラは、前記ノードがデ・アサートされたとき前記ポートのリンク及びPHY回路に供給される電力を低減する、
コンピューティングプラットフォーム。 - 前記ポートはPCIエキスプレスポートである、請求項7に記載のプラットフォーム。
- 前記クロック要求ノードは、アサートされたとき、基準クロックを前記デバイスに供給させる、請求項7に記載のプラットフォーム。
- 前記システムコントローラは、前記デバイスを含む機能が低電力モードにある場合、自分を低電力モードに入らせる、請求項7に記載のプラットフォーム。
- 前記クロック要求ノードは前記システムコントローラ及び前記デバイスの両方によりアサート可能である、請求項7に記載のプラットフォーム。
- 前記低電力モードはS0ix状態である、請求項7に記載のプラットフォーム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/828,221 US8407504B2 (en) | 2010-06-30 | 2010-06-30 | Systems and methods for implementing reduced power states |
PCT/US2011/042230 WO2012012144A2 (en) | 2010-06-30 | 2011-06-28 | Systems and methods for implementing reduced power states |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013538385A JP2013538385A (ja) | 2013-10-10 |
JP5746337B2 true JP5746337B2 (ja) | 2015-07-08 |
Family
ID=45400658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013518584A Active JP5746337B2 (ja) | 2010-06-30 | 2011-08-31 | 低電力状態を実施するシステムと方法 |
Country Status (7)
Country | Link |
---|---|
US (2) | US8407504B2 (ja) |
EP (2) | EP3534237B1 (ja) |
JP (1) | JP5746337B2 (ja) |
KR (1) | KR101488697B1 (ja) |
CN (2) | CN103097985B (ja) |
TW (2) | TWI518495B (ja) |
WO (1) | WO2012012144A2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8407504B2 (en) | 2010-06-30 | 2013-03-26 | Intel Corporation | Systems and methods for implementing reduced power states |
US8959374B2 (en) * | 2012-07-31 | 2015-02-17 | Hewlett-Packard Development Company, L.P. | Power management for devices in a data storage fabric |
CN105051706B (zh) * | 2013-04-17 | 2018-07-24 | 英特尔公司 | 用于具有pcie协议栈的低功率phy的操作的设备、方法和系统 |
US10496152B2 (en) * | 2013-09-27 | 2019-12-03 | Intel Corporation | Power control techniques for integrated PCIe controllers |
US9467120B1 (en) | 2013-12-19 | 2016-10-11 | Altera Corporation | Power management for PCI express |
KR102108831B1 (ko) | 2014-01-22 | 2020-05-28 | 삼성전자주식회사 | 저전력을 위해 피지컬 레이어의 웨이크업 신호를 라우트할 수 있는 장치, 이의 동작 방법, 및 상기 장치를 포함하는 데이터 처리 시스템 |
US9916876B2 (en) * | 2014-07-21 | 2018-03-13 | Intel Corporation | Ultra low power architecture to support always on path to memory |
CN105589542A (zh) * | 2014-11-13 | 2016-05-18 | 鸿富锦精密工业(武汉)有限公司 | 接口供电电路 |
US9880601B2 (en) | 2014-12-24 | 2018-01-30 | Intel Corporation | Method and apparatus to control a link power state |
JP2017177573A (ja) | 2016-03-30 | 2017-10-05 | キヤノン株式会社 | PCI(Peripheral Component Interconnect)バスに接続されたPCIデバイスを備える情報処理装置及び情報処理装置の制御方法 |
US10481661B2 (en) * | 2016-03-30 | 2019-11-19 | Intel Corporation | Power supply interface light load signal |
US10365706B2 (en) | 2017-03-03 | 2019-07-30 | Qualcomm Incorporated | Asymmetric power states on a communication link |
JP6409240B1 (ja) * | 2017-09-06 | 2018-10-24 | レノボ・シンガポール・プライベート・リミテッド | 情報処理装置、制御方法、及びプログラム |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004199115A (ja) * | 2002-12-16 | 2004-07-15 | Renesas Technology Corp | 半導体集積回路 |
US20040250147A1 (en) * | 2003-06-03 | 2004-12-09 | Christopher Chang | Uninterrupted system operation |
JP4529441B2 (ja) * | 2004-01-05 | 2010-08-25 | 富士ゼロックス株式会社 | 画像処理装置およびホスト装置 |
US7159766B2 (en) * | 2004-01-20 | 2007-01-09 | Standard Microsystems Corporation | Peripheral device feature allowing processors to enter a low power state |
TWI266176B (en) | 2004-08-26 | 2006-11-11 | Via Tech Inc | Power management state control method |
US20060149977A1 (en) | 2004-12-31 | 2006-07-06 | Barnes Cooper | Power managing point-to-point AC coupled peripheral device |
TWI311705B (en) * | 2005-05-23 | 2009-07-01 | Via Tech Inc | Peripheral component interconnect express and changing method of link power states thereof |
US7809969B2 (en) * | 2005-12-28 | 2010-10-05 | Intel Corporation | Using asymmetric lanes dynamically in a multi-lane serial link |
US7743269B2 (en) * | 2007-02-26 | 2010-06-22 | Dell Products, Lp | System and method of managing power consumption of communication interfaces and attached devices |
US7984314B2 (en) * | 2007-05-14 | 2011-07-19 | Intel Corporation | Power management of low power link states |
JP2008305195A (ja) * | 2007-06-07 | 2008-12-18 | Toshiba Corp | 電子機器および電源供給方法 |
US8255713B2 (en) * | 2008-06-26 | 2012-08-28 | Intel Corporation | Management of link states using plateform and device latencies |
JP5217946B2 (ja) * | 2008-11-19 | 2013-06-19 | 株式会社リコー | 半導体回路及び信号伝送システム |
US8607075B2 (en) * | 2008-12-31 | 2013-12-10 | Intel Corporation | Idle duration reporting for power management |
US8362645B2 (en) * | 2010-03-29 | 2013-01-29 | Intel Corporation | Method to reduce system idle power through system VR output adjustments during S0ix states |
US20110249022A1 (en) * | 2010-04-08 | 2011-10-13 | Rajesh Poornachandran | Techniques for managing power use |
US8782456B2 (en) * | 2010-06-01 | 2014-07-15 | Intel Corporation | Dynamic and idle power reduction sequence using recombinant clock and power gating |
US20110320835A1 (en) * | 2010-06-29 | 2011-12-29 | Browning David W | System and method for dynamically managing power in an electronic device |
US8407504B2 (en) | 2010-06-30 | 2013-03-26 | Intel Corporation | Systems and methods for implementing reduced power states |
KR101571278B1 (ko) * | 2011-07-01 | 2015-11-24 | 퀄컴 인코포레이티드 | 시리얼 통신 시스템에서의 대기 전력 감소를 위한 시스템 및 방법 |
US9563256B2 (en) * | 2013-01-04 | 2017-02-07 | Intel Corporation | Processor hiding its power-up latency with activation of a root port and quickly sending a downstream cycle |
-
2010
- 2010-06-30 US US12/828,221 patent/US8407504B2/en active Active
-
2011
- 2011-06-24 TW TW103135191A patent/TWI518495B/zh active
- 2011-06-24 TW TW100122246A patent/TWI465892B/zh active
- 2011-06-28 EP EP19163270.2A patent/EP3534237B1/en active Active
- 2011-06-28 CN CN201180004556.2A patent/CN103097985B/zh active Active
- 2011-06-28 WO PCT/US2011/042230 patent/WO2012012144A2/en active Application Filing
- 2011-06-28 EP EP11810104.7A patent/EP2588936B1/en active Active
- 2011-08-31 CN CN201610369304.4A patent/CN106095045B/zh active Active
- 2011-08-31 JP JP2013518584A patent/JP5746337B2/ja active Active
- 2011-08-31 KR KR1020127034219A patent/KR101488697B1/ko active IP Right Grant
-
2013
- 2013-07-08 US US13/850,920 patent/US9501125B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TW201518922A (zh) | 2015-05-16 |
TWI465892B (zh) | 2014-12-21 |
KR20130081666A (ko) | 2013-07-17 |
US8407504B2 (en) | 2013-03-26 |
TW201222229A (en) | 2012-06-01 |
US9501125B2 (en) | 2016-11-22 |
TWI518495B (zh) | 2016-01-21 |
KR101488697B1 (ko) | 2015-02-02 |
EP2588936B1 (en) | 2019-04-24 |
EP2588936A2 (en) | 2013-05-08 |
CN106095045A (zh) | 2016-11-09 |
WO2012012144A3 (en) | 2012-10-11 |
WO2012012144A2 (en) | 2012-01-26 |
CN106095045B (zh) | 2020-01-10 |
EP3534237A1 (en) | 2019-09-04 |
US20120005506A1 (en) | 2012-01-05 |
US20130283075A1 (en) | 2013-10-24 |
JP2013538385A (ja) | 2013-10-10 |
CN103097985B (zh) | 2016-10-19 |
EP2588936A4 (en) | 2015-10-07 |
EP3534237B1 (en) | 2022-12-14 |
CN103097985A (zh) | 2013-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5746337B2 (ja) | 低電力状態を実施するシステムと方法 | |
US10890957B2 (en) | Low-power type-C receiver with high idle noise and DC-level rejection | |
US10185385B2 (en) | Method and apparatus to reduce idle link power in a platform | |
US9684361B2 (en) | Devices routing wakeup signals using physical layer directly to power management circuit without waking up link layer | |
US10248183B2 (en) | System and method for power management | |
US20160077568A1 (en) | Method and apparatus for saving power of a processor socket in a multi-socket computer system | |
US8671236B2 (en) | Computer bus with enhanced functionality | |
US8626973B2 (en) | Pseudo multi-master I2C operation in a blade server chassis | |
US9639143B2 (en) | Interfacing dynamic hardware power managed blocks and software power managed blocks | |
US9304571B2 (en) | Interrupt based power state management | |
US10333379B2 (en) | Power switching circuitry including power-up control | |
US20160109928A1 (en) | Integrated circuit and low power method of operation | |
JP2016511856A (ja) | 周期的アクティビティアライメント | |
WO2018035810A1 (zh) | 一种读卡器 | |
TW202210997A (zh) | 電腦裝置及電源閘控電路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150304 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150407 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150507 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5746337 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |