CN106095045A - 用于实现降低的功率状态的系统和方法 - Google Patents

用于实现降低的功率状态的系统和方法 Download PDF

Info

Publication number
CN106095045A
CN106095045A CN201610369304.4A CN201610369304A CN106095045A CN 106095045 A CN106095045 A CN 106095045A CN 201610369304 A CN201610369304 A CN 201610369304A CN 106095045 A CN106095045 A CN 106095045A
Authority
CN
China
Prior art keywords
equipment
component ports
state
power
power rating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610369304.4A
Other languages
English (en)
Other versions
CN106095045B (zh
Inventor
J·沃尔什
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to CN201610369304.4A priority Critical patent/CN106095045B/zh
Publication of CN106095045A publication Critical patent/CN106095045A/zh
Application granted granted Critical
Publication of CN106095045B publication Critical patent/CN106095045B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Train Traffic Observation, Control, And Security (AREA)
  • Remote Monitoring And Control Of Power-Distribution Networks (AREA)
  • Measuring Volume Flow (AREA)

Abstract

本申请提供了用于实现降低的功率状态的系统和方法。在一些实施例中，为设备提供了请求S0ix(或类似物)进入和退出的方式。

Description

用于实现降低的功率状态的系统和方法
本申请是PCT国际申请号为PCT/US2011/042230、国际申请日为2011年6月28日、进入中国阶段重新确定的相对于中国的申请日为2011年8月31日、进入中国国家阶段的申请号为201180004556.2，题为“用于实现降低的功率状态的系统和方法”的发明专利申请的分案申请。
技术领域
本发明总地涉及计算平台中的降低的功率状态。
附图说明
本发明的各实施例在各附图中是以示例方式而非限定方式示出的，在附图中相同的附图标记指代相同的要素。
图1是根据一些实施例的具有含有效功率降低状态进入的端口的系统的一部分的示图。
具体实施方式
计算平台(与例如WindowsTM等操作系统结合的平台硬件)一般能进入低功率状态。例如，所谓的“S”状态(S0、S3、S4和S5)状态可通过WindowsTM和其它操作系统连同例如PCIExpress和USB3等流行接口一起来实现。
在一些系统中，S0可以是最活跃状态，S3可以是待用状态，S4可以是休眠状态，而S5可以是关闭状态。在最活跃状态(S0)内，可以存在具有不同活动性的又一些子状态，用来节省平台中的电力。这些状态中的一个状态可被称为S0ix状态。在这种状态下，例如PCIe设备等硬器件和系统控制器和/或平台控制部分可处于降低的功率模式下，即便系统处于S0(活动)状态。
S0ix进入和退出通常需要在例如平台控制器中枢(PCH)等平台控制块内的系统控制器和PCIe(快速外设部件接口)设备之间的协调。利用传统技术，设备一般通过发起L1(低功率的PCIe链路状态)退出来发起S0ix退出(以进入更活跃的操作模式)。遗憾的是，这通常需要设备的控制器和系统控制器两者，例如它们的物理层和链路层，在处于S0ix(降低的功率)模式时保持被供电，并且需要系统控制器监视由该设备进行的L1退出发起。也就是说，即使设备和端口之间的PCIe链路可能是空闲的，然而至少在一定程度上，双方可能都需要保持被供电，以备发生链路活动。
因此，在一些实施例中，为设备提供一种请求S0ix(或类似状态)进入和退出的方式而不会有现有技术方案中的一些缺陷。例如，在一些实施例中，可允许系统控制器在S0ix期间从PCIe物理层和链路层电路移除大量(如果不是全部)电力。在一些实施例中，可允许设备(例如PCIe设备)在S0ix状态期间从其物理层和链路层电路移除大部分(如果不是全部)电力。在一些实施例中，可允许系统电源在适当条件下在S0ix期间处于低功率状态。
图1大体上示出例如便携式计算机、台式或服务器计算机、书写板、上网本、智能电话等计算平台101的一部分。它包括CPU(中央处理单元)芯片102、电源104和系统(或平台)控制块106。在一些实施例中，平台控制块106可用平台控制器中枢(PCH)来实现，为方便起见，对于平台控制块，一般将平台控制器中枢用作参考(注意，CPU和PCH可对应于分立的芯片，或者对应于芯片中的功能块，例如片上系统(SOC)或其它高度集成的计算芯片)。
PCH 106包括一个或多个PCIe端口108以及关联的链路层110和物理层112。使端口108与对应的PCI设备114(例如无线网卡、以太网卡、USB网桥等)耦合。当通过它们各自的接口耦合在一起时，它们可形成活动的PCIe链路并彼此通信。(注意，PCH 106可包括其它端口和控制器，例如音频端口、USB端口、硬驱控制器、平台功率控制器，和类似物。另外，为简单起见，示出了单个PCIe设备，但也可将多个设备耦合于PCH中的多个端口)。
尽管除链路信号(例如，可构成被引用的“PCIe链路”的发送和接收通道)外，不是所有的接口信号都被示出，然而它们的接口也可包括时钟请求(Clk请求)信号。在一些实施例中，Clk请求信号可由系统控制器(例如在PCH中)或所述设备断言(assert)，以使任一链路方可通知另一链路方它需要进行通信。例如，它可使用线或信令。设备114使用该Clk请求信号从端口请求基准时钟(未示出)，由此它可与端口通信。在传统系统中，Clk请求信号一般仅用来作出这种基准时钟激活请求，但在本文描述的一些实施例中，它也用来指示设备是否能够进入、希望进入或将要进入一活动性更低的(例如S0ix)状态。在一些实施例中，这允许设备减少其链路层和物理层电路的功率，并且它也可允许系统控制器减少(例如移除)PCH端口相应的链路层和物理层中的功率。
当Clk请求信号可由系统控制器(系统)或设备断言时，系统可断言该信号，以通知设备该系统不处于S0ix，并且系统可发起使用该设备的存取。因此当设备处于不活动状态时，可对系统的链路/物理电路和设备的链路/物理电路中的任何一个或两者降低功率。自发地，PCIe设备可通过对Clk请求解除断言来进入降低的功率状态，并随后当需要撤出降低的功率模式时断言Clk请求(例如，以便发出PCIe传输，而这可能需要系统对相应的PCIe端口/链路/物理电路重新供电，以及向设备供电(或提供更大功率))。
在一些实施例中，在任何设备是活动(即如果来自任一PCIe设备的任何Clk请求信号被断言)时，PCH系统控制器可不允许PCH进入S0ix状态。如果其它PCH功能将成为活动的，那么系统也可阻止系统级别的S0ix状态或发起S0ix退出。系统可使用至所断言的状态的转变(退出S0ix状态)，以使电力再次施加于端口的物理层和链路层电路110、112。一旦再次施加电力，系统控制器的物理层和链路层的状态被恢复，并且例如可发起正常的L1退出进程。
因此，在一些实施例中，对于将要处于S0ix状态的系统，其充分数量的(例如一些或全部)端口、控制器等应当处于低功率(例如S0ix)状态。一旦系统处于S0ix状态，可通过施加适当的状态信号——例如通过断言VR空闲使能信号——使系统电源(从电源至PCH的供电轨)处于低功率状态。如果设备(或任意其它设备)想要变为活动，它可断言Clk请求，然后这将导致系统对电源作重新断言，其中电源不仅是到系统的电源，而且是到将要变为活动的设备的电源(如果系统控制到该设备的电力)。在一些实施例中，设备可包括电路以使其在Clk请求断言之后等待一规定量的时间而完全激活自己，从而给予电源和PCH充分的时间，以例如避免功率下降、瞬变等。在其它方案中，例如，在断言Clk请求信号后，它可等待直到观察到来自PCH的基准时钟为止。注意，当个别设备功率降低(其Clk请求被解除断言)时，系统可另行通知电源，以便其能在需要时提供足够的电力，即以减少瞬变和类似情况。
在前面的描述中，已描述了众多具体细节。然而应理解，本发明的实施例在没有这些具体细节的情况下也可实践。在其他实例中，公知的电路、结构和技术可能未被详细示出，以免混淆对本说明书的理解。有鉴于此，对“一个实施例”、“一实施例”、“示例性实施例”、“各种实施例”等的引用表示如此描述的本发明实施例可包括特定特征、结构或特性，但不是每个实施例都必须包括所述特定特征、结构或特性。此外，一些实施例可具有其它实施例中描述的一些、全部特征，或者完全没有。
在前面的描述和后面的权利要求书中，下面的术语应该被解释如下：可使用术语“耦合的”和“连接的”连同其衍生词。应当理解，这些术语并不旨在作为彼此的同义词。相反，在特定实施例中，可使用“连接的”来指示两个或更多元件彼此直接的物理或电气接触。“耦合的”用来指示两个或更多个元件彼此协同或相互作用，但它们可以是或可以不是直接物理或电气接触的。
术语“PMOS晶体管”表示P型金属氧化物半导体场效应管。同样，术语“NMOS晶体管”表示N型金属氧化物半导体场效应管。应当理解，无论何时采用下述术语：“MOS晶体管”、“NMOS晶体管”或“PMOS晶体管”，除非另外明确指示或由其用途性质所决定，否则它们是以示例方式使用的。它们涵盖了不同种类的MOS器件，包括具有不同VT、材料类型、绝缘体厚度、栅极构造的器件，这仅仅列举出了几个例子。此外，除非明确被称为MOS或类似物，否则术语晶体管可包括其它适宜的晶体管类型，例如结型场效应晶体管、双极结型晶体管、金属半导体FET以及各种类型的三维晶体管、MOS或其它目前已知或尚未研发出的晶体管。
本发明不限于所描述的实施例，而可使用所附权利要求的精神和范围内的修改和变化来实现。例如，应当理解，本发明可适于与所有类型的半导体集成电路(“IC”)芯片一起使用。这些IC芯片的示例包括但不限于，处理器、控制器、芯片集组件、可编程逻辑阵列(PLA)、存储器芯片、网络芯片，及类似物。
还应当理解，在一些附图中，信号导线用线条来表示。一些线条可能较粗，用以指示较多的构成信号路径，一些线条具有数字标记，用以指示构成信号路径的号码，和/或一些线条在一个或多个端部具有箭头，用以指示主要信息流向。但是，这不应以限制性方式来解释。相反，这种增加的细节可与一个或多个示例性实施例结合使用以便更容易地理解电路。任何所表示的信号线(不管是否具有附加信息)实际上可包括一个或多个信号，这些信号可在多个方向上传播且可用任何适合类型的信号方案来实现，例如用差分对来实现的数字或模拟线路、光纤线路，和/或单端线路。
应当理解，已给出了示例尺寸/模型/值/范围，虽然本发明不限于此。随着生产技术(例如，光刻)随时间的成熟，预期可生产具有更小尺寸的器件。此外，为了简化说明和阐述以及为了不使本发明变得难懂，在附图中可能示出或可能不示出公知的、去往IC芯片和其它组件的供电/接地连接。此外，各种配置可以方框图形式示出，以避免使本发明变得难懂，并且这也考虑了以下事实，即有关实现这些方框图配置的具体细节高度依赖于将实现本发明的平台，即这些具体细节应当落在本领域内技术人员的眼界范围内。在阐述具体细节(例如电路)以描述本发明的示例性实施例的情形下，显然本领域内技术人员无需这些具体细节，或者利用对这些具体细节的变化就能够实践本发明。因此这些描述将视为是说明性的而非限制性的。

Claims (5)

1.一种设备，包括：
第一组件，具有第一组件端口，所述第一组件端口将与第二组件的第二组件端口耦合，
所述第一组件端口具有时钟请求节点，将由所述第一组件端口或所述第二组件端口断言所述时钟请求节点，以退出降低的功率状态。
2.如权利要求1所述的设备，其特征在于，所述时钟请求节点具有第一模式和第二模式，所述第一模式用于控制所述第二组件端口的参考时钟的可用性，所述第二模式用于改变所述第一组件端口的功率状态。
3.如权利要求1所述的设备，其特征在于，所述端口是PCI Express端口。
4.如权利要求1所述的设备，其特征在于，所述第一组件端口具有物理电路，其中当进入所述降低的功率状态时,从所述物理电路移除电力。
5.如权利要求1所述的设备，其特征在于，当所述第一组件端口和所述第二组件端口耦合在一起时，所述第一组件端口和所述第二组件端口形成PCIe链路，所述时钟请求节点为所述链路的边带信号提供便利。
CN201610369304.4A 2010-06-30 2011-08-31 用于实现降低的功率状态的系统和方法 Active CN106095045B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610369304.4A CN106095045B (zh) 2010-06-30 2011-08-31 用于实现降低的功率状态的系统和方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US12/828,221 US8407504B2 (en) 2010-06-30 2010-06-30 Systems and methods for implementing reduced power states
CN201180004556.2A CN103097985B (zh) 2010-06-30 2011-06-28 用于实现降低的功率状态的系统和方法
PCT/US2011/042230 WO2012012144A2 (en) 2010-06-30 2011-06-28 Systems and methods for implementing reduced power states
CN201610369304.4A CN106095045B (zh) 2010-06-30 2011-08-31 用于实现降低的功率状态的系统和方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201180004556.2A Division CN103097985B (zh) 2010-06-30 2011-06-28 用于实现降低的功率状态的系统和方法

Publications (2)

Publication Number Publication Date
CN106095045A true CN106095045A (zh) 2016-11-09
CN106095045B CN106095045B (zh) 2020-01-10

Family

ID=45400658

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201180004556.2A Active CN103097985B (zh) 2010-06-30 2011-06-28 用于实现降低的功率状态的系统和方法
CN201610369304.4A Active CN106095045B (zh) 2010-06-30 2011-08-31 用于实现降低的功率状态的系统和方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201180004556.2A Active CN103097985B (zh) 2010-06-30 2011-06-28 用于实现降低的功率状态的系统和方法

Country Status (7)

Country Link
US (2) US8407504B2 (zh)
EP (2) EP2588936B1 (zh)
JP (1) JP5746337B2 (zh)
KR (1) KR101488697B1 (zh)
CN (2) CN103097985B (zh)
TW (2) TWI518495B (zh)
WO (1) WO2012012144A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8407504B2 (en) 2010-06-30 2013-03-26 Intel Corporation Systems and methods for implementing reduced power states
US8959374B2 (en) * 2012-07-31 2015-02-17 Hewlett-Packard Development Company, L.P. Power management for devices in a data storage fabric
KR101725536B1 (ko) * 2013-04-17 2017-04-11 인텔 코포레이션 Pcie 프로토콜 스택을 이용하는 저전력 phy의 동작을 위한 디바이스, 방법 및 시스템
US10496152B2 (en) * 2013-09-27 2019-12-03 Intel Corporation Power control techniques for integrated PCIe controllers
US9467120B1 (en) 2013-12-19 2016-10-11 Altera Corporation Power management for PCI express
KR102108831B1 (ko) 2014-01-22 2020-05-28 삼성전자주식회사 저전력을 위해 피지컬 레이어의 웨이크업 신호를 라우트할 수 있는 장치, 이의 동작 방법, 및 상기 장치를 포함하는 데이터 처리 시스템
US9916876B2 (en) * 2014-07-21 2018-03-13 Intel Corporation Ultra low power architecture to support always on path to memory
CN105589542A (zh) * 2014-11-13 2016-05-18 鸿富锦精密工业(武汉)有限公司 接口供电电路
US9880601B2 (en) 2014-12-24 2018-01-30 Intel Corporation Method and apparatus to control a link power state
US10481661B2 (en) * 2016-03-30 2019-11-19 Intel Corporation Power supply interface light load signal
JP2017177573A (ja) 2016-03-30 2017-10-05 キヤノン株式会社 ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスに接続されたＰＣＩデバイスを備える情報処理装置及び情報処理装置の制御方法
US10365706B2 (en) * 2017-03-03 2019-07-30 Qualcomm Incorporated Asymmetric power states on a communication link
JP6409240B1 (ja) * 2017-09-06 2018-10-24 レノボ・シンガポール・プライベート・リミテッド 情報処理装置、制御方法、及びプログラム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004109436A2 (en) * 2003-06-03 2004-12-16 Digi International, Inc. Uninterrupted system operation
CN1763694A (zh) * 2005-05-23 2006-04-26 威盛电子股份有限公司 周边装置互连高速链接电源状态转换系统及其方法
US20080288798A1 (en) * 2007-05-14 2008-11-20 Barnes Cooper Power management of low power link states

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004199115A (ja) * 2002-12-16 2004-07-15 Renesas Technology Corp 半導体集積回路
JP4529441B2 (ja) * 2004-01-05 2010-08-25 富士ゼロックス株式会社 画像処理装置およびホスト装置
US7159766B2 (en) * 2004-01-20 2007-01-09 Standard Microsystems Corporation Peripheral device feature allowing processors to enter a low power state
TWI266176B (en) 2004-08-26 2006-11-11 Via Tech Inc Power management state control method
US20060149977A1 (en) 2004-12-31 2006-07-06 Barnes Cooper Power managing point-to-point AC coupled peripheral device
US7809969B2 (en) * 2005-12-28 2010-10-05 Intel Corporation Using asymmetric lanes dynamically in a multi-lane serial link
US7743269B2 (en) * 2007-02-26 2010-06-22 Dell Products, Lp System and method of managing power consumption of communication interfaces and attached devices
JP2008305195A (ja) * 2007-06-07 2008-12-18 Toshiba Corp 電子機器および電源供給方法
US8255713B2 (en) * 2008-06-26 2012-08-28 Intel Corporation Management of link states using plateform and device latencies
JP5217946B2 (ja) * 2008-11-19 2013-06-19 株式会社リコー 半導体回路及び信号伝送システム
US8607075B2 (en) * 2008-12-31 2013-12-10 Intel Corporation Idle duration reporting for power management
US8362645B2 (en) * 2010-03-29 2013-01-29 Intel Corporation Method to reduce system idle power through system VR output adjustments during S0ix states
US20110249022A1 (en) * 2010-04-08 2011-10-13 Rajesh Poornachandran Techniques for managing power use
US8782456B2 (en) * 2010-06-01 2014-07-15 Intel Corporation Dynamic and idle power reduction sequence using recombinant clock and power gating
US20110320835A1 (en) * 2010-06-29 2011-12-29 Browning David W System and method for dynamically managing power in an electronic device
US8407504B2 (en) 2010-06-30 2013-03-26 Intel Corporation Systems and methods for implementing reduced power states
JP5792384B2 (ja) * 2011-07-01 2015-10-14 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ シリアル通信システムにおけるスタンバイ電力低減のためのシステムおよび方法
US9563256B2 (en) * 2013-01-04 2017-02-07 Intel Corporation Processor hiding its power-up latency with activation of a root port and quickly sending a downstream cycle

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004109436A2 (en) * 2003-06-03 2004-12-16 Digi International, Inc. Uninterrupted system operation
CN1763694A (zh) * 2005-05-23 2006-04-26 威盛电子股份有限公司 周边装置互连高速链接电源状态转换系统及其方法
US20080288798A1 (en) * 2007-05-14 2008-11-20 Barnes Cooper Power management of low power link states

Also Published As

Publication number Publication date
EP2588936B1 (en) 2019-04-24
EP3534237B1 (en) 2022-12-14
US8407504B2 (en) 2013-03-26
TWI518495B (zh) 2016-01-21
CN103097985A (zh) 2013-05-08
TW201222229A (en) 2012-06-01
WO2012012144A2 (en) 2012-01-26
KR101488697B1 (ko) 2015-02-02
TW201518922A (zh) 2015-05-16
WO2012012144A3 (en) 2012-10-11
KR20130081666A (ko) 2013-07-17
US20120005506A1 (en) 2012-01-05
US20130283075A1 (en) 2013-10-24
CN103097985B (zh) 2016-10-19
JP2013538385A (ja) 2013-10-10
TWI465892B (zh) 2014-12-21
JP5746337B2 (ja) 2015-07-08
CN106095045B (zh) 2020-01-10
EP2588936A4 (en) 2015-10-07
EP3534237A1 (en) 2019-09-04
EP2588936A2 (en) 2013-05-08
US9501125B2 (en) 2016-11-22

Similar Documents

Publication Publication Date Title
CN103097985B (zh) 用于实现降低的功率状态的系统和方法
US10873162B2 (en) Overvoltage protection for Universal Serial Bus Type-C (USB-C) connector systems
US8289048B2 (en) State transitioning clock gating
US20190319446A1 (en) Overcurrent protection for universal serial bus type-c (usb-c) connector systems
JP2007012937A5 (zh)
US20060149977A1 (en) Power managing point-to-point AC coupled peripheral device
CN103795393B (zh) 状态保持电源门控单元
WO2018038817A1 (en) Integrated clock gate circuit with embedded nor
US20200321734A1 (en) Reverse overcurrent protection for universal serial bus type-c (usb-c) connector systems
US20050114723A1 (en) Interruption control system and method
CN112514258A (zh) 低功率时钟门电路
EP2038728B1 (en) Controlling power consumption in a data processing apparatus
US20210064076A1 (en) Low power clock gate circuit
CN206178579U (zh) 基于申威411处理器和申威套片的vpx计算机主板
US20220321490A1 (en) Data Encoding and Packet Sharing in a Parallel Communication Interface
US11790978B2 (en) Register file with write pre-charge
US9825628B2 (en) Electronic device and operation method thereof
Hong et al. A power efficient USB 2.0 device controller architecture and its implementation
TW202139020A (zh) 時脈交叉先進先出（ｆｉｆｏ）狀態斂聚式同步器
JP2022548483A (ja) 低オーバーヘッド広帯域幅再構成可能な相互接続装置及び方法
CN104102317A (zh) 通用串行总线充电装置及管理方法
CN104796131A (zh) 集成电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant