TWI517566B - 可調式阻抗電路以及阻抗設定方法 - Google Patents

Description

可調式阻抗電路以及阻抗設定方法

本發明係有關於阻抗調整，尤指一種可同時實現差模阻抗匹配及共模阻抗匹配的可調式阻抗電路以及其相關阻抗設定方法。

大多數的輸入輸出介面(Input/output interface，I/O interface)係定義了差模阻抗(differential mode impedance)，其中電阻矩陣自校正技術(resistance array self-calibration)常被用來實現差模阻抗匹配(differential mode impedance matching)。在不同的製程下，電阻矩陣自校正技術可透過一校正電路(calibration circuit)而得到對應製程狀態(corner)的修正來滿足輸入輸出介面對於差模阻抗值的要求，然而，對於同時定義了差模阻抗及共模阻抗(common mode impedance)的輸入輸出介面來說，由於共模阻抗及差模阻抗具有不同的定義方式及阻抗值，故上述之校正電路亦需要有分別相對應的設計，例如需要個別的校正電路以分別校正共模阻抗與差模阻抗，換言之，會增加額外的校正電路、電路功耗及/或校正時間。

有鑑於此，本發明的目的之一在於提供一種可同時實現差模阻抗匹配及共模阻抗匹配的可調式阻抗電路以及其相關阻抗設定方法，來解決上述問題。

依據本發明之一實施例，其揭示一種可調式阻抗電路。該可調式阻抗電路包含一校正模組、一阻抗模組、一第一開關模組以及一第二開關模組。該校正模組係用以產生一校正訊號。該阻抗模組係具有複數個阻抗元件。該第一開關模組係耦接於該校正模組及至少一參考電壓，用以接收該校正訊號，並依據該校正訊號來將該複數個阻抗元件之中一第一部份阻抗元件選擇性地耦接於一差動輸入埠與該至少一參考電壓之間。該第二開關模組係耦接於一共模電壓輸出端，用以接收一控制訊號，並依據該控制訊號來將該複數個阻抗元件之中一第二部份的阻抗元件選擇性地耦接於該共模電壓輸出端與該差動輸入埠之間。

依據本發明之一實施例，其揭示一種阻抗設定方法。該阻抗設定方法包含接收一控制訊號、依據該控制訊號來將複數個阻抗元件之中一第一部份的阻抗元件選擇性地耦接於一共模電壓輸出端與一差動輸入埠之間、接收一校正訊號，以及依據該校正訊號來將該複數個阻抗元件之中一第二部份的阻抗元件選擇性地耦接於該差動輸入埠與至少一參考電壓之間。

不論輸入輸出介面是否有定義共模阻抗匹配，本發明所揭示之可調式阻抗電路及其相關的阻抗設定方法可應用於不同的輸入輸出介面，此外，本發明所揭示之可調式阻抗電路僅需要一校正電路/校正模組，即可同時實現差模阻抗調整/匹配以及共模阻抗調整/匹配，不僅不會增加可調式阻抗電路之電路面積，也不會增加額外的 校正時間。再者，相較於習知的差模阻抗匹配電路，本發明所揭示之可調式阻抗電路僅增加了一開關模組(例如，包含複數個傳輸閘的開關模組)，也幾乎沒有增加額外的功率損耗。

首先，請參閱第1圖，第1圖係為本發明可調式阻抗電路之一實施例的功能方塊示意圖。由第1圖可知，可調式阻抗電路(adjustable impedance circuit)100包含(但不侷限於)一校正模組(calibration module)110、一阻抗模組(impedance module)120、一第一開關模組(switch module)130以及一第二開關模組140。校正模組110係用以產生一校正訊號S_CA。阻抗模組120係具有複數個阻抗元件Z_1~Z_n。第一開關模組130係耦接於校正模組110，用以接收校正訊號S_CA，並依據校正訊號S_CA來將阻抗元件Z_1~Z_n之中一第一部份阻抗元件選擇性地耦接於一差動輸入埠(differential input port)DP與至少一參考電壓V_REF(例如，電壓源(高參考電壓)及/或接地電壓(低參考電壓)及/或一固定電壓)之間。第二開關模組140係耦接於一共模電壓輸出端(common mode voltage output node)N_CM，用以接收一控制訊號S_CO，並依據控制訊號S_CO來將阻抗元件Z_1~Z_n之中一第二部份阻抗元件選擇性地耦接於共模電壓輸出端N_CM與差動輸入埠DP之間，其中控制訊號S_CO可以由校正模組110提供或由電路系統來控制。

於可調式阻抗電路100僅用於調整差模阻抗的一實作範例中，當 阻抗模組120係耦接於參考電壓V_REF而未耦接於共模電壓輸出端N_CM時，可調式阻抗電路100可依據阻抗元件Z_1~Z_n之中耦接於參考電壓V_REF與差動輸入埠DP之間的該第一部份阻抗元件來提供一差模阻抗。

於可調式阻抗電路100係共用於共模阻抗調整以及差模阻抗調整的一實作範例中，當阻抗模組120係同時耦接於參考電壓V_REF及共模電壓輸出端N_CM時，可調式阻抗電路100可依據阻抗元件Z_1~Z_n之中耦接於差動輸入埠DP與參考電壓V_REF之間的該第一部份阻抗元件以及阻抗元件Z_1~Z_n之中耦接於共模電壓輸出端N_CM與差動輸入埠DP之間的該第二部份阻抗元件來提供一差模阻抗，此外，可調式阻抗電路100也可依據阻抗元件Z_1~Z_n之中耦接於差動輸入埠DP與參考電壓V_REF之間的該第一部份阻抗元件來提供一共模阻抗。此外，於一較佳實作範例中，當第二開關模組140係依據控制訊號S_CO來將阻抗元件Z_1~Z_n之第二部份阻抗元件耦接於共模電壓輸出端N_CM時，耦接於共模電壓輸出端N_CM的該第二部份阻抗元件並不會耦接於參考電壓V_REF與差動輸入埠DP之間。

由上述可知，本發明的概念在於透過增加一開關模組(例如，第二開關模組140)以及適當地設計阻抗元件(例如，阻抗元件Z_1~Z_n)與開關模組(例如，第一開關模組130及第二開關模組140)之間的耦接操作，來達成差模阻抗匹配以及共模阻抗匹配可共用同 一阻抗電路的目的。進一步的說明如下。

第1圖所示之可調式阻抗電路100係為基於本發明概念的基本電路架構，因此，任何採用第1圖所示之電路架構的電路均落入本發明的範疇。為了便於理解本發明的技術特徵，以下採用一實作範例來進一步說明本發明可調式阻抗電路的細節，然而，基於第1圖所示之電路架構的其它電路實作亦是可行的。請參閱第2圖，第2圖係為第1圖所示之可調式阻抗電路100之一實作範例的示意圖。於此實作範例中，第1圖所示之差動輸入埠DP包含一第一輸入端INP與一第二輸入端INN，以及第1圖所示之參考電壓V_REF包含一電壓源V_S及一接地電壓GND。阻抗模組120包含一第一阻抗單元222以及一第二阻抗單元224，其中第一阻抗單元222及一第二阻抗單元224分別具有複數個第一阻抗元件R1[1]~R1[N]及複數個第二阻抗元件R2[1]~R2[N]。另外，第一開關模組130包含一第一開關單元232以及一第二開關單元234，其中第一開關單元232係耦接於第一阻抗單元222與校正模組110之間，以及第二開關單元234係耦接於第二阻抗單元224與校正模組110之間。於此實作範例中，第一開關單元232包含複數個P型金氧半場效電晶體(P-channel Metal-Oxide-Semiconductor Field Effect Transistor，PMOSFET)PM1[1]~PM1[N]及複數個N型金氧半場效電晶體(N-channel Metal-Oxide-Semiconductor Field Effect Transistor，NMOSFET)NM1[1]~NM1[N]，其中P型金氧半場效電晶體PM1[1]~PM1[N]/N型金氧半場效電晶體NM1[1]~NM1[N]係分別依據校 正訊號S_CA來將相對應之第一阻抗元件R1[1]~R1[N]選擇性地耦接於電壓源V_S/接地電壓GND與第一輸入端INP之間。相似地，第二開關單元234包含複數個P型金氧半場效電晶體PM2[1]~PM2[N]及複數個N型金氧半場效電晶體NM2[1]~NM2[N]，其中P型金氧半場效電晶體PM2[1]~PM2[N]/N型金氧半場效電晶體NM2[1]~NM2[N]係分別依據校正訊號S_CA來將相對應之第二阻抗元件R2[1]~R2[N]選擇性地耦接於電壓源V_S/接地電壓GND與第二輸入端INN之間。

第二開關模組140包含一第三開關單元242以及一第四開關單元244，其中第三開關單元242及第四開關單元244係均耦接共模電壓輸出端N_CM。於此實作範例中，第三開關單元242包含複數個傳輸閘(transmission gate)CM1[1]~CM1[Ncm]，其中傳輸閘CM1[1]~CM1[Ncm]係用以依據控制訊號S_CO來將第一阻抗元件R1[1]~R1[N]之中至少一部份的阻抗元件(例如，阻抗元件R1[1]~R1[Ncm])選擇性地耦接於共模電壓輸出端N_CM與第一輸入端INP之間。相似地，第四開關單元244包含傳輸閘CM2[1]~CM2[Ncm]，其中傳輸閘CM2[1]~CM2[Ncm]係用以依據控制訊號S_CO來將第二阻抗元件R2[1]~R2[N]之中至少一部份的阻抗元件(例如，阻抗元件R2[1]~R2[Ncm])選擇性地耦接於共模電壓輸出端N_CM與第二輸入端INN之間。

以下係為可調式阻抗電路200僅用於調整差模阻抗之運作的說 明。請一併參閱第2圖及第3圖，第3圖係為第2圖所示之可調式阻抗電路200僅用於調整對接地端之V_REF(亦即，接地電壓GND)的差模阻抗之一實作範例的示意圖。由第2圖及第3圖可知，在可調式阻抗電路200僅用於調整差模阻抗的情形下(例如，第一輸入端INP及第二輸入端INN分別接收構成一差動輸入的正電壓訊號及負電壓訊號)，第二開關模組140係依據控制訊號S_CO而關閉，此外，N型金氧半場效電晶體NM1[1]~NM1[N]/N型金氧半場效電晶體NM2[1]~NM2[N]會分別依據校正模組110所產生之校正訊號S_CA來將第一阻抗元件R1[1]~R1[N]/第二阻抗元件R2[1]~R2[N]選擇性地耦接於第一輸入端INP/第二輸入端INN與接地電壓GND之間。舉例來說，N型金氧半場效電晶體NM1[1]~NM1[M]係依據校正訊號S_CA來導通，以將第一阻抗元件R1[1]~R1[M]耦接於第一輸入端INP與接地電壓GND之間，相似地，N型金氧半場效電晶體NM2[1]~NM2[M]係依據校正訊號S_CA來導通，以將第二阻抗元件R2[1]~R2[M]耦接於第二輸入端INN與接地電壓GND之間，此外，假設阻抗模組120之中每一阻抗元件之阻抗值均為R0，則可得到差模阻抗值為2×R0/M，其中0<M<N。由於R0會隨著製程而變動，故校正模組110可根據阻抗值R0來選取合適的M值，進而實現阻抗調整/阻抗匹配的目的。

值得注意的是，上述之電路可採用其他電阻矩陣自校正技術的操作，換言之，以上僅供說明之需，並非用來作為本發明之限制。於一設計變化中，阻抗模組120之中每一阻抗元件的阻抗值不一定要 彼此相等。於另一設計變化中，可調式阻抗電路200可僅用於調整對電源端/固定電壓端的差模阻抗，也就是說，可調式阻抗電路200可依據校正訊號S_CA來用於調整對電源端及/或接地端及/或固定電壓端的差模阻抗，此外，由上述可知，第1圖所示之參考電壓V_REF可為一電壓源(例如，第2圖所示之電壓源V_S)、一接地電壓(例如，第2圖所示之接地電壓GND)及一固定電壓三者之至少其一。

可調式阻抗電路200亦可共用於共模阻抗調整以及差模阻抗調整之操作。請一併參閱第2圖及第4圖，第4圖係為第2圖所示之可調式阻抗電路200共用於調整共模阻抗以及對接地端之V_REF(亦即，接地電壓GND)之差模阻抗的一實作範例的示意圖。由第2圖及第4圖可知，在可調式阻抗電路200應用於調整差模阻抗的情形下(例如，第一輸入端INP及第二輸入端INN分別接收構成一差動輸入的正電壓訊號及負電壓訊號)，第二開關模組140可依據控制訊號S_CO來開啟、傳輸閘CM1[1]~CM1[Ncm]/傳輸閘CM2[1]~CM2[Ncm]可分別依據控制訊號S_CO來將第一阻抗元件R1[1]~R1[Ncm]/第二阻抗元件R2[1]~R2[Ncm]選擇性地耦接於共模電壓輸出端N_CM與第一輸入端INP/第二輸入端INN之間，以及N型金氧半場效電晶體NM1[1]~NM1[N]/N型金氧半場效電晶體NM2[1]~NM2[N]也會分別依據校正模組110所產生之校正訊號S_CA來將第一阻抗元件R1[1]~R1[N]/第二阻抗元件R2[1]~R2[N]選擇性地耦接於第一輸入端INP/第二輸入端INN與接地電壓GND 之間。舉例來說，傳輸閘CM1[1]~CM1[Ncm]係均依據控制訊號S_CO來導通，以將第一阻抗元件R1[1]~R1[Ncm]耦接於共模電壓輸出端N_CM與第一輸入端INP之間，此外，N型金氧半場效電晶體NM1[Ncm+1]~NM1[M]係依據校正訊號S_CA來導通(其餘的(N-(M-Ncm))個NM1不導通)，以將第一阻抗元件R1[Ncm+1]~R1[M]耦接於第一輸入端INP與接地電壓GND之間，換言之，共有M個阻抗導通(亦即，共有第一阻抗元件R1[1]~R1[Ncm]以及第一阻抗元件R1[Ncm+1]~R1[M]導通；或說Ncm個第二部份阻抗元件以及(M-Ncm)個第一部份阻抗元件導通)，其中M≦N。再者，傳輸閘CM2[1]~CM2[Ncm]係均依據控制訊號S_CO來導通，以將第二阻抗元件R2[1]~R2[Ncm]耦接於共模電壓輸出端N_CM與第二輸入端INN之間，此外，N型金氧半場效電晶體NM2[Ncm+1]~NM2[M]係依據校正訊號S_CA來導通(其餘的(N-(M-Ncm))個NM2不導通)，以將第二阻抗元件R2[Ncm+1]~R2[M]耦接於第二輸入端INN與接地電壓GND之間，換言之，共有M個阻抗導通(亦即，共有第一阻抗元件R1[1]~R1[Ncm]以及第一阻抗元件R1[Ncm+1]~R1[M]導通；或說Ncm個第二部份阻抗元件以及(M-Ncm)個第一部份阻抗元件導通)，其中M≦N。於一實施例中，假設阻抗模組120之中每一阻抗元件之阻抗值均為R0，則共模電壓輸出端N_CM於小信號模型(small signal model)下大致為零電壓，因此，仍可得到與第3圖所示之實作範例相同的差模阻抗值(亦即，2×R0/M，其中0<M<N)。再者，在可調式阻抗電路200用於調整共模阻抗的情形下(例如，第一輸入端INP及第二輸入端INN均接 收同一極性之電壓訊號)，所提供之共模阻抗係為0.5×R0/(M-Ncm)，因此，只要選擇適當的R0、M、Ncm及N的數值，可調式阻抗電路200便可同時滿足所需之差模阻抗值及共模阻抗值，進而實現阻抗調整/阻抗匹配的目的。

請注意，以上僅供說明之需，並非用來作為本發明之限制。於一設計變化中，可調式阻抗電路200亦可用於調整對電源端之V_REF(亦即，電壓源V_S)的差模阻抗，其藉由導通/關閉第一開關模組130中之P型金氧半場效電晶體來進行，與前述實施例操作相似，在此不再贅述。於另一設計變化中，每一阻抗元件之阻抗值不一定要彼此相等。於另一設計變化中，傳輸閘CM1[1]~CM1[Ncm]/傳輸閘CM2[1]~CM2[Ncm]並不一定要全部導通。於另一設計變化中，第二開關模組140亦可包含其他非傳輸閘之開關元件。另外，於此實作範例中，當第二開關模組140係依據控制訊號S_CO來將阻抗元件R2[1]~R2[N]之一部份的阻抗元件(例如，阻抗元件R1[1]~R1[Ncm]或阻抗元件R2[1]~R2[Ncm])耦接於共模電壓輸出端N_CM時，該一部份的阻抗元件(例如，阻抗元件R1[1]~R1[Ncm]或阻抗元件R2[1]~R2[Ncm])不會耦接於接地電壓GND與差動輸入埠DP(亦即，第一輸入端INP及第二輸入端INN)之間。然而，此亦僅供說明之需，舉例來說，可調式阻抗電路200操作於共用調整共模阻抗及差模阻抗的模式時(亦即，如第4圖所示之操作模式)，假若可調式阻抗電路200僅需提供差模阻抗，則所導通之同一阻抗元件所對應的傳輸閘及金氧半場效電晶體亦可同時 導通。

以下係以行動高畫質連接介面(Mobile High-definition Link interface，MHL interface)為例來說明如何選取合適的M值與Ncm值。請注意，此僅作為範例說明之用，而非用以作為本發明的限制。在行動高畫質連接介面所要求的共模阻抗ZC介於25歐姆(ohm，Ω)與35歐姆之間，以及行動高畫質連接介面所要求的差模阻抗ZD介於90歐姆與110歐姆之間的情形下，由於第4圖相關的說明內容提及校正模組110所實現的差模阻抗可為2×R0/M，故可得出45≦R0/M≦55，也就是說，R0/Mmin=55 (1)

R0/Mmax=45 (2)其中Mmax以及Mmin分別為M值的最大值及最小值。另外，由第4圖所示之實作範例可知，校正模組110所實現的共模阻抗可為0.5×R0/(M-Ncm)，也就是說，ZC(max)=0.5×R0/(Mmin-Ncm) (3)

ZC(min)=0.5×R0/(Mmax-Ncm) (4)其中ZC(max)以及ZC(min)分別為ZC值的最大值及最小值。接下來，分別將式(1)及式(2)代入式(3)及式(4)可得： ZC(max)=27.5/(1-Ncm/Mmin) (5)

ZC(min)=22.5/(1-Ncm/Mmax) (6)由於共模阻抗ZC介於25歐姆與35歐姆之間，故ZC(max)≦35以及ZC(min)≧25，且由式(5)及式(6)可得：0.1×Mmax≦Ncm≦0.214×Mmin (7)也就是說，只要滿足式(7)，本發明所揭示之可調式阻抗電路僅需單一校正模組，即可在實現差模阻抗調整/阻抗匹配的同時，也一併實作出共模阻抗調整/阻抗匹配。於一實作範例中，當可調式阻抗電路200之校正模組110的電路準確度(accuracy)可提高至滿足95≦ZD≦105時，透過上述之計算步驟可得出0.05×Mmax≦Ncm≦0.25×Mmin，也就是說，Ncm值之選取範圍的大小係依據校正模組110之電路準確度而定。

簡言之，本發明所揭示之可調式阻抗電路相較於習知電阻矩陣自校正技術來說，僅簡單地增加了一開關模組，即可透過開關的切換來實現差模阻抗調整/匹配及共模阻抗調整/匹配的兩種功能，此外，關於上述可調式阻抗電路之阻抗設定方法可簡單歸納為第5圖所示之流程圖。第5圖係為本發明阻抗設定方法之一實施例的流程圖。請注意，假若所得到的結果實質上大致相同，則步驟不一定要 按照第5圖所示之順序來執行。進一步的說明如下。

步驟502：僅進行差模阻抗調整或同時進行差模及共模阻抗調整？若同時進行差模及共模阻抗匹配，執行步驟504；反之，執行步驟508。

步驟504：接收一控制訊號。

步驟506：依據該控制訊號來將複數個阻抗元件之中一第一部份阻抗元件選擇性地耦接於一共模電壓輸出端與一差動輸入埠之間。

步驟508：接收一校正訊號。

步驟510：依據該校正訊號來將該複數個阻抗元件之中一第二部份阻抗元件選擇性地耦接於該差動輸入埠與至少一參考電壓之間。

於步驟502中，可依據信號接收端之輸入輸出介面的類型來判斷，舉例來說，當信號接收端之輸入輸出介面僅定義了差模阻抗時，步驟504及506不會被執行；當信號接收端之輸入輸出介面定義了共模阻抗或同時定義了差模阻抗及共模阻抗時，步驟504~步驟510均會被執行。由於熟習技藝者在閱讀第1圖~第4圖相關的說明之後，應可輕易地了解第5圖所示之每一步驟的操作細節，故進一步的說明在此便不再贅述。

綜合上述，本發明所揭示之可調式阻抗電路及其相關的阻抗設 定方法可應用於不同的輸入輸出介面，不論輸入輸出介面是否有定義共模阻抗匹配，此外，本發明所揭示之可調式阻抗電路僅需要一校正電路/校正模組，即可同時實現差模阻抗調整/匹配以及共模阻抗調整/匹配，不僅不會增加可調式阻抗電路之電路面積，也不會增加額外的校正時間。再者，相較習知差模阻抗匹配電路，本發明所揭示之可調式阻抗電路僅增加了一開關模組(例如，包含複數個傳輸閘的開關模組)，也幾乎沒有增加額外的功率損耗。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100、200‧‧‧可調式阻抗電路

110‧‧‧校正模組

120‧‧‧阻抗模組

130、140‧‧‧開關模組

222、224‧‧‧阻抗單元

232、234、242、244‧‧‧開關單元

DP‧‧‧差動輸入埠

N_CM‧‧‧共模電壓輸出端

Z_1~Z_n、R1[1]~R1[N]、R2[1]~R2[N]‧‧‧阻抗元件

INP、INN‧‧‧輸入端

PM1[1]~PM1[N]、NM1[1]~NM1[N]、PM2[1]~PM2[N]、NM2[1]~NM2[N]‧‧‧金氧半場效電晶體

V_REF、V_S、GND‧‧‧電壓

CM1[1]~CM1[Ncm]、CM2[1]~CM2[Ncm]‧‧‧傳輸閘

第1圖為本發明可調式阻抗電路之一實施例的功能方塊示意圖。

第2圖為第1圖所示之可調式阻抗電路之一實作範例的示意圖。

第3圖為第2圖所示之可調式阻抗電路僅用於調整對接地端的差模阻抗之一實作範例的示意圖。

第4圖為第2圖所示之可調式阻抗電路共用於調整共模阻抗以及對接地端之差模阻抗的一實作範例的示意圖。

第5圖為本發明阻抗設定方法之一實施例的流程圖。

200‧‧‧可調式阻抗電路

110‧‧‧校正模組

120‧‧‧阻抗模組

130、140‧‧‧開關模組

222、224‧‧‧阻抗單元

232、234、242、244‧‧‧開關單元

N_CM‧‧‧共模電壓輸出端

R1[1]~R1[N]、R2[1]~R2[N]‧‧‧阻抗元件

INP、INN‧‧‧輸入端

PM1[1]~PM1[N]、NM1[1]~NM1[N]、PM2[1]~PM2[N]、NM2[1]~NM2[N]‧‧‧金氧半場效電晶體

V_S、GND‧‧‧電壓

CM1[1]~CM1[Ncm]、CM2[1]~CM2[Ncm]‧‧‧傳輸閘

Claims (12)

1. 一種可調式阻抗電路，包含：一校正模組，用以產生一校正訊號；一阻抗模組，具有複數個阻抗元件；一第一開關模組，耦接於該校正模組，用以接收該校正訊號，並依據該校正訊號來將該複數個阻抗元件之中一第一部份阻抗元件選擇性地耦接於一差動輸入埠與至少一參考電壓之間；以及一第二開關模組，耦接於一共模電壓輸出端，用以接收一控制訊號，並依據該控制訊號來將該複數個阻抗元件之中一第二部份阻抗元件選擇性地耦接於該共模電壓輸出端與該差動輸入埠之間。
2. 如申請專利範圍第1項所述之可調式阻抗電路，其中當該阻抗模組係耦接於該至少一參考電壓而未耦接於該共模電壓輸出端時，該可調式阻抗電路係依據該複數個阻抗元件之中耦接於該差動輸入埠與該至少一參考電壓之間的該第一部份阻抗元件來提供一差模阻抗。
3. 如申請專利範圍第1項所述之可調式阻抗電路，其中當該阻抗模組係同時耦接於該至少一參考電壓及該共模電壓輸出端時，該可調式阻抗電路係依據該複數個阻抗元件之中耦接於該差動輸入埠與該至少一參考電壓之間的該第一部份阻抗元件以及該複數 個阻抗元件之中耦接於該共模電壓輸出端與該差動輸入埠之間的該第二部份阻抗元件來提供一差模阻抗。
4. 如申請專利範圍第1項所述之可調式阻抗電路，其中當該阻抗模組係同時耦接於該至少一參考電壓及該共模電壓輸出端時，該可調式阻抗電路係依據該複數個阻抗元件之中耦接於該差動輸入埠與該至少一參考電壓之間的該第一部份阻抗元件來提供一共模阻抗。
5. 如申請專利範圍第1項所述之可調式阻抗電路，其中該至少一參考電壓係為一電壓源、一接地電壓及一固定電壓三者之至少其一。
6. 如申請專利範圍第1項所述之可調式阻抗電路，其中該差動輸入埠包含一第一輸入端與一第二輸入端，以及該阻抗模組包含：一第一阻抗單元，具有複數個第一阻抗元件；以及一第二阻抗單元，具有複數個第二阻抗元件；以及該第一開關模組包含：一第一開關單元，耦接於該第一阻抗單元與該校正模組之間，具有複數個第一開關元件，其中該複數個第一開關元件係依據該校正訊號來分別將該複數個第一阻抗元件選擇性地耦接於該至少一參考電壓與該第一輸入端之間；以及 一第二開關單元，耦接於該第二阻抗單元與該校正模組之間，具有複數個第二開關元件，其中該複數個第二開關元件係依據該校正訊號來分別將該複數個第二阻抗元件選擇性地耦接於該至少一參考電壓與該第二輸入端之間；以及該第二開關模組包含：一第三開關單元，耦接於該共模電壓輸出端，用以依據該控制訊號來將該複數個第一阻抗元件之中至少一部份的第一阻抗元件選擇性地耦接於該共模電壓輸出端與該第一輸入端之間；以及一第四開關單元，耦接於該共模電壓輸出端，用以依據該控制訊號來將該複數個第二阻抗元件之中至少一部份的第二阻抗元件選擇性地耦接於該共模電壓輸出端與該第二輸入端之間。
7. 一種阻抗設定方法，包含：接收一控制訊號；依據該控制訊號來將複數個阻抗元件之中一第一部份阻抗元件選擇性地耦接於一共模電壓輸出端與一差動輸入埠之間；接收一校正訊號；以及依據該校正訊號來將該複數個阻抗元件之中一第二部份阻抗元件選擇性地耦接於該差動輸入埠與至少一參考電壓之間。
8. 如申請專利範圍第7項所述之阻抗設定方法，另包含： 當該第二部份阻抗元件未耦接於該共模電壓輸出端時，依據耦接於該差動輸入埠與該至少一參考電壓之間的該第一部份阻抗元件來提供一差模阻抗。
9. 如申請專利範圍第7項所述之阻抗設定方法，另包含：當該複數個阻抗元件係同時耦接於該至少一參考電壓及該共模電壓輸出端時，依據該複數個阻抗元件之中耦接於該差動輸入埠與該至少一參考電壓之間的該第一部份阻抗元件以及該複數個阻抗元件之中耦接於該共模電壓輸出端與該差動輸入埠之間的該第二部份阻抗元件來提供一差模阻抗。
10. 如申請專利範圍第7項所述之阻抗設定方法，另包含：當該複數個阻抗元件係同時耦接於該至少一參考電壓及該共模電壓輸出端時，依據該複數個阻抗元件之中耦接於該差動輸入埠與該至少一參考電壓之間的該第一部份阻抗元件來提供一共模阻抗。
11. 如申請專利範圍第7項所述之阻抗設定方法，其中依據該校正訊號來將該複數個阻抗元件之中該第二部份阻抗元件選擇性地耦接於該差動輸入埠與至少一參考電壓之間的步驟包含：當該複數個阻抗元件之中該第一部份阻抗元件係依據該控制訊號來耦接於該共模電壓輸出端時，不將該第一部份阻抗元件耦接於該差動輸入埠與該至少一參考電壓之間。
12. 如申請專利範圍第7項所述之阻抗設定方法，其中該至少一參考電壓係為一電壓源、一接地電壓及一固定電壓三者之至少其一。