CN103684347B - 可调式阻抗电路以及阻抗设定方法 - Google Patents

Abstract

本发明提供一种可调式阻抗电路以及阻抗设定方法，可调式阻抗电路包含校正模块、阻抗模块、第一开关模块及第二开关模块。该校正模块用以产生校正信号。该阻抗模块具有多个阻抗元件。该第一开关模块耦接于该校正模块及至少一参考电压，用以接收该校正信号，并依据该校正信号来将该多个阻抗元件之中一第一部分阻抗元件选择性地耦接于差动输入端口与该至少一参考电压之间。该第二开关模块耦接于共模电压输出端，用以接收控制信号，并依据该控制信号来将该多个阻抗元件之中一第二部分的阻抗元件选择性地耦接于该共模电压输出端与该差动输入端口之间。

Description

可调式阻抗电路以及阻抗设定方法

技术领域

本发明有关于阻抗调整，尤指一种可同时实现差模阻抗匹配及共模阻抗匹配的可调式阻抗电路以及其相关阻抗设定方法。

背景技术

大多数的输入输出界面（Input/outputinterface，I/Ointerface）定义了差模阻抗（differentialmodeimpedance），其中电阻矩阵自校正技术（resistancearrayself-calibration）常被用来实现差模阻抗匹配（differentialmodeimpedancematching）。在不同的工艺下，电阻矩阵自校正技术可通过一校正电路（calibrationcircuit）而得到对应工艺状态（corner）的修正来满足输入输出界面对于差模阻抗值的要求，然而，对于同时定义了差模阻抗及共模阻抗（commonmodeimpedance）的输入输出界面来说，由于共模阻抗及差模阻抗具有不同的定义方式及阻抗值，故上述的校正电路亦需要有分别相对应的设计，例如需要个别的校正电路以分别校正共模阻抗与差模阻抗，换言之，会增加额外的校正电路、电路功耗及/或校正时间。

发明内容

有鉴于此，本发明的目的之一在于提供一种可同时实现差模阻抗匹配及共模阻抗匹配的可调式阻抗电路以及其相关阻抗设定方法，来解决上述问题。

依据本发明的一实施例，其揭示一种可调式阻抗电路。该可调式阻抗电路包含一校正模块、一阻抗模块、一第一开关模块以及一第二开关模块。该校正模块用以产生一校正信号。该阻抗模块具有多个阻抗元件。该第一开关模块耦接于该校正模块及至少一参考电压，用以接收该校正信号，并依据该校正信号来将该多个阻抗元件之中一第一部分阻抗元件选择性地耦接于一差动输入端口与该至少一参考电压之间。该第二开关模块耦接于一共模电压输出端，用以接收一控制信号，并依据该控制信号来将该多个阻抗元件之中一第二部分的阻抗元件选择性地耦接于该共模电压输出端与该差动输入端口之间。

依据本发明的一实施例，其揭示一种阻抗设定方法。该阻抗设定方法包含接收一控制信号、依据该控制信号来将多个阻抗元件之中一第一部分的阻抗元件选择性地耦接于一共模电压输出端与一差动输入端口之间、接收一校正信号，以及依据该校正信号来将该多个阻抗元件之中一第二部分的阻抗元件选择性地耦接于该差动输入端口与至少一参考电压之间。

不论输入输出界面是否有定义共模阻抗匹配，本发明所揭示的可调式阻抗电路及其相关的阻抗设定方法可应用于不同的输入输出界面，此外，本发明所揭示的可调式阻抗电路仅需要一校正电路/校正模块，即可同时实现差模阻抗调整/匹配以及共模阻抗调整/匹配，不仅不会增加可调式阻抗电路的电路面积，也不会增加额外的校正时间。再者，相较于现有的差模阻抗匹配电路，本发明所揭示的可调式阻抗电路仅增加了一开关模块（例如，包含多个传输门的开关模块），也几乎没有增加额外的功率损耗。

附图说明

图1为本发明可调式阻抗电路的一实施例的功能方块示意图。

图2为图1所示的可调式阻抗电路的一实作范例的示意图。

图3为图2所示的可调式阻抗电路仅用于调整对接地端的差模阻抗的一实作范例的示意图。

图4为图2所示的可调式阻抗电路共用于调整共模阻抗以及对接地端的差模阻抗的一实作范例的示意图。

图5为本发明阻抗设定方法的一实施例的流程图。

其中，附图标记说明如下：

100、200可调式阻抗电路；

110校正模块；

120阻抗模块；

130、140开关模块；

222、224阻抗单元；

232、234、242、244开关单元；

DP差动输入端口；

N_CM共模电压输出端；

Z_1～Z_n、R1[1]～R1[N]、R2[1]～R2[N]阻抗元件；

INP、INN输入端；

PM1[1]～PM1[N]、NM1[1]～NM1[N]、金氧半导体场效晶体

PM2[1]～PM2[N]、NM2[1]～NM2[N]管；

V_REF、V_S、GND电压；

CM1[1]～CM1[Ncm]、CM2[1]～CM2[Ncm]传输门。

具体实施方式

首先，请参阅图1，图1为本发明可调式阻抗电路的一实施例的功能方块示意图。由图1可知，可调式阻抗电路（adjustableimpedancecircuit）100包含（但不局限于）一校正模块（calibrationmodule）110、一阻抗模块（impedancemodule）120、一第一开关模块（switchmodule）130以及一第二开关模块140。校正模块110用以产生一校正信号S_CA。阻抗模块120具有多个阻抗元件Z_1～Z_n。第一开关模块130耦接于校正模块110，用以接收校正信号S_CA，并依据校正信号S_CA来将阻抗元件Z_1～Z_n的中一第一部分阻抗元件选择性地耦接于一差动输入端口（differentialinputport）DP与至少一参考电压V_REF(例如，电压源(高参考电压)及/或接地电压(低参考电压)及/或一固定电压)之间。第二开关模块140耦接于一共模电压输出端（commonmodevoltageoutputnode）N_CM，用以接收一控制信号S_CO，并依据控制信号S_CO来将阻抗元件Z_1～Z_n之中一第二部分阻抗元件选择性地耦接于共模电压输出端N_CM与差动输入端口DP之间，其中控制信号S_CO可以由校正模块110提供或由电路系统来控制。

于可调式阻抗电路100仅用于调整差模阻抗的一实作范例中，当阻抗模块120耦接于参考电压V_REF而未耦接于共模电压输出端N_CM时，可调式阻抗电路100可依据阻抗元件Z_1～Z_n之中耦接于参考电压V_REF与差动输入端口DP之间的该第一部分阻抗元件来提供一差模阻抗。

于可调式阻抗电路100共用于共模阻抗调整以及差模阻抗调整的一实作范例中，当阻抗模块120同时耦接于参考电压V_REF及共模电压输出端N_CM时，可调式阻抗电路100可依据阻抗元件Z_1～Z_n之中耦接于差动输入端口DP与参考电压V_REF之间的该第一部分阻抗元件以及阻抗元件Z_1～Z_n之中耦接于共模电压输出端N_CM与差动输入端口DP之间的该第二部分阻抗元件来提供一差模阻抗，此外，可调式阻抗电路100也可依据阻抗元件Z_1～Z_n之中耦接于差动输入端口DP与参考电压V_REF之间的该第一部分阻抗元件来提供一共模阻抗。此外，于一较佳实作范例中，当第二开关模块140依据控制信号S_CO来将阻抗元件Z_1～Z_n的第二部分阻抗元件耦接于共模电压输出端N_CM时，耦接于共模电压输出端N_CM的该第二部分阻抗元件并不会耦接于参考电压V_REF与差动输入端口DP之间。

由上述可知，本发明的概念在于通过增加一开关模块（例如，第二开关模块140）以及适当地设计阻抗元件（例如，阻抗元件Z_1～Z_n）与开关模块（例如，第一开关模块130及第二开关模块140）之间的耦接操作，来达成差模阻抗匹配以及共模阻抗匹配可共用同一阻抗电路的目的。进一步的说明如下。

图1所示的可调式阻抗电路100为基于本发明概念的基本电路架构，因此，任何采用图1所示的电路架构的电路均落入本发明的范畴。为了便于理解本发明的技术特征，以下采用一实作范例来进一步说明本发明可调式阻抗电路的细节，然而，基于图1所示的电路架构的其它电路实作亦是可行的。请参阅图2，图2为图1所示的可调式阻抗电路100的一实作范例的示意图。于此实作范例中，图1所示的差动输入端口DP包含一第一输入端INP与一第二输入端INN，以及图1所示的参考电压V_REF包含一电压源V_S及一接地电压GND。阻抗模块120包含一第一阻抗单元222以及一第二阻抗单元224，其中第一阻抗单元222及一第二阻抗单元224分别具有多个第一阻抗元件R1[1]～R1[N]及多个第二阻抗元件R2[1]～R2[N]。另外，第一开关模块130包含一第一开关单元232以及一第二开关单元234，其中第一开关单元232耦接于第一阻抗单元222与校正模块110之间，以及第二开关单元234耦接于第二阻抗单元224与校正模块110之间。于此实作范例中，第一开关单元232包含多个P型金氧半导体场效晶体管（P-channelMetal-Oxide-SemiconductorFieldEffectTransistor，PMOSFET）PM1[1]～PM1[N]及多个N型金氧半导体场效晶体管（N-channelMetal-Oxide-SemiconductorFieldEffectTransistor，NMOSFET）NM1[1]～NM1[N]，其中P型金氧半导体场效晶体管PM1[1]～PM1[N]/N型金氧半导体场效晶体管NM1[1]～NM1[N]分别依据校正信号S_CA来将相对应的第一阻抗元件R1[1]～R1[N]选择性地耦接于电压源V_S/接地电压GND与第一输入端INP之间。相似地，第二开关单元234包含多个P型金氧导体半场效晶体管PM2[1]～PM2[N]及多个N型金氧半导体场效晶体管NM2[1]～NM2[N]，其中P型金氧半导体场效晶体管PM2[1]～PM2[N]/N型金氧半导体场效晶体管NM2[1]～NM2[N]分别依据校正信号S_CA来将相对应的第二阻抗元件R2[1]～R2[N]选择性地耦接于电压源V_S/接地电压GND与第二输入端INN之间。

第二开关模块140包含一第三开关单元242以及一第四开关单元244，其中第三开关单元242及第四开关单元244均耦接共模电压输出端N_CM。于此实作范例中，第三开关单元242包含多个传输门（transmissiongate）CM1[1]～CM1[Ncm]，其中传输门CM1[1]～CM1[Ncm]用以依据控制信号S_CO来将第一阻抗元件R1[1]～R1[N]之中至少一部分的阻抗元件（例如，阻抗元件R1[1]～R1[Ncm]）选择性地耦接于共模电压输出端N_CM与第一输入端INP之间。相似地，第四开关单元244包含传输门CM2[1]～CM2[Ncm]，其中传输门CM2[1]～CM2[Ncm]用以依据控制信号S_CO来将第二阻抗元件R2[1]～R2[N]之中至少一部分的阻抗元件（例如，阻抗元件R2[1]～R2[Ncm]）选择性地耦接于共模电压输出端N_CM与第二输入端INN之间。

以下为可调式阻抗电路200仅用于调整差模阻抗的运作的说明。请一并参阅图2及图3，图3为图2所示的可调式阻抗电路200仅用于调整对接地端的V_REF（亦即，接地电压GND）的差模阻抗的一实作范例的示意图。由图2及图3可知，在可调式阻抗电路200仅用于调整差模阻抗的情形下（例如，第一输入端INP及第二输入端INN分别接收构成一差动输入的正电压信号及负电压信号），第二开关模块140依据控制信号S_CO而关闭，此外，N型金氧半导体场效晶体管NM1[1]～NM1[N]/N型金氧半导体场效晶体管NM2[1]～NM2[N]会分别依据校正模块110所产生的校正信号S_CA来将第一阻抗元件R1[1]～R1[N]/第二阻抗元件R2[1]～R2[N]选择性地耦接于第一输入端INP/第二输入端INN与接地电压GND之间。举例来说，N型金氧半导体场效晶体管NM1[1]～NM1[M]依据校正信号S_CA来导通，以将第一阻抗元件R1[1]～R1[M]耦接于第一输入端INP与接地电压GND之间，相似地，N型金氧半导体场效晶体管NM2[1]～NM2[M]依据校正信号S_CA来导通，以将第二阻抗元件R2[1]～R2[M]耦接于第二输入端INN与接地电压GND之间，此外，假设阻抗模块120之中每一阻抗元件的阻抗值均为R0，则可得到差模阻抗值为2×R0/M，其中0＜M＜N。由于R0会随着工艺而变动，故校正模块110可根据阻抗值R0来选取合适的M值，进而实现阻抗调整/阻抗匹配的目的。

值得注意的是，上述的电路可采用其他电阻矩阵自校正技术的操作，换言之，以上仅供说明之需，并非用来作为本发明的限制。于一设计变化中，阻抗模块120之中每一阻抗元件的阻抗值不一定要彼此相等。于另一设计变化中，可调式阻抗电路200可仅用于调整对电源端/固定电压端的差模阻抗，也就是说，可调式阻抗电路200可依据校正信号S_CA来用于调整对电源端及/或接地端及/或固定电压端的差模阻抗，此外，由上述可知，图1所示的参考电压V_REF可为一电压源（例如，图2所示的电压源V_S）、一接地电压（例如，图2所示的接地电压GND-）及一固定电压三者的至少其一。

可调式阻抗电路200亦可共用于共模阻抗调整以及差模阻抗调整的操作。请一并参阅图2及图4，图4为图2所示的可调式阻抗电路200共用于调整共模阻抗以及对接地端的V_REF(亦即，接地电压GND)的差模阻抗的一实作范例的示意图。由图2及图4可知，在可调式阻抗电路200应用于调整差模阻抗的情形下（例如，第一输入端INP及第二输入端INN分别接收构成一差动输入的正电压信号及负电压信号），第二开关模块140可依据控制信号S_CO来开启、传输门CM1[1]～CM1[Ncm]/传输门CM2[1]～CM2[Ncm]可分别依据控制信号S_CO来将第一阻抗元件R1[1]～R1[Ncm]/第二阻抗元件R2[1]～R2[Ncm]选择性地耦接于共模电压输出端N_CM与第一输入端INP/第二输入端INN之间，以及N型金氧半导体场效晶体管NM1[1]～NM1[N]/N型金氧半导体场效晶体管NM2[1]～NM2[N]也会分别依据校正模块110所产生的校正信号S_CA来将第一阻抗元件R1[1]～R1[N]/第二阻抗元件R2[1]～R2[N]选择性地耦接于第一输入端INP/第二输入端INN与接地电压GND之间。举例来说，传输门CM1[1]～CM1[Ncm]均依据控制信号S_CO来导通，以将第一阻抗元件R1[1]～R1[Ncm]耦接于共模电压输出端N_CM与第一输入端INP之间，此外，N型金氧半导体场效晶体管NM1[Ncm+1]～NM1[M]依据校正信号S_CA来导通（其余的(N－(M－Ncm))个NM1不导通），以将第一阻抗元件R1[Ncm+1]～R1[M]耦接于第一输入端INP与接地电压GND之间，换言之，共有M个阻抗导通（亦即，共有第一阻抗元件R1[1]～R1[Ncm]以及第一阻抗元件R1[Ncm+1]～R1[M]导通；或说Ncm个第二部分阻抗元件以及(M-Ncm)个第一部分阻抗元件导通），其中M≤N。再者，传输门CM2[1]～CM2[Ncm]均依据控制信号S_CO来导通，以将第二阻抗元件R2[1]～R2[Ncm]耦接于共模电压输出端N_CM与第二输入端INN之间，此外，N型金氧半导体场效晶体管NM2[Ncm+1]～NM2[M]依据校正信号S_CA来导通（其余的(N－(M－Ncm))个NM2不导通），以将第二阻抗元件R2[Ncm+1]～R2[M]耦接于第二输入端INN与接地电压GND之间，换言之，共有M个阻抗导通（亦即，共有第一阻抗元件R1[1]～R1[Ncm]以及第一阻抗元件R1[Ncm+1]～R1[M]导通；或说Ncm个第二部分阻抗元件以及(M-Ncm)个第一部分阻抗元件导通），其中M≤N。于一实施例中，假设阻抗模块120之中每一阻抗元件的阻抗值均为R0，则共模电压输出端N_CM于小信号模型（smallsignalmodel）下大致为零电压，因此，仍可得到与图3所示的实作范例相同的差模阻抗值（亦即，2×R0/M，其中0＜M＜N）。再者，在可调式阻抗电路200用于调整共模阻抗的情形下（例如，第一输入端INP及第二输入端INN均接收同一极性的电压信号），所提供的共模阻抗为0.5×R0/(M-Ncm)，因此，只要选择适当的R0、M、Ncm及N的数值，可调式阻抗电路200便可同时满足所需的差模阻抗值及共模阻抗值，进而实现阻抗调整/阻抗匹配的目的。

请注意，以上仅供说明之需，并非用来作为本发明的限制。于一设计变化中，可调式阻抗电路200亦可用于调整对电源端的V_REF（亦即，电压源V_S）的差模阻抗，其通过导通/关闭第一开关模块130中的P型金氧半导体场效晶体管来进行，与前述实施例操作相似，在此不再赘述。于另一设计变化中，每一阻抗元件的阻抗值不一定要彼此相等。于另一设计变化中，传输门CM1[1]～CM1[Ncm]/传输门CM2[1]～CM2[Ncm]并不一定要全部导通。于另一设计变化中，第二开关模块140亦可包含其他非传输门的开关元件。另外，于此实作范例中，当第二开关模块140依据控制信号S_CO来将阻抗元件R2[1]～R2[N]的一部分的阻抗元件（例如，阻抗元件R1[1]～R1[Ncm]或阻抗元件R2[1]～R2[Ncm]）耦接于共模电压输出端N_CM时，该一部分的阻抗元件（例如，阻抗元件R1[1]～R1[Ncm]或阻抗元件R2[1]～R2[Ncm]）不会耦接于接地电压GND与差动输入端口DP（亦即，第一输入端INP及第二输入端INN）之间。然而，此亦仅供说明之需，举例来说，可调式阻抗电路200操作于共用调整共模阻抗及差模阻抗的模式时（亦即，如图4所示的操作模式），假若可调式阻抗电路200仅需提供差模阻抗，则所导通的同一阻抗元件所对应的传输门及金氧半导体场效晶体管亦可同时导通。

以下以行动高画质连接界面（MobileHigh-definitionLinkinterface，MHLinterface）为例来说明如何选取合适的M值与Ncm值。请注意，此仅作为范例说明之用，而非用以作为本发明的限制。在行动高画质连接界面所要求的共模阻抗ZC介于25欧姆（ohm，Ω）与35欧姆之间，以及行动高画质连接界面所要求的差模阻抗ZD介于90欧姆与110欧姆之间的情形下，由于图4相关的说明内容提及校正模块110所实现的差模阻抗可为2×R0/M，故可得出45≤R0/M≤55，也就是说，

R0/Mmin=55（1）

R0/Mmax=45（2）

其中Mmax以及Mmin分别为M值的最大值及最小值。另外，由图4所示的实作范例可知，校正模块110所实现的共模阻抗可为0.5×R0/(M-Ncm)，也就是说，

ZC(max)=0.5×R0/(Mmin-Ncm)（3）

ZC(min)=0.5×R0/(Mmax-Ncm)（4）

其中ZC(max)以及ZC(min)分别为ZC值的最大值及最小值。接下来，分别将式（1）及式（2）代入式（3）及式（4）可得：

ZC(max)=27.5/(1-Ncm/Mmin)（5）

ZC(min)=22.5/(1-Ncm/Mmax)（6）

由于共模阻抗ZC介于25欧姆与35欧姆之间，故ZC(max)≤35以及ZC(min)≥25，且由式（5）及式（6）可得：

0.1×Mmax≤Ncm≤0.214×Mmin（7）

也就是说，只要满足式（7），本发明所揭示的可调式阻抗电路仅需单一校正模块，即可在实现差模阻抗调整/阻抗匹配的同时，也一并实作出共模阻抗调整/阻抗匹配。于一实作范例中，当可调式阻抗电路200的校正模块110的电路准确度（accuracy）可提高至满足95≤ZD≤105时，通过上述的计算步骤可得出0.05×Mmax≤Ncm≤0.25×Mmin，也就是说，Ncm值的选取范围的大小依据校正模块110的电路准确度而定。

简言之，本发明所揭示的可调式阻抗电路相较于现有电阻矩阵自校正技术来说，仅简单地增加了一开关模块，即可通过开关的切换来实现差模阻抗调整/匹配及共模阻抗调整/匹配的两种功能，此外，关于上述可调式阻抗电路的阻抗设定方法可简单归纳为图5所示的流程图。图5为本发明阻抗设定方法的一实施例的流程图。请注意，假若所得到的结果实质上大致相同，则步骤不一定要按照图5所示的顺序来执行。进一步的说明如下。

步骤502：仅进行差模阻抗调整或同时进行差模及共模阻抗调整？若同时进行差模及共模阻抗匹配，执行步骤504；反之，执行步骤508。

步骤504：接收一控制信号。

步骤506：依据该控制信号来将多个阻抗元件之中一第一部分阻抗元件选择性地耦接于一共模电压输出端与一差动输入端口之间。

步骤508：接收一校正信号。

步骤510：依据该校正信号来将该多个阻抗元件之中一第二部分阻抗元件选择性地耦接于该差动输入端口与至少一参考电压之间。

于步骤502中，可依据信号接收端的输入输出界面的类型来判断，举例来说，当信号接收端的输入输出界面仅定义了差模阻抗时，步骤504及506不会被执行；当信号接收端的输入输出界面定义了共模阻抗或同时定义了差模阻抗及共模阻抗时，步骤504～步骤510均会被执行。由于本领域技术人员在阅读图1～图4相关的说明之后，应可轻易地了解图5所示的每一步骤的操作细节，故进一步的说明在此便不再赘述。

综合上述，本发明所揭示的可调式阻抗电路及其相关的阻抗设定方法可应用于不同的输入输出界面，不论输入输出界面是否有定义共模阻抗匹配，此外，本发明所揭示的可调式阻抗电路仅需要一校正电路/校正模块，即可同时实现差模阻抗调整/匹配以及共模阻抗调整/匹配，不仅不会增加可调式阻抗电路的电路面积，也不会增加额外的校正时间。再者，相较现有差模阻抗匹配电路，本发明所揭示的可调式阻抗电路仅增加了一开关模块（例如，包含多个传输门的开关模块），也几乎没有增加额外的功率损耗。

以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的权利要求涵盖范围。

Claims (16)

1.一种可调式阻抗电路，包含：

一校正模块，用以产生一校正信号；

一阻抗模块，具有多个阻抗元件；

一第一开关模块，耦接于该校正模块，用以接收该校正信号，并依据该校正信号来将该多个阻抗元件之中一第一部分阻抗元件选择性地耦接于一差动输入端口与至少一参考电压之间；以及

一第二开关模块，耦接于一共模电压输出端，用以接收一控制信号，并依据该控制信号来将该多个阻抗元件之中一第二部分阻抗元件选择性地耦接于该共模电压输出端与该差动输入端口之间。

2.如权利要求1所述的可调式阻抗电路，其中当该阻抗模块耦接于该至少一参考电压而未耦接于该共模电压输出端时，该可调式阻抗电路依据该多个阻抗元件之中耦接于该差动输入端口与该至少一参考电压之间的该第一部分阻抗元件来提供一差模阻抗。

3.如权利要求1所述的可调式阻抗电路，其中当该阻抗模块同时耦接于该至少一参考电压及该共模电压输出端时，该可调式阻抗电路依据该多个阻抗元件之中耦接于该差动输入端口与该至少一参考电压之间的该第一部分阻抗元件以及该多个阻抗元件之中耦接于该共模电压输出端与该差动输入端口之间的该第二部分阻抗元件来提供一差模阻抗。

4.如权利要求1所述的可调式阻抗电路，其中当该阻抗模块同时耦接于该至少一参考电压及该共模电压输出端时，该可调式阻抗电路依据该多个阻抗元件之中耦接于该差动输入端口与该至少一参考电压之间的该第一部分阻抗元件来提供一共模阻抗。

5.如权利要求1所述的可调式阻抗电路，其中该至少一参考电压为一电压源、一接地电压及一固定电压三者的至少其一。

6.如权利要求1所述的可调式阻抗电路，其中该差动输入端口包含一第一输入端与一第二输入端，以及

该阻抗模块包含：

一第一阻抗单元，具有多个第一阻抗元件；以及

一第二阻抗单元，具有多个第二阻抗元件；以及

该第一开关模块包含：

一第一开关单元，耦接于该第一阻抗单元与该校正模块之间，具有多个第一开关元件，其中该多个第一开关元件依据该校正信号来分别将该多个第一阻抗元件选择性地耦接于该至少一参考电压与该第一输入端之间；以及

一第二开关单元，耦接于该第二阻抗单元与该校正模块之间，具有多个第二开关元件，其中该多个第二开关元件依据该校正信号来分别将该多个第二阻抗元件选择性地耦接于该至少一参考电压与该第二输入端之间；以及

该第二开关模块包含：

一第三开关单元，耦接于该共模电压输出端，用以依据该控制信号来将该多个第一阻抗元件之中至少一部分的第一阻抗元件选择性地耦接于该共模电压输出端与该第一输入端之间；以及

一第四开关单元，耦接于该共模电压输出端，用以依据该控制信号来将该多个第二阻抗元件之中至少一部分的第二阻抗元件选择性地耦接于该共模电压输出端与该第二输入端之间。

7.如权利要求6所述的可调式阻抗电路，其中该第一开关单元和该第二开关单元均包括多个P型金氧半导体场效晶体管和多个N型金氧半导体场效晶体管。

8.如权利要求7所述的可调式阻抗电路，该第三开关单元和该第四开关单元均包括多个传输门。

9.如权利要求7所述的可调式阻抗电路，其中该第一开关单元的该多个N型金氧半导体场效晶体管依据该校正信号来导通，以将该第一部分阻抗元件选择性地耦接于该至少一参考电压与该第一输入端之间；其中该第二开关单元的该多个N型金氧半导体场效晶体管依据该校正信号来导通，以将该多个第二阻抗元件选择性地耦接于该至少一参考电压与该第二输入端之间。

10.如权利要求8所述的可调式阻抗电路，其中该第三开关单元的所述多个传输门依据该控制信号来导通，以将该多个第一阻抗元件之中至少一部分的第一阻抗元件选择性地耦接于该共模电压输出端与该第一输入端之间，该第一开关单元的所述多个N型金氧半导体场效晶体管依据该校正信号来导通，以将该多个第一阻抗元件之中至少另一部分的第一阻抗元件耦接于该差动输入端口与该参考电压之间；其中该第四开关单元的所述多个传输门依据该控制信号来导通，以将多个第二阻抗元件之中至少一部分的第二阻抗元件选择性地耦接于该共模电压输出端与该第二输入端之间，该第二开关单元的所述多个N型金氧半导体场效晶体管依据该校正信号来导通，以将该多个第二阻抗元件之中至少另一部分的第二阻抗元件耦接于该至少一参考电压与该第二输入端之间。

11.一种阻抗设定方法，包含：

接收一控制信号；

依据该控制信号来将多个阻抗元件之中一第一部分阻抗元件选择性地耦接于一共模电压输出端与一差动输入端口之间；

接收一校正信号；以及

依据该校正信号来将该多个阻抗元件之中一第二部分阻抗元件选择性地耦接于该差动输入端口与至少一参考电压之间。

12.如权利要求11所述的阻抗设定方法，另包含：

当该第二部分阻抗元件未耦接于该共模电压输出端时，依据耦接于该差动输入端口与该至少一参考电压之间的该第一部分阻抗元件来提供一差模阻抗。

13.如权利要求11所述的阻抗设定方法，另包含：

当该多个阻抗元件同时耦接于该至少一参考电压及该共模电压输出端时，依据该多个阻抗元件之中耦接于该差动输入端口与该至少一参考电压之间的该第一部分阻抗元件以及该多个阻抗元件之中耦接于该共模电压输出端与该差动输入端口之间的该第二部分阻抗元件来提供一差模阻抗。

14.如权利要求11所述的阻抗设定方法，另包含：

当该多个阻抗元件同时耦接于该至少一参考电压及该共模电压输出端时，依据该多个阻抗元件之中耦接于该差动输入端口与该至少一参考电压之间的该第一部分阻抗元件来提供一共模阻抗。

15.如权利要求11所述的阻抗设定方法，其中依据该校正信号来将该多个阻抗元件之中该第二部分阻抗元件选择性地耦接于该差动输入端口与至少一参考电压之间的步骤包含：

当该多个阻抗元件之中该第一部分阻抗元件依据该控制信号来耦接于该共模电压输出端时，不将该第一部分阻抗元件耦接于该差动输入端口与该至少一参考电压之间。

16.如权利要求11所述的阻抗设定方法，其中该至少一参考电压为一电压源、一接地电压及一固定电压三者的至少其一。