TWI509691B - 半導體製程 - Google Patents

Description

半導體製程

本發明係關於一種半導體製程，尤其係關於一種僅使用一次光罩即可於二凹槽中留下不同程度之介層(例如金屬層)之半導體製程。

在互補式金氧半導體(complementary metal-oxide semiconductor，CMOS)元件中，雙功函數金屬閘極一需與NMOS元件搭配，一則需與PMOS元件搭配，因此使得相關元件的整合技術以及製程控制更形複雜。雙功函數金屬閘極之製作方法係可概分為前閘極(gate first)製程及後閘極(gate last)製程兩大類。其中前閘極製程會在形成金屬閘極後始進行源極/汲極超淺接面活化回火以及形成金屬矽化物等高熱預算製程，因此使得填充材料的選擇與調整面對較多的挑戰。為避免上述高熱預算環境並獲得較寬的填充材料選擇，業界係提出以後閘極製程取代前閘極製程之方法。

習知後閘極製程中，係先形成一犧牲閘極(sacrifice gate)或取代閘極(replacement gate)，並在完成一般MOS電晶體的製作後，將犧牲/取代閘極移除而形成一閘極凹槽(gate trench)，再依電性需求於閘極凹槽內填入不同的金屬，例如依序填入並形成功函數金屬層、阻障層以及主電極層。

以現今CMOS製程為例，如先形成PMOS元件之功函數金屬閘極，再形成NMOS元件之功函數金屬閘極，則必須先覆蓋一層PMOS元件之功函數金屬層於PMOS元件及NMOS元件的凹槽中，再以二次光罩的方式移除位於NMOS元件之凹槽中的功函數金屬層。然而，此採用二次光罩移除功函數金屬層的作法，製程繁複且耗費成本。

本發明提出一種半導體製程，可改善上述二次光罩的繁複製程。

本發明提出一種半導體製程，包含下述步驟。首先，形成一層間介電層於一基底上，且層間介電層具有一第一凹槽以及一第二凹槽。接著，形成一金屬層覆蓋層間介電層、第一凹槽以及第二凹槽的表面。接續，部份填滿一犧牲材料於第一凹槽以及第二凹槽，分別遮蓋各凹槽內部份之金屬層。繼之，移除各凹槽內未遮蓋之金屬層。續之，移除犧牲材料。而後，進行一蝕刻製程，移除第一凹槽中剩下的金屬層，並保留第二凹槽中剩下的金屬層。

本發明提出一種半導體製程，包含下述步驟。首先，形成一層間介電層於一基底上，且層間介電層具有一第一凹槽以及一第二凹槽。接著，形成一金屬層覆蓋層間介電層、第一凹槽以及第二凹槽的表面。接續，部份填滿一犧牲材料於第一凹槽以及第二凹槽，分別遮蓋各凹槽內部份之金屬層。繼之，進行一蝕刻製程，移除第一凹槽中的犧牲材料。而後，移除位於第一凹槽、第二凹槽以及層間介電層上之未被遮蓋的金屬層。其後，移除第二凹槽中剩下的犧牲材料，並保留第二凹槽中剩下的金屬層。

基於上述，本發明提供一種半導體製程，其僅須要進行一次黃光微影製程；換言之，利用一次光罩，即可全部移除一凹槽中之金屬層，並保留另一凹槽中所需的金屬層。因此，本發明可簡化繁複的製程流程。並且，由於不需進行二次光罩，是故不會在二次光罩的交界處產生刻痕，而使閘極金屬材料填入刻痕中，導致元件短路。

以下二實施例係以CMOS電晶體為例，然本發明之半導體製程亦可比照二實施例之作法應用於其他半導體元件中，故不再贅述。

以進行一前置高介電常數介電層之後閘極製程(gate-last for high-k first)為例。第1-6圖繪示本發明第一實施例之半導體製程之剖面示意圖。首先，如第1圖所示，提供一基底110。接著，形成所需之犧牲閘極(未繪示)，例如先依序形成一介質層130、一閘極介電層140、一閘極材料層(未繪示)以及一覆蓋層(未繪示)，再圖案化以形成一犧牲閘極(未繪示)，然後形成一間隙壁150，並於間隙壁150相對兩側邊的基底110中分別形成一源/汲極區160，之後形成一層間介電層120於基底110上並覆蓋犧牲閘極。其中，閘極介電層140可為一高介電常數介電層，其材質例如為選自氧化鉿(hafnium oxide，HfO₂ )、矽酸鉿氧化合物(hafnium silicon oxide，HfSiO₄ )、矽酸鉿氮氧化合物(hafnium silicon oxynitride，HfSiON)、氧化鋁(aluminum oxide，Al₂ O₃ )、氧化鑭(lanthanum oxide，La₂ O₃ )、氧化鉭(tantalum oxide，Ta₂ O₅ )、氧化釔(yttrium oxide，Y₂ O₃ )、氧化鋯(zirconium oxide，ZrO₂ )、鈦酸鍶(strontium titanate oxide，SrTiO₃ )、矽酸鋯氧化合物(zirconium silicon oxide，ZrSiO₄ )、鋯酸鉿(hafnium zirconium oxide，HfZrO₄ )、鍶鉍鉭氧化物(strontium bismuth tantalate,SrBi₂ Ta₂ O₉ ,SBT)、鋯鈦酸鉛(lead zirconate titanate,PbZr_x Ti_1-x O₃ ,PZT)與鈦酸鋇鍶(barium strontium titanate,Ba_x Sr_1-x TiO₃ ,BST)所組成之群組，且此閘極介電層140具有一字形剖面結構。

接著，在平坦化層間介電層120之後，移除各犧牲閘極(未繪示)之閘極材料層，以於層間介電層120中形成一第一凹槽R1以及一第二凹槽R2。其中，本實施例可選擇性地形成一阻障層(未繪示)於閘極介電層140上，用來保護閘極介電層140，以避免移除各犧牲閘極(未繪示)之閘極材料層時，蝕刻劑侵蝕破壞閘極介電層140。

之後，可選擇性地形成一阻障層170於閘極介電層140上。阻障層170例如為氮化鉭(tantalum nitride，TaN)、氮化鈦(titanium nitride，TiN)等之單層結構或複合層結構。而後，再全面性形成一金屬層180覆蓋層間介電層120、第一凹槽R1以及第二凹槽R2的表面。金屬層180例如為一功函數金屬層，係為一滿足電晶體所需功函數要求的金屬，其可為單層結構或複合層結構，例如氮化鈦(titanium nitride，TiN)、碳化鈦(titanium carbide，TiC)、氮化鉭(tantalum nitride，TaN)、碳化鉭(tantalum carbide，TaC)、碳化鎢(tungsten carbide，WC)、鋁化鈦(titanium aluminide,TiAl)或氮化鋁鈦(aluminum titanium nitride，TiAlN)等。而此功函數金屬層可例如為一氮化鈦金屬層，適於形成一PMOS電晶體(功函數約介於4.8 eV與5.2 eV之間)。當然，功函數金屬層亦可例如為一鋁化鈦金屬層，適於形成一NMOS電晶體(功函數約介於3.9 eV與4.3 eV之間)。因此，欲形成一COMS電晶體100則同時需要適於匹配NMOS電晶體A以及PMOS電晶體B之功函數金屬層。在本實施例中，係先同時填入匹配PMOS電晶體B之功函數金屬層於NMOS電晶體A的第一凹槽R1及PMOS電晶體B的第二凹槽R2中，再將其移除於第一凹槽R1中的部分，並填入匹配NMOS電晶體A之功函數金屬層。但反之亦可。

此外，在第一實施例之其他實施態樣中，如為進行一後置高介電常數介電層之後閘極製程(gate-last for high-k last)，則可先移除閘極材料層(未繪示)及閘極介電層140，以於層間介電層120中形成第一凹槽R1以及第二凹槽R2。然後，再重新填入高介電常數介電層(未繪示)於第一凹槽R1以及第二凹槽R2中。此時，因為閘極介電層140會被移除，故其材質可先任意選擇，而不須限定選用前述高介電常數介電層之材質。如此一來，後續再填入之高介電常數介電層(未繪示)則具有一U形剖面結構。而後，可如上所述，選擇性地形成一阻障層，用來當作新生成之高介電常數介電層的蝕刻保護層，然後再形成一金屬層。

接著，請繼續參考第1圖，於形成第一凹槽R1及第二凹槽R2之後，部份填滿一犧牲材料190於第一凹槽R1以及第二凹槽R2中，以分別遮蓋第一凹槽R1以及第二凹槽R2內下方部份之金屬層180，並分別曝露第一凹槽R1以及第二凹槽R2內上方部份之金屬層180。詳細而言，可先全面性形成一犧牲材料190於層間介電層120上並填滿第一凹槽R1及第二凹槽R2。然後，再進行一回蝕刻製程，移除層間介電層120上以及第一凹槽R1及第二凹槽R2內部分犧牲材料190，其中移除部分犧牲材料190的方法可例如為進行一乾蝕刻製程、進行一濕蝕刻製程或進行一等離子轟擊製程等。在本實施例中，犧牲材料190可為一填洞能力良好的膜層，例如可用旋轉塗佈方式形成的一光阻材料、一介電抗反射底層(dielectric anti-reflection coating,DARC)、一光吸收氧化層(light absorbing oxide,DUO)、一底部抗反射(bottom anti-reflective coating，BARC)層、一犧牲吸光材料(sacrificial light absorbing material，SLAM)層或一旋塗式玻璃(spin on glass,SOG)等，但不限於此。

如第2圖所示，隨即再進行一回蝕刻製程，用以移除第一凹槽R1及第二凹槽R2內未遮蓋之金屬層180。如此，即剩下第一凹槽R1中位於下方部份之金屬層180a及第二凹槽R2中位於下方部份之金屬層180b。接著，如第3圖所示，移除犧牲材料190。因而，暴露出第一凹槽R1底部之金屬層180a及第二凹槽R2底部之金屬層180b。

如第4-6圖所示，進行一選擇性蝕刻製程，用以移除第一凹槽R1中剩下的金屬層180a，並保留第二凹槽R2中剩下的金屬層180b。具體而言，此選擇性蝕刻製程例如為：如第4圖所示，形成一圖案化光阻P1至少覆蓋第二凹槽R2，並暴露第一凹槽R1。然後，如第5圖所示，移除第一凹槽R1中剩下的金屬層180a。之後，如第6圖所示，移除圖案化光阻P1。如此一來，即在第二凹槽R2中形成一具有一U型剖面結構的金屬層180b，而此時第一凹槽R1中則沒有金屬層180a。隨後再於第一凹槽R1中形成所需之N型功函數金屬層(未繪示)，並於第一凹槽R1與第二凹槽R2中分別形成所需之阻障層(未繪示)與低電阻主導電層(未繪示)，完成金屬閘極製程。

在此一提，本實施例僅須要進行一次選擇性蝕刻製程；換言之，本實施例僅利用一次光罩，即可移除第一凹槽R1中的金屬層180a，並保留第二凹槽R2中下方部份的金屬層180b。如此一來，本發明可簡化習知繁複的製程流程。並且，由於不需進行二次微影暨蝕刻製程，是故不會在二次光罩的交界處D，產生由於過蝕刻等緣故所形成之刻痕，而造成鋁等閘極金屬材料在填入第一凹槽R1及第二凹槽中R2時，亦同時填入刻痕中，因而可避免半導體元件短路(一旦填入此刻痕中，閘極金屬材料亦難以於後續之化學機械研磨製程中移除)。另外，本發明可藉由調整部份填滿之犧牲材料190的高度，以決定最後所保留於第二凹槽R2中下方部份的金屬層180b的高度，進而可有效解決後續沉積薄膜填溝不良的問題。在一實施態樣中，金屬層180b之側壁的垂直高度可為第二凹槽R2深度的5%至95%。

另外，亦可進行如下之半導體製程，以達到本發明之目的。第7-10圖繪示本發明第二實施例之半導體製程之剖面示意圖。

首先，可先同樣地如第1圖所示，提供一基底110。接著，例如進行一後閘極製程(gate-last)，以形成一平坦之層間介電層120於基底110上，且層間介電層120具有一第一凹槽R1以及一第二凹槽R2。詳細之後閘極製程已於第一實施例中描述，故不再贅述。此外，本第二實施例一樣可應用於前置高介電常數介電層之後閘極製程(gate-last for high-k first)之實施態樣以及後置高介電常數介電層之後閘極製程(gate-last for high-k last)之實施態樣中。

接著，如第7-9圖所示，進行一選擇性蝕刻製程，用以移除第一凹槽R1中的犧牲材料190。具體而言，此選擇性蝕刻製程之步驟可包含：首先，如第7圖所示，形成一圖案化光阻P2至少覆蓋第二凹槽R2，並暴露第一凹槽R1。接著，如第8圖所示，移除第一凹槽R1中剩下的犧牲材料190。而後，如第9圖所示，移除圖案化光阻P2。

之後，如第10圖所示，進行一回蝕刻製程，移除位於層間介電層120上、第一凹槽R1以及第二凹槽R2中未被遮蓋的金屬層180。而後，移除第二凹槽R2中剩下的犧牲材料190，並保留第二凹槽R2中下方部份剩下的金屬層180b。最後，再於第一凹槽R1中形成所需之N型功函數金屬層(未繪示)，並於第一凹槽R1與第二凹槽R2中分別形成所需之阻障層(未繪示)與低電阻主導電層(未繪示)，完成金屬閘極製程。如此一來，第二實施例亦可達到前述第一實施例之功能，並達到與第一實施例相同之結構(如第6圖)。

當然，第一及第二實施例是以應用本發明於CMOS電晶體製程為例，而全部移除位於NMOS電晶體之第一凹槽R1中的金屬層180a，而保留部分位於PMOS電晶體之第二凹槽R2中的金屬層180b，但反之亦可。此外，本發明之半導體製程亦可應用於其他半導體元件中，其可僅移除部分凹槽中之介層，而使二凹槽中所留下之介層在程度上有所不同而已，視當時製程需求而定，皆屬本發明之範圍。

綜上所述，本發明提供一種半導體製程，其僅須要進行一次黃光微影製程；換言之，利用一次光罩，即可全部移除一凹槽中之金屬層，並保留另一凹槽中所需的金屬層。因此，本發明可簡化繁複的製程流程。並且，由於不需進行二次光罩，是故不會在二次光罩的交界處，產生由於過蝕刻等原故所形成之刻痕，而造成鋁等閘極金屬材料在填入各凹槽時，一併填入刻痕中，而使半導體元件短路。再者，本發明可藉由調整犧牲材料的高度，以控制最後所保留之於凹槽中之金屬層的高度，進而有效解決後續沉積薄膜填溝不良的問題。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

110．．．基底

120．．．層間介電層

130．．．介質層

140．．．閘極介電層

150．．．間隙壁

160．．．源/汲極區

170．．．阻障層

180、180a、180b．．．金屬層

190．．．犧牲材料

D．．．交界處

R1．．．第一凹槽

R2．．．第二凹槽

P1、P2．．．圖案化光阻

第1-6圖繪示本發明第一實施例之半導體製程之剖面示意圖。

第7-10圖繪示本發明第二實施例之半導體製程之剖面示意圖。

110．．．基底

120．．．層間介電層

130．．．介質層

140．．．閘極介電層

150．．．間隙壁

160．．．源/汲極區

170．．．阻障層

180b．．．金屬層

D．．．交界處

R1．．．第一凹槽

R2．．．第二凹槽

Claims (20)

1. 一種半導體製程，包含：形成一層間介電層於一基底上，且該層間介電層具有一第一凹槽以及一第二凹槽；形成一金屬層覆蓋該層間介電層、該第一凹槽以及該第二凹槽的表面；部份填滿一犧牲材料於該第一凹槽以及該第二凹槽，分別遮蓋各該凹槽內部份之該金屬層；移除各該凹槽內未遮蓋之該金屬層；移除該犧牲材料；以及進行一蝕刻製程，移除該第一凹槽中剩下的該金屬層，並保留該第二凹槽中剩下的該金屬層。
2. 如申請專利範圍第1項所述之半導體製程，其中該第一凹槽以及該第二凹槽更包含：一閘極介電層設於該基底上；以及一阻障層設於該閘極介電層上。
3. 如申請專利範圍第2項所述之半導體製程，其中該閘極介電層具有一字形剖面結構。
4. 如申請專利範圍第2項所述之半導體製程，其中該閘極介電層具有U形剖面結構。
5. 如申請專利範圍第1項所述之半導體製程，其中該金屬層包含一功函數金屬層。
6. 如申請專利範圍第5項所述之半導體製程，其中該功函數金屬層包含一氮化鈦金屬層或一鋁化鈦金屬層。
7. 如申請專利範圍第1項所述之半導體製程，其中該犧牲材料包含一非光敏材料。
8. 如申請專利範圍第1項所述之半導體製程，其中該犧牲材料包含一光阻材料、一介電抗反射底層(dielectric anti-reflection coating,DARC)、一光吸收氧化層(light absorbing oxide,DUO)、一底部抗反射(bottom anti-reflective coating，BARC)層、一犧牲吸光材料(sacrificial light absorbing material，SLAM)層或一旋塗式玻璃(spin on glass,SOG)。
9. 如申請專利範圍第1項所述之半導體製程，其中部份填滿該犧牲材料於該第一凹槽以及該第二凹槽，分別遮蓋各該凹槽內部份之該金屬層的步驟，包含：形成該犧牲材料於該層間介電層上並填滿該第一凹槽及該第二凹槽；以及移除該層間介電層上以及各該凹槽內部分該犧牲材料。
10. 如申請專利範圍第9項所述之半導體製程，其中移除部分該犧牲材料，包含進行一乾蝕刻製程、進行一濕蝕刻製程或進行一等離子轟擊製程。
11. 如申請專利範圍第1項所述之半導體製程，其中該第二凹槽中剩下的該金屬層具有一U型剖面結構，且該U型剖面結構的側壁高度為該凹槽的深度的5%至95%。
12. 如申請專利範圍第1項所述之半導體製程，其中該蝕刻製程的步驟，包含：形成一圖案化光阻至少覆蓋該第二凹槽，並暴露該第一凹槽；移除該第一凹槽中剩下的該金屬層；以及移除該圖案化光阻。
13. 一種半導體製程，包含：形成一層間介電層於一基底上，且該層間介電層具有一第一凹槽以及一第二凹槽；形成一金屬層覆蓋該層間介電層、該第一凹槽以及該第二凹槽的表面；部份填滿一犧牲材料於該第一凹槽以及該第二凹槽，分別遮蓋各該凹槽內部份之該金屬層；進行一蝕刻製程，移除該第一凹槽中的該犧牲材料；移除位於該第一凹槽、該第二凹槽以及該層間介電層上之未被遮蓋的該金屬層；以及移除該第二凹槽中剩下的該犧牲材料，並保留該第二凹槽中剩下的該金屬層。
14. 如申請專利範圍第13項所述之半導體製程，其中該第一凹槽以及該第二凹槽更包含：一閘極介電層設於該基底上；以及一阻障層設於該閘極介電層上。
15. 如申請專利範圍第13項所述之半導體製程，其中該金屬層包含一功函數金屬層。
16. 如申請專利範圍第13項所述之半導體製程，其中該犧牲材料包含一光阻材料、一抗反射底層(bottom anti-reflection coating,BARC)、一光吸收氧化層(light absorbing oxide,DUO)、一底部抗反射(bottom anti-reflective coating，BARC)層、一犧牲吸光材料(sacrificial light absorbing material，SLAM)層或一旋塗式玻璃(spin on glass,SOG)。
17. 如申請專利範圍第13項所述之半導體製程，其中部份填滿該犧牲材料於該第一凹槽以及該第二凹槽，分別遮蓋各該凹槽內部份之該金屬層的步驟，包含：形成該犧牲材料於該層間介電層上並填滿該第一凹槽及該第二凹槽；以及移除該層間介電層上以及各該凹槽內部分該犧牲材料。
18. 如申請專利範圍第17項所述之半導體製程，其中移除部分該犧牲材料，包含進行一乾蝕刻製程、進行一濕蝕刻製程或進行一等離子轟擊製程。
19. 如申請專利範圍第13項所述之半導體製程，其中該第二凹槽中剩下的該金屬層具有一U型剖面結構，且該U型剖面結構的側壁高度為該凹槽的側壁高度的5%至95%。
20. 如申請專利範圍第13項所述之半導體製程，其中該蝕刻製程的步驟，包含：形成一圖案化光阻至少覆蓋該第二凹槽，並暴露該第一凹槽；移除該第一凹槽中剩下的該犧牲材料；以及移除該圖案化光阻。