TWI504556B

TWI504556B - 三維奈米結構陣列的製備方法

Info

Publication number: TWI504556B
Application number: TW100137465A
Authority: TW
Inventors: Zheng-Dong Zhu; Qun-Qing Li; li-hui Zhang; Mo Chen; Yuan-Hao Jin; Shou-Shan Fan
Original assignee: Hon Hai Prec Ind Co Ltd
Priority date: 2011-10-06
Filing date: 2011-10-17
Publication date: 2015-10-21
Also published as: US20130087526A1; JP5818764B2; US9261777B2; JP2013084942A; CN103030107A; US20140346137A1; US8865007B2; TW201315676A; CN103030107B

Description

三維奈米結構陣列的製備方法

本發明涉及一種三維奈米結構陣列的製備方法。

奈米材料自問世以來，受到科學界追捧，成為材料科學現今最為活躍的研究領域。奈米材料根據不同尺及性質，在電子行業、生物醫藥、環保、光學等領域都有著開發的巨大潛能。在將奈米材料應用到各行各業的同時，對奈米材料本身的製備方法及性質的研究也為目前國際上非常重視及爭相探索的方向。

奈米材料按維度分類，大致可分為四類：零維、一維、二維及三維奈米材料。如果一奈米材料的尺度在X、Y及Z三維空間受限，則稱為零維，如奈米粒子；如果材料只在兩個空間方向上受限，則稱為一維，如奈米線及奈米管；如果為在一空間方向上受限，則稱為二維奈米材料，如石墨烯；如果在X、Y及Z三個方向上都不受限，但材料的組成部份為奈米孔、奈米粒子或奈米線，就被稱為三維奈米結構材料。

奈米材料作為新興的材料，目前最大的問題為如何製備批量、均勻、純淨的這種微型物質，從而進一步研究這類材料的實際性能及其機理。從目前的研究情況來看，在諸多奈米材料中，一維的奈米碳管及二維的石墨烯材料的研究熱度最高，而三維奈米結構的報導比較少，通常為奈米球、奈米柱等結構簡單的三維奈米結構。

有鑒於此，提供一種結構複雜、高精准度的三維奈米結構陣列之製備方法實為必要。

一種三維奈米結構陣列的製備方法，包括以下步驟：提供一襯底；在所述襯底的表面形成一掩模層；奈米壓印所述掩模層，使所述掩模層表面形成並排延伸的複數條形凸起結構，相鄰的條形凸起結構之間形成溝槽；蝕刻所述掩模層，使對應掩模層溝槽位置的襯底表面部份暴露；蝕刻所述襯底，使所述掩模層的所述複數條形凸起結構中相鄰條形凸起結構依次兩兩閉合，形成複數三維奈米結構預製體；及去除所述掩模層，形成三維奈米結構陣列。

一種三維奈米結構陣列的製備方法，包括以下步驟：提供一襯底；在所述襯底的表面形成一掩模層，所述掩模層包括並排延伸的複數條形凸起結構，相鄰的條形凸起結構之間形成凹槽；蝕刻所述襯底，使所述掩模層的所述複數條形凸起結構中相鄰條形凸起結構依次兩兩閉合，形成複數三維奈米結構預製體；及去除所述掩模，形成M形三維奈米結構陣列。

與先前技術相比較，本發明通過奈米壓印與反應性蝕刻氣氛蝕刻相結合的方法製備複數三維奈米結構形成大面積的三維奈米結構陣列，且形成的三維奈米結構分佈均勻，該方法工藝簡單，成本低廉。

以下將結合附圖詳細說明本發明實施例的三維奈米結構陣列及其製備方法。

請參閱圖1及圖2，本發明第一實施例提供的三維奈米結構陣列10包括一基底100及設置於該基底100至少一表面的複數三維奈米結構102，所述三維奈米結構102為一M形結構。

所述基底100可為半導體基底或矽基基底。具體地，所述基底100的材料可為氮化鎵、砷化鎵、藍寶石、氧化鋁、氧化鎂、矽、二氧化矽、氮化矽、石英或玻璃等。進一步的，所述基底100的材料也可為摻雜的半導體材料如P型氮化鎵、N型氮化鎵等。優選地，所述基底100為一半導體層。所述基底100的大小、厚度不限，可以根據實際需要選擇。

所述三維奈米結構102為一凸起結構，所述凸起結構為從所述基底100的表面向遠離所述基底100的方向突出的凸起實體。所述三維奈米結構102的材料可與所述基底100的材料相同或不同，所述三維奈米結構102可設置於所述基底100表面，也可與所述基底100為一體成型結構，即所述三維奈米結構102與所述基底100之間無間隔的形成一體結構。所述複數三維奈米結構102為形成於基底100表面的複數條形凸起結構。

所述複數三維奈米結構102可在基底100表面以直線、折線或曲線的形式並排延伸，延伸方向平行於所述基底100表面。所述“並排”為指所述相鄰的兩個三維奈米結構102在延伸方向的任一相對位置具有相同的間距，該間距範圍為0奈米～200奈米。所述複數三維奈米結構102的延伸方向可為固定的，也可為變化的。當所述延伸方向固定時，所述複數三維奈米結構102以直線的形式並排延伸，在垂直於該延伸方向上，所述複數三維奈米結構102的橫截面均為形狀、面積一致的M形；當所述延伸方向變化時，所述複數三維奈米結構102可以折線或曲線的形式並排延伸，在所述延伸方向上的任意一點位置處，所述複數三維奈米結構102在該點的橫截面均為形狀、面積一致的M形。如圖3所示，在本實施例中，所述三維奈米結構102為一條形凸起結構，所述條形凸起結構以直線的形式沿同一方向延伸。所述複數三維奈米結構102在基底100表面以一維陣列形式分佈，即所述複數條形凸起結構基本沿同一方向延伸且彼此平行設置於所述基底100表面，形成所述三維奈米結構陣列10。所述複數三維奈米結構102均勻分佈於所述基底100表面，從而使得所述三維奈米結構陣列10整體上形成一對稱圖形。定義該複數條形凸起結構的延伸方向為X方向，垂直於所述凸起結構的延伸方向為Y方向。則在X方向上，所述條形凸起結構的兩端分別延伸至所述基底100相對的兩個邊緣，具體的，在Y方向上，所述三維奈米結構102為一雙峰凸棱結構，所述複數條形凸起並排排列，且所述條形凸起的橫截面的形狀為M形，即所述三維奈米結構102為一M形三維奈米結構。具體地，每一所述M形三維奈米結構102包括一第一凸棱1022及一第二凸棱1024，所述第一凸棱1022與第二凸棱1024的延伸方向相同且均沿X方向並排延伸。所述第一凸棱1022具有相交的兩棱面，即一第一棱面1022a及一第二棱面1022b，所述第一棱面1022a與第二棱面1022b相交形成所述第一凸棱1022的棱角。所述第一棱面1022a及第二棱面1022b可分別為平面，曲面或折面。本實施例中，所述第一棱面1022a及第二棱面1022b分別為平面。所述第一棱面1022a與所述基底100的表面形成一定角度α，所述α大於0度小於等於90度，優選的，所述α大於等於80度小於等於90度。所述第一棱面1022a具有相對的兩端，一端與所述基底100的表面相交接；另一端以α角向遠離基底100的方向延伸，並與所述第二棱面1022b相交。所述第二棱面1022b與所述基底100表面所形成的角度β大於0度小於等於90度，可與α相同或不同。所述第二棱面1022b具有相對的兩端，一端與所述第二凸棱1024相交，另一端向遠離基底100的方向延伸並與所述第一棱面1022a相交，形成所述第一凸棱1022的棱角θ。所述棱角θ大於零度小於180度，優選的，所述棱角θ大於等於30度小於等於60度。

同樣，所述第二凸棱1024的結構與第一凸棱1022基本相同，包括一第一棱面1024a與第二棱面1024b，所述第一棱面1024a與第二棱面1024b分別向遠離基底100的方向延伸，並相交形成所述第二凸棱1024的棱角。所述第二凸棱1024的所述第一棱面1024a一端與所述基底100的表面相交接，另一端以角度α向遠離基底100的方向延伸。所述第二棱面1024b具有相對的兩端，一端與所述第一凸棱1022中第二棱面1022b的一端在靠近基底100的表面相交，從而形成三維奈米結構102的第一凹槽1026，另一端與所述第一棱面1024a相交於第二凸棱1024的棱角。所述複數三維奈米結構102在基底100的表面並排排列，相鄰的三維奈米結構102之間形成一第二凹槽1028，故一三維奈米結構102中的第二凸棱1024的第二棱面1024b及與其相鄰的另一三維奈米結構102的第一凸棱1022的第一棱面1022a在所述基底100的表面相交接形成所述第二凹槽1028。

所述第一凸棱1022與第二凸棱1024從基底100表面向遠離該基底100表面突出的高度不限，所述高度為指從基底100的表面至所述第一凸棱1022或所述第二凸棱1024的最高點之間的距離，所述第一凸棱1022與第二凸棱1024的高度可以相等或不相等，所述第一凸棱1022與第二凸棱1024的高度可為150奈米～200奈米。所述第一凸棱1022或所述第二凸棱1024的最高點的集合體可為直線形或非直線形線，如折線或曲線等，也即所述第一凸棱1022中所述第一棱面1022a與第二棱面1022b相交形成的線可為直線、折線或曲線等，同樣所述第二凸棱1024的所述第一棱面1024a與第二棱面1024b相交形成的線也可為直線、折線或曲線等。同一三維奈米結構102中，第一凸棱1022的最高點與所述第二凸棱1024最高點之間的距離可為20奈米～100奈米。本實施例中，所述第一凸棱1022與第二凸棱1024的高度相同，均為180奈米，且最高點的集合形成一直線。所述第一凸棱1022及第二凸棱1024沿X方向延伸，在Y方向上，所述第一凸棱1022及第二凸棱1024橫截面的形狀可為梯形或錐形。本實施例中，所述第一凸棱1022及第二凸棱1024的橫截面為錐形，所述第一凸棱1022與第二凸棱1024形成一雙峰凸棱結構，所述第一凸棱1022與第二凸棱1024交界處形成一交接線。所述第二凸棱1024與第一凸棱1022橫截面的形狀可完全相同或不同，當所述第二凸棱1024與第一凸棱1022橫截面的形狀相同時，所述第二凸棱1024與第一凸棱1022形成一對稱結構，所述對稱結構為指所述第二凸棱1024與第一凸棱1022的橫截面對於兩者之間的交接線呈鏡面對稱分佈。可以理解，所述第二凸棱1024與第一凸棱1022也可為非對稱結構。本實施例中，所述第一凸棱1022與第二凸棱1024為一對稱結構。所述第一凸棱1022、第二凸棱1024及基底100為一體成型結構，即所述第一凸棱1022與所述第二凸棱1024之間無間隙或間隔，且與所述基底100無間隙的結合。可以理解，由於工藝的限制及其他因素的影響，所述第一凸棱1022的第一棱面1022a與第二棱面1022b並非絕對的平面，可存在一定的誤差，如部份表面為弧面、折面等，因此第一棱面1022a與第二棱面1022b相交形成的棱角θ也並非一絕對的尖角，可能為一弧形角等其他形式，但所述棱角的具體形狀並不影響所述第一凸棱1022的整體結構，屬於本發明的保護範圍。同理，所述第二凸棱1024的棱角亦為如此。

同一M形三維奈米結構102中的所述第一凸棱1022與第二凸棱1024之間，形成的所述第一凹槽1026，所述第一凸棱1022中第二棱面1022b與所述第二凸棱1024中的第二棱面1024b作為第一凹槽1026的兩個側面，兩個側面相交處形成所述第一凹槽1026的底部。所述第一凹槽1026的延伸方向與所述第一凸棱1022或第二凸棱1024的延伸方向相同。所述第一凹槽1026橫截面形狀為V形，且所述複數第一凹槽1026深度h₁ 均相等，即所述三維奈米結構102為一條形凸起結構，所述每個條形凸起結構具有一V形凹槽，所述V形凹槽設置於所述條形凸起結構遠離基底100的表面，且沿所述條形凸起結構的延伸方向延伸，所述V形凹槽的深度小於所述條形凸起結構的高度。定義第一凹槽1026的深度h₁ 為所述第一凸棱1022或第二凸棱1024的最高點與所述第一凹槽1026底部之間的距離，即所述第一凹槽1026向基底100內部凹進的距離。在基底100表面，所述複數三維奈米結構102彼此平行且等間距排列，相鄰的M形三維奈米結構102之間形成的所述第二凹槽1028，所述第二凹槽1028的延伸方向與所述三維奈米結構102的延伸方向相同。所述第二凹槽1028的橫截面為V形或倒梯形，在X方向上，所述橫截面的形狀及大小均基本相同。可以理解，由於工藝的限制或其他外界因素的影響，所述第一凹槽1026及第二凹槽1028橫截面的形狀、大小、深度並非絕對的相同，可存在一定的誤差，但該誤差並不影響所述橫截面的整體形狀及總體趨勢。所述第二凹槽1028的深度h₂ 均相等，定義第二凹槽1028的深度h₂ 為所述第一凸棱1022或第二凸棱1024的最高點與基底100表面之間的距離，即所述第二凹槽1028向基底100內部方向凹進的距離。所述第二凹槽1028的深度h₂ 與第一凹槽1026的深度h₁ 不同。所述延伸的深度不限，可根據實際需要進行選擇。所述第二凹槽1028的深度h₂ 大於所述第一凹槽1026的深度h₁ ，進一步的，所述第一凹槽1026的深度h₁ 與第二凹槽1028的深度h₂ 的比值滿足：1:1.2≦h₁ :h₂ ≦1:3。所述第一凹槽1026的深度h₁ 可為30奈米～120奈米，所述第二凹槽1028的深度h₂ 可為100奈米～200奈米。本實施例中，所述第一凹槽1026的深度h₁ 為80奈米，所述第二凹槽1028的深度h₂ 為180奈米。所述第一凸棱1022與第二凸棱1024之間的距離及其深度之間的關係，可根據實際需要進行選擇，以滿足不同器件的具體要求。

所述M形三維奈米結構102的寬度λ可為100奈米～300奈米。所述三維奈米結構102的“寬度”為指所述M形三維奈米結構102在Y方向上延伸的最大長度。本實施例中，所述三維奈米結構102寬度為指在Y方向上，所述每一三維奈米結構102在基底100表面擴展的長度。並且在遠離基底100的方向上，該長度逐漸減小，也即每一三維奈米結構中，第一凸棱1022與第二凸棱1024的最高點之間的距離，小於該三維奈米結構的寬度。所述複數三維奈米結構102可間隔分佈，任意兩個相鄰的三維奈米結構102之間具有相同的間距。所述間隔即形成所述第二凹槽1028。定義相鄰兩第二凹槽1028之間的間距為相鄰的兩個第二凹槽1028向基底100內部延伸的最深點之間的距離，則所述相鄰兩第二凹槽1028之間的距離等於所述三維奈米結構102的寬度。所述第二凹槽1028可為一倒梯形結構或V形結構。不同的相鄰兩個三維奈米結構102之間，所述相鄰三維奈米結構之間的間距λ₀ 可相等或不等。所述間距λ₀ 隨所述第一凸棱1022或第二凸棱1024高度的增加而增加，隨其高度的減小而減小。在Y方向上，所述λ_o 也可逐漸變化，如逐漸變大或逐漸變小或週期性變化。相鄰兩三維奈米結構102之間的間距λ₀ 可為0奈米～200奈米。當所述λ₀ 為0時，所述第二凹槽1028橫截面的形狀為V形；當λ₀ 大於0時，所述第二凹槽1028橫截面的形狀為倒梯形。在Y方向上，所述複數三維奈米結構102彼此平行設置於所述基底100的表面，並且呈週期性分佈。所述三維奈米結構102的週期P可為100奈米～500奈米。進一步的，所述週期P、三維奈米結構102的寬度λ及相鄰兩三維奈米結構102之間的間距λ₀ 滿足如下關係：

P＝λ＋λ₀ 。

所述週期P、三維奈米結構102的寬度λ及相鄰兩三維奈米結構102之間的間距λ₀ 的單位均為奈米。所述週期P可為一固定值，此時當所述λ₀ 增加時，則λ相應減小；當λ₀ 減小時，所述λ相應增加。進一步的，所述複數三維奈米結構102可以複數週期形成於所述基底100表面，即部份三維奈米結構102以週期P排列，另一部份以週期P′（P′≠P）分佈。所述三維奈米結構102以多週期分佈時，可進一步擴展其應用前景。在本實施例中，所述P約為200奈米，所述λ約為190奈米，所述λ₀ 約為10奈米。本實施例中，所述三維奈米結構102與所述基底100為一體成型結構，因此該三維奈米結構陣列10具有更加優良的性能。

由於本發明的三維奈米結構陣列10的三維奈米結構102為M形結構，相當於包括至少兩層或兩組陣列狀設置的三維奈米結構，使得該三維奈米結構陣列10具有廣闊的應用前景。該三維奈米結構陣列10可以應用在奈米光學、奈米積體電路及奈米集成光學等領域。

請參閱圖4，本發明第一實施例提供一種三維奈米結構陣列10的製備方法，其包括以下步驟：

步驟S10，提供一襯底101；

步驟S11，在所述襯底101的表面設置一掩模層103；

步驟S12，奈米壓印並蝕刻所述掩模層103，使所述掩模層103圖案化；

步驟S13，蝕刻所述襯底101，使所述襯底101的表面圖案化，形成複數三維奈米結構預製體1021；

步驟S14，去除所述掩模層103，形成所述複數三維奈米結構102。

在步驟S10中，所述襯底101可為半導體基底或矽基基底。具體地，所述襯底101的材料可為氮化鎵、砷化鎵、藍寶石、氧化鋁、氧化鎂、矽、二氧化矽、氮化矽、石英或玻璃等。進一步的，所述襯底101的材料也可為摻雜的半導體材料如P型氮化鎵、N型氮化鎵等。所述襯底101的大小、厚度及形狀不限，可以根據實際需要選擇。

進一步，在保證所述襯底101表面粗糙度及後續步驟要求的情況下，該襯底101可進行親水處理。當所述襯底101的材料為矽或二氧化矽時，所述親水處理包括以下步驟：首先，清洗襯底101，清洗時採用超淨間標準工藝清洗。然後，在溫度為30℃~100℃，體積比為NH₃ ‧H₂ O：H₂ O₂ ：H₂ O＝x：y：z的溶液中溫浴30分鐘~60分鐘，進行親水處理，之後用去離子水沖洗2次~3次。其中，x的取值為0.2~2，y的取值為0.2~2，z的取值為1~20。最後，用氮氣吹幹。

本實施例中，所述襯底101的材料為氮化鎵，對該襯底101進行親水處理的方法包括以下步驟：首先，清洗襯底101，清洗時採用超淨間標準工藝清洗。然後，採用微波電漿處理上述襯底101。具體地，可將所述襯底101放置於微波電漿系統中，該微波電漿系統的一感應功率源可產生氧電漿、氯電漿或氬電漿。電漿以較低的離子能量從產生區域擴散並漂移至所述襯底101表面，進而改善襯底101的親水性。

在步驟11中，所述掩模層103可為一單層結構或複合層結構。所述掩模的厚度可根據實際需要進行選擇，如需要蝕刻的深度、蝕刻的氣體等，以保證後續在掩模層103中形成奈米圖形的精度。當所述掩模層103為一單層結構時，所述單層掩模的材料可為ZEP520A、HSQ（hydrogen silsesquioxane）、PMMA（Polymethylmethacrylate）、PS（Polystyrene）、SOG（Silicon on glass）或其他有機矽類低聚物等材料，所述單層掩模用於保護其覆蓋位置處的襯底101。本實施例中，所述掩模層103為一複合掩模層，所述複合掩模層包括一第一掩模層1032及一第二掩模層1034，所述第一掩模層1032及第二掩模層1034依次層疊設置於所述襯底101表面，所述第二掩模層1034覆蓋所述第一掩模層1032。所述第一掩模層1032及一第二掩模層1034的材料不限，可以根據實際需要及蝕刻所需要的氣氛進行選擇，所述第一掩模層1032的材料可為ZEP520、PMMA（Polymethylmethacrylate）、PS（Polystyrene）、SAL 601或ARZ 720等，所述第二掩模層1034可為HSQ、SOG（Silicon on glass）或其他有機矽類低聚物等等。本實施例中，所述第一掩模層1032的材料為ZEP520A，第二掩模層1034的材料為HSQ。所述第一掩模層1032及第二掩模層1034可通過在襯底101表面沈積然後烘乾的方式形成。所述第一掩模層1032及第二掩模層1034可以採用絲網印刷法或旋塗法沈積於所述襯底101表面。由於所述第二掩模層1034易於機械壓印，因此可保證後續蝕刻第一掩模層1032中形成的奈米圖形的精度，進而可保證所述整個掩模層103的精確度，使所述複合掩模可進一步提高後續對襯底101蝕刻的精度，保證蝕刻形成的三維奈米結構的精確。

具體的，所述掩模層103的製備包括以下步驟：

步驟S111，形成所述第一掩模層1032。本實施例中，所述第一掩模層1032的製備方法包括以下步驟：首先，清洗所述襯底101表面；其次，在襯底101的表面旋塗ZEP520，旋塗轉速為500轉/分鐘~6000轉/分鐘，時間為0.5分鐘~1.5分鐘；其次，在140℃~180℃溫度下烘烤3~5分鐘，從而在所述襯底101表面形成該第一掩模層1032。該第一掩模層1032的厚度為100奈米~500奈米。

步驟S112，形成所述第二掩模層1034，所述第二掩模層1034的製備方法包括以下步驟：首先，在所述第一掩模層1032的表面旋塗所述抗蝕劑HSQ，旋塗轉速為2500轉/分鐘~7000轉/分鐘，旋塗時間為0.5分鐘~2分鐘，該抗蝕劑HSQ的旋塗在高壓下進行。該第二掩模層1034的厚度為100奈米~500奈米，優選的為100奈米~300奈米。其次，固化所述抗蝕劑HSQ形成所述第二掩模層1034。該第二掩模層1034具有可在室溫下壓印、結構穩定性較佳、及壓印解析度可達到10nm以下之高解析度等特性。

進一步的，在步驟S111與步驟S112之間可以進一步包括一在所述第一掩模層1032的表面形成一過渡層（圖未示）的步驟，所述過渡層可通過濺射法或沈積法形成，所述過渡層的材料不限，可根據實際需要進行選擇，本實施例中，所述過渡層為二氧化矽。所述過渡層用於在蝕刻第二掩模層1034時，保護第一掩模層1032的完整性。

在步驟S12中，通過奈米壓印及蝕刻使所述掩模層103圖案化的方法具體包括以下步驟：

步驟S121，提供一表面具有奈米圖形的模板200。

所述模板200的材料可為硬性材料，如鎳、矽或者二氧化矽。該模板200的材料也可為柔性材料，如PET、PMMA、PS、PDMS等。該模板200的表面形成有奈米圖形，所述奈米圖形可為複數凸部間隔形成的陣列，或同心圓環形凸起結構，或同心回形凸起結構，不管為任何形狀的凸起結構其相鄰的凸部之間均形成一凹槽。本實施例中，所述複數凸部為沿同一方向延伸的條形凸起結構，相鄰的條形凸起結構之間形成所述凹槽。所述條形凸起結構的兩端沿同一方向分別延伸至所述模板200相對的兩邊緣，在垂直於該延伸方向上，所述條形凸起結構的寬度不限，可根據需要進行選擇。本實施例中，該模板200的材料為二氧化矽，所述條形凸起結構及所述凹槽的寬度可相等或不相等，且均為50奈米～200奈米。

步驟S122，將模板200具有奈米圖形的表面與所述第二掩模層1034貼合，並在常溫下擠壓所述模板200與襯底101後，脫模。

在常溫下，可以通過模板200向襯底101施加壓力，使得所述模板200上的奈米圖形轉移到第二掩模層1034。具體地，使模板200形成有奈米圖形的表面與所述襯底101上的第二掩模層1034貼合，並在真空度為1×10^-1 mbar~1×10^-5 mbar，施加壓力為2磅/平方英尺~100磅/平方英尺（Psi）的壓印條件下，保持2~30分鐘，最後將模板200與襯底101分離，從而該模板200表面的奈米圖形複製到所述第二掩模層1034。在所述第二掩模層1034形成的奈米圖形包括並排延伸的複數條形凸起結構，相鄰的凸起結構之間形成一凹槽，且所述第二掩模層1034中凹槽的大小及形狀與模板200中的凸部相對應，所述第二掩模層1034中條形凸起結構的大小及形狀與模板200中的凹槽相對應。在施加壓力的過程中，與模板200對應位置處的第二掩模層1034被所述模板200的凸部壓縮而變薄，在第二掩模層1034中形成一凹槽。凹槽底部位置處的第二掩模層1034形成一薄層，貼附於第一掩模層1032表面。

步驟S123，通過蝕刻去除所述凹槽底部的第二掩模層1034，露出第一掩模層1032。

所述凹槽底部的第二掩模層1034可以通過電漿蝕刻的方法去除，所述蝕刻氣體可根據所述第二掩模層1034的材料進行選擇，以保證其具有較高的蝕刻速率。本實施例中，所述凹槽底部殘留的第二掩模層1034可以採用碳氟(CF₄ )反應性電漿蝕刻去除，以露出第一掩模層1032。具體地，可將上述形成有奈米圖形的襯底101放置於一反應性電漿蝕刻系統中，該反應性電漿蝕刻系統的一感應功率源產生CF₄ 電漿，CF₄ 電漿以較低的離子能量從產生區域擴散並漂移至所述襯底101的第二掩模層1034，此時該凹槽底部的第二掩模層1034被所述CF₄ 電漿蝕刻。CF₄ 電漿系統的功率可為10瓦~150瓦，所述CF₄ 電漿的通入速率可為2~100標況毫升每分 (standard-state cubic centimeter per minute，sccm)，形成的氣壓可為1~15帕，採用CF₄ 電漿蝕刻時間可為2秒~4分鐘。本實施例中，所述電漿蝕刻的條件為：電漿系統的功率為40W，電漿的通入速率為26sccm，氣壓為2Pa，蝕刻時間為10秒。通過上述方法，凹槽底部的第二掩模層1034被蝕刻掉，露出第一掩模層1032，且所述第二掩模層1034的凸部也同時被蝕刻變薄，但所述第二掩模層1034奈米圖形的完整形態依然保持完整。

步驟S124，去除與所述第二掩模層1034的凹槽對應的部份第一掩模層1032，露出襯底101，形成圖案化的所述掩模層103。

凹槽底部的第一掩模層1032可以在一氧電漿系統中採用氧電漿去除。所述氧電漿系統的功率可為10瓦~150瓦，氧電漿的通入速率可為2~100sccm，形成的氣壓可為0.5帕~15帕，採用氧電漿蝕刻時間可為5秒~5分鐘。本實施例中，所述電漿系統的功率為40W，電漿的通入速率為40sccm，氣壓為2Pa，蝕刻時間為120秒。通過上述方法，凹槽底部的第一掩模層1032被去除，露出襯底101。採用氧電漿蝕刻第一掩模層1032過程中，與凹槽對應的第一掩模層1032被氧化而蝕刻掉，所述第二掩模層1034對所述第一掩模層1032中與凹槽對應部份以外的區域起到良好的掩模作用，進而蝕刻過程中有效保持第一掩模層1032的解析度。通過蝕刻將所述第二掩模層1034中的奈米圖形複製到第一掩模層1032中，從而使所述整個掩模層103圖案化。所述“圖案化”為指所述掩模層103在襯底101的表面形成複數凸起結構1031，以分散的形式覆蓋所述襯底101的部份表面，相鄰的凸起結構1031之間形成一溝槽1033，與溝槽1033對應區域的襯底101的表面暴露出來，所述凸起結構1031覆蓋此區域之外襯底101的表面。通過控製所述蝕刻氣體的總的流動速率及蝕刻方向，可使蝕刻結束後形成凸起結構1031的側壁陡直，進而可保證後續蝕刻所述襯底101中，形成的三維奈米結構預製體1021的形狀的一致性及均勻性。在蝕刻第一掩模層1032的過程中，所述第二掩模層1034中凸部也會被少量蝕刻，但其蝕刻速率遠小於所述氣體對第一掩模層1032的蝕刻速率，所述第二掩模層1034基本保持其圖案的完整性。

在步驟S13中，蝕刻所述襯底101，使所述襯底101的表面圖案化，並形成複數三維奈米結構預製體1021。

所述蝕刻方法可通過將上述襯底101放置在一感應耦合電漿系統中，利用蝕刻氣體對所襯底101進行蝕刻。所述氣體可根據所述襯底101及所述掩模層103的材料進行選擇，以保證所述蝕刻氣體對所述蝕刻物件具有較高的蝕刻速率。在蝕刻的過程中，與掩模層103中溝槽1033對應的部份襯底101被氣體所蝕刻去除，從而在襯底101的表面形成一凹槽。

請一併參閱圖5，蝕刻過程主要包括以下步驟：

第一步驟，對未被掩模層103覆蓋的襯底101表面進行蝕刻，使襯底101表面形成複數凹槽，所述凹槽的深度基本相同；

第二步驟，在所述電漿的轟擊作用下，所述掩模層103中相鄰的兩個條形凸起結構1031逐漸相向傾倒，使所述兩個條形凸起結構1031的頂端逐漸兩兩靠在一起而閉合，所述電漿對該閉合位置內所述襯底101的蝕刻速率逐漸減小，從而在襯底101的表面形成所述第一凹槽1026，在未發生閉合的兩個條形凸起結構之間，形成第二凹槽1028，且形成的所述第二凹槽1028的深度大於所述第一凹槽1026的深度。

在第一步驟中，所述蝕刻氣體對未被掩模層103覆蓋的襯底101表面進行蝕刻，形成複數凹槽，所述凹槽的深度基本相同。在蝕刻的過程中，所述氣體會與襯底101反應，從而在蝕刻表面形成一保護層，阻礙氣體的進一步蝕刻，使得蝕刻面逐漸減小，即形成所述凹槽的寬度沿蝕刻方向逐漸減小，進而使得形成的所述凹槽的內壁並非垂直於所述襯底101的表面，而為形成一定角度。同時，所述氣體對所述掩模層103中所述凸起結構1031的頂端（即遠離襯底101表面的一端）進行蝕刻從而使得所述凸起結構1031頂端的寬度逐漸變窄。可以理解，在蝕刻過程中，所述蝕刻氣體對所述掩模層103也會進行蝕刻，然其蝕刻速率遠小於所述蝕刻氣體對襯底101表面進行蝕刻的速率。因此，在所述蝕刻氣體對襯底101進行蝕刻形成所述凹槽的過程中，所述掩模層103的形態及分佈基本保持不變。

在第二步驟中，主要包括以下幾個過程：

第一過程，在氣體蝕刻的過程中，在所述電漿氣體的轟擊作用下，相鄰的條形凸起結構1031之間依次兩兩閉合，即相鄰的兩個條形凸起結構1031逐漸相向傾倒，使所述兩個條形凸起結構1031的頂端逐漸兩兩靠在一起。

第二過程，由於相鄰的兩個條形凸起結構1031逐漸閉合，所述蝕刻氣體對該閉合位置內所述襯底101的蝕刻速率逐漸減小，即在該位置處形成凹槽的寬度沿蝕刻深度進一步減小，進而形成一V形結構的凹槽，且該凹槽的深度較淺。而未閉合的凸起結構1031之間，由於所述蝕刻氣體可繼續以相同的蝕刻速率對該位置處的襯底101進行蝕刻，因此該位置處相對於閉合位置處形成的凹槽的深度較深。

第三過程，所述條形凸起結構1031兩兩閉合後，使所述蝕刻氣體無法再對該閉合位置處的襯底101的表面進行蝕刻，從而在襯底101的表面形成所述第一凹槽1026。在蝕刻的過程中，由於閉合位置處蝕刻氣體對襯底101的蝕刻速度逐漸減小，從而使該位置處的蝕刻速度小於未閉合位置處的蝕刻速度。同時，當所述條形凸起結構1031兩兩閉合之後，在未發生閉合的兩個條形凸起結構1031之間，所述蝕刻氣體可以繼續對所述襯底101進行蝕刻，形成第二凹槽1028。因此該位置處第二凹槽1028的深度，大於襯底101中閉合的條形凸起結構1031之間形成的第一凹槽1026的深度，從而形成所述三維奈米結構預製體1021。

本實施例中，所述蝕刻氣體為混合氣體，所述混合氣體包括Cl₂ 、BCl₃ 、O₂ 及Ar₂ 氣體。所述電漿系統的功率可為10瓦~150瓦，所述混合氣體的通入速率可為8~150sccm，其形成的氣壓可為0.5帕~15帕，蝕刻時間可為5秒~5分鐘。其中，所述Cl₂ 的通入速率可為2～60sccm，所述BCl₃ 的通入速率可為2～30sccm，所述O₂ 的通入速率可為3～40sccm，所述Ar₂ 的通入速率為1～20sccm。優選的，所述混合氣體的通入速率為40～100sccm，以保證所述蝕刻的速度及精確度。本實施例中，所述電漿系統的功率為70W，所述電漿的通入速率為40sccm，氣壓為2Pa，蝕刻時間為120秒，其中，所述Cl₂ 的通入速率為26sccm，所述BCl₃ 的通入速率為16sccm，所述O₂ 的通入速率為20sccm，所述Ar₂ 的通入速率為10sccm。

可以理解，所述掩模層103及所述蝕刻氣體並不限於以上所舉，可根據實際需要進行選擇，可為單一氣體，也可為混合氣體，只要保證在蝕刻的過程中，使所述掩模層103中的條形凸起結構1031兩兩閉合即可。所述氣體的通入速率、氣壓、蝕刻時間、氣體之間的比例等可根據需要形成的三維奈米結構102的大小、尺寸等進行選擇。

在步驟S14中，所述掩模層103可通過有機溶劑如四氫呋喃（THF）、丙酮、丁酮、環己烷、正己烷、甲醇或無水乙醇等無毒或低毒環保容劑作為剝離劑，溶解所述掩模等方法去除，從而形成所述複數三維奈米結構102。本實施例中，所述有機溶劑為丁酮，所述掩模層103溶解在所述丁酮中，從而與所述襯底101脫離。去除所述掩模層103之後，形成如前所述之基底100及形成於基底100上的複數三維奈米結構102，所述三維奈米結構102與所述基底100形成一體結構。

可以理解，本實施例中所述奈米壓印並蝕刻所述掩模層103形成複數條形凸起結構及凹槽的方法僅為一具體實施例，所述掩模層103的處理並不限於以上製備方法，只要保證所述圖案化的掩模層103包括複數條形凸起結構，相鄰的凸起結構之間形成凹槽，設置於基底100後，所述基底100表面通過該凹槽暴露出來即可。如也可以通過先在其他介質或基底表面形成所述圖案化的掩模層，然後再轉移到該基底100表面的方法形成。

與先前技術相比較，本發明所述三維奈米結構的製備方法具有以下優點：其一，該所述第二掩模由抗蝕劑HSQ構成，其可以在室溫下進行壓印，該抗蝕劑HSQ在後續製造工藝形變較小，進而保證了後續蝕刻的精度。其二，基底與第二掩模之間形成有第一掩模，在對第一掩模蝕刻過程，由抗蝕劑HSQ構成的第二掩模對第一掩模起到有效的掩模作用，減少了第一掩模的奈米圖形產生缺陷，保證了第一掩模的奈米圖形的解析度及保真性。其三，本發明提供的奈米壓印方法，其可在室溫下進行壓印，且模板無須預先處理，使得該方法工藝簡單，成本低。其四，對所述基底進行蝕刻並使所述掩模中的凸起結構兩兩閉合，可方便的製備大面積週期性的M形三維奈米結構，提高了所述圖案化基底的產率。其五，相對於先前技術中的蝕刻方法如FIB、EBL等，本發明所述三維奈米結構的製備方法形成的三維奈米結構具有高度的一致性。其六，本發明中所述掩模層的材料可選範圍廣，可根據實際蝕刻需要進行多樣選擇、搭配，適合複數材料基底的蝕刻。

請參閱圖6及圖7，本發明第二實施例提供一種三維奈米結構陣列20，包括一基底100及複數設置於該基底100至少一表面的三維奈米結構202，所述三維奈米結構202為一M形結構。本發明第二實施例提供的三維奈米結構陣列20與第一實施例提供的三維奈米結構陣列10的結構基本相同，其區別為第二實施例中，所述複數三維奈米結構202圍繞一中心呈圓弧形並排延伸形成複數同心圓環結構。所述三維奈米結構202為一環狀雙峰凸棱，所述雙峰凸棱的橫截面呈M形。所述三維奈米結構陣列20可覆蓋所述基底100的整個表面，也可覆蓋所述基底100的部份表面。

請參閱圖8及圖9所示，本發明第三實施例提供一種三維奈米結構陣列30，包括一基底100及複數設置於該基底100至少一表面的三維奈米結構302，所述三維奈米結構302為一M形結構。本發明第二實施例提供的三維奈米結構陣列30與第一實施例提供的三維奈米結構陣列20的結構基本相同，其區別為第三實施例中，所述三維奈米結構302圍繞一中心呈折線形並排延伸形成複數同心回形結構。所述三維奈米結構陣列30可覆蓋所述基底100的整個表面，也可覆蓋所述基底100的部份表面。

綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，自不能以此限制本案之申請專利範圍。舉凡習知本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。

10,20,30．．．三維奈米結構陣列

100．．．基底

101．．．襯底

102，202，302．．．三維奈米結構

1021．．．三維奈米結構預製體

1022．．．第一凸棱

1024．．．第二凸棱

1022a，1024a．．．第一棱面

1022b，1024b．．．第二棱面

1026．．．第一凹槽

1028．．．第二凹槽

103．．．掩模層

1031．．．凸起結構

1032．．．第一掩模層

1034．．．第二掩模層

200．．．模板

圖1為本發明第一實施例提供的三維奈米結構陣列的結構示意圖。

圖2為圖1所示的三維奈米結構陣列沿II-II線的剖視圖。

圖3為圖1所示的三維奈米結構陣列的掃描電鏡照片。

圖4為本發明第一實施例提供的三維奈米結構陣列的製備方法的工藝流程圖。

圖5為圖4所示的製備方法中形成的三維奈米結構預製體的掃描電鏡照片。

圖6為本發明第二實施例提供的三維奈米結構陣列的結構示意圖。

圖7為圖6所示的三維奈米結構陣列沿VII-VII線的剖視圖。

圖8為本發明第三實施例提供的三維奈米結構陣列的結構示意圖。

圖9為圖8所示的三維奈米結構陣列沿IX-IX線的剖視圖。