TWI503840B - 半導體裝置及操作其之方法 - Google Patents

半導體裝置及操作其之方法 Download PDF

Info

Publication number
TWI503840B
TWI503840B TW099102293A TW99102293A TWI503840B TW I503840 B TWI503840 B TW I503840B TW 099102293 A TW099102293 A TW 099102293A TW 99102293 A TW99102293 A TW 99102293A TW I503840 B TWI503840 B TW I503840B
Authority
TW
Taiwan
Prior art keywords
clock signal
signal
unit
phase
delay
Prior art date
Application number
TW099102293A
Other languages
English (en)
Other versions
TW201123205A (en
Inventor
金鏞焄
李鉉雨
Original Assignee
海力士半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 海力士半導體股份有限公司 filed Critical 海力士半導體股份有限公司
Publication of TW201123205A publication Critical patent/TW201123205A/zh
Application granted granted Critical
Publication of TWI503840B publication Critical patent/TWI503840B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type

Description

半導體裝置及操作其之方法
本發明之例示性實施例係關於半導體設計技術，且更特定言之，係關於用於產生內部時脈信號之半導體裝置及操作其之方法。
本申請案主張2009年12月28日申請之韓國專利申請案第10-2009-0132040號之優先權，其全部內容以引用之方式併入本文中。
大體而言，包括雙資料速率同步DRAM(DDR SDRAM)之半導體裝置接收外部時脈信號以產生內部時脈信號，且將該內部時脈信號用作參考信號以控制半導體裝置中之多種操作時序。因此，該等半導體裝置包括內部時脈信號產生電路，其經組態以產生內部時脈信號。內部時脈信號產生電路之實例可包括延遲鎖定迴路(DLL)及鎖相迴路(PLL)。後文中，出於解釋之便利，將DLL描述為代表性實例。
圖1為習知DLL之方塊圖。
參看圖1，該DLL包括一可變延遲單元110、一延遲複本模型化單元120、一相位偵測單元130、一控制信號產生單元140、一延遲線控制單元150及一鎖定偵測單元160。
可變延遲單元110經組態以將外部時脈信號CLK_EXT延遲一對應於延遲控制信號SH0至SHN中之一者的時間週期從而產生DLL時脈信號CLK_DLL。將以此方式產生之DLL時脈信號輸入至延遲複本模型化單元120。延遲複本模型化單元120包括模型化於半導體裝置中之時脈路徑及資料路徑。DLL時脈信號CLK_DLL被延遲一模型化於延遲複本模型化單元120中之時間週期，且變成回饋時脈信號CLK_FED。相位偵測單元130經組態以比較外部時脈信號CLK_EXT之相位與回饋時脈信號CLK_FED之相位，且經組態以產生一對應於該比較結果之相位偵測信號DET_PHS。
控制信號產生單元140經組態以回應於該相位偵測信號DET_PHS產生升/降控制信號CTR_UD。延遲線控制單元150經組態以回應於升/降控制信號CTR_UD產生延遲控制信號SH0至SHN。經產生之延遲控制信號SH0至SHN控制反映於可變延遲單元110中之延遲量。鎖定偵測單元160經組態以回應於相位偵測信號DET_PHS而產生鎖定偵測信號DET_LOC。當DLL之鎖定操作已完成時啟動鎖定偵測信號DET_LOC。
經由該組態，DLL產生延遲控制信號SH0至SHN中之一者，使得外部時脈信號CLK_EXT之相位等同於回饋時脈信號CLK_FED之相位，且接著產生一對應於該延遲控制信號之DLL時脈信號CLK_DLL。該兩個相位變得等同之狀態稱作「鎖定」。將在鎖定操作已完成之後產生之DLL時脈信號CLK_DLL傳送至一經組態以輸出資料之電路，且資料被與經傳送之DLL時脈信號CLK_DLL同步且接著被輸出。與DLL時脈信號CLK_DLL同步且輸出之資料就如同該資料係與外部時脈信號CLK_EXT同步且接著輸出一般操作。
同時，視反映於DLL中之環境要素(諸如，製造過程、供應電壓及溫度)而定，輸入至DLL之外部時脈信號CLK_EXT、經輸出之DLL時脈信號CLK_DLL及回饋信號CLK_FED的工作週期比可能失真。當該等時脈信號之工作週期比失真時，DLL之效能可能降級。另外，因為該等環境要素可能改變反映於DLL中之多種延遲時間，所以DLL可能不執行所要之操作。因此，為了補償時脈信號之失真工作週期比或補償經改變之延遲時間，優先地需要能夠監視反映於電路中之環境要素的電路。
本發明之一實施例係針對於一種半導體裝置，其能夠藉由使用一用於產生一內部時脈信號之控制信號監視反映於一電路中之環境要素，及視該監視結果來校正一時脈信號之工作週期比或延遲時間。
根據本發明之一實施例，一種半導體裝置包括：一內部時脈信號產生單元，其經組態以接收一外部時脈信號且回應於一控制信號產生一內部時脈信號；及一監視單元，其經組態以回應於該控制信號監視反映於一電路中之環境要素。
該內部時脈信號產生單元可由該監視單元之一輸出信號控制。
該半導體裝置可進一步包括一鎖定偵測單元，其經組態以偵測該內部時脈信號產生單元之一鎖定操作完成時間。
該監視單元可在一鎖定操作已完成之後執行一監視操作。
該內部時脈信號產生可包括：一可變延遲單元，其經組態以將該外部時脈信號延遲一對應於延遲控制信號的時間週期且產生該內部時脈信號；一延遲複本模型化單元，其經組態以將該內部時脈信號延遲一對應於模型化於該電路中之時脈路徑及資料路徑的時間週期，且產生一回饋時脈信號；一相位偵測單元，其經組態以比較該外部時脈信號之一相位與該回饋時脈信號之相位；一控制信號產生單元，其經組態以回應於該相位偵測單元之一輸出信號產生該控制信號；及一延遲線控制單元，其經組態以回應於該控制信號控制該可變延遲單元之一時間延遲量。
該內部時脈信號產生單元可包括：一相位偵測單元，其經組態以比較該外部時脈信號之一相位與該回饋時脈信號之相位；一控制信號產生單元，其經組態以回應於該相位偵測單元之該輸出信號產生該控制信號；及一時脈信號振盪單元，其經組態以在一對應於該控制信號之頻率的頻率下產生該內部時脈信號。
該監視單元可回應於一自動再新操作而執行一監視操作。
根據本發明之另一實施例，一種半導體裝置包括：一內部時脈信號產生單元，其經組態以接收一外部時脈信號且回應於一控制信號產生一內部時脈信號；一監視單元，其經組態以回應於該控制信號監視反映於一電路中之環境要素；及一工作週期校正單元，其經組態以回應於該監視單元之該輸出信號而校正該外部時脈信號或該內部時脈信號之工作週期比。
根據本發明之又一實施例，一種用於操作一半導體裝置之方法包括：比較一外部時脈信號之相位與一回饋時脈信號之相位；及回應於該比較結果經由一升頻操作或一降頻操作產生一內部時脈信號；及在該內部時脈信號之一鎖定操作已完成之後，回應於一對應於該升頻操作或該降頻操作之控制信號產生一監視結果信號。
根據本發明之實施例的半導體裝置可使用一用於一內部時脈信號產生電路中之控制信號來監視反映於電路中之環境要素，且視該監視結果來校正一時脈信號之工作週期比或延遲時間。
以下將參看隨附圖式更詳細地描述本發明之例示性實施例。然而，本發明可以不同形式來具體化且不應被解釋為限於本文中所闡述之實施例。實情為，提供此等實施例以使得本發明將為詳盡及完整的，且將完整地將本發明之範疇傳達給熟習此項技術者。貫穿本發明，在本發明之各種圖及實施例中，相同參考數字指代相同部分。
圖2為根據本發明之一實施例之半導體裝置的方塊圖。
參看圖2，該半導體裝置包括一可變延遲單元210、一延遲複本模型化單元220、一相位偵測單元230、一控制信號產生單元240、一延遲線控制單元250、一鎖定偵測單元260及一監視單元270。僅供參考，可變延遲單元210、延遲複本模型化單元220、相位偵測單元230、控制信號產生單元240及延遲線控制單元250組成一內部時脈信號產生電路，亦即，一延遲鎖定迴路(DLL)，其接收外部時脈信號CLL_EXT且藉由反映對應於延遲控制信號SH0至SHN中之一者的延遲時間來產生DLL時脈信號CLK_DLL。
後文中，詳細描述各別組件。
可變延遲單元210經組態以將外部時脈信號CLK_EXT延遲一對應於延遲控制信號SH0至SHN中之一者的時間週期從而產生DLL時脈信號。可變延遲單元210可包括複數個單位延遲單元(unit delay cell)，回應於延遲控制信號SH0至SHN而控制該複數個單位延遲單元。
延遲複本模型化單元220經組態以將模型化於半導體裝置中之時脈路徑及資料路徑模型化。DLL時脈信號被延遲一模型化於延遲複本模型化單元220中之時間週期，且變成回饋信號CLK_FED。亦即，在延遲複本模型化單元220中模型化將自外部輸入之外部時脈信號CLK_EXT傳送至DLL所經由的路徑、將由DLL產生之DLL時脈信號傳送至用於輸出資料之驅動器所經由的路徑，及傳送用於與DLL時脈信號同步的資料所經由之路徑。
相位偵測單元230經組態以比較外部時脈信號CLK_EXT之相位與回饋時脈信號CLK_FED之相位，且產生相位偵測信號DET_PHS。輸出相位偵測信號DET_PHS，作為一對應於回饋時脈信號CLK_FED之相位的信號，回饋時脈信號CLK_FED之相位超前或滯後於外部時脈信號CLK_EXT之相位。
控制信號產生單元240經組態以回應於相位偵測信號DET_PHS產生升/降控制信號CTR_UD。升/降控制信號CTR_UD變成延遲控制信號SH0至SHN之源，用於增大或減小反映於可變延遲單元210中之延遲時間。
延遲線控制單元250經組態以回應於升/降控制信號CTR_UD輸出延遲控制信號SH0至SHN。延遲控制信號SH0至SHN判定提供於延遲線控制單元250中之複數個單位延遲單元之中回應於升/降控制信號CTR_UD而被啟動的單位延遲單元之數目。因此，視延遲控制信號SH0至SHN而定，判定可變延遲單元210之時間延遲量。
鎖定偵測單元260用以偵測DLL之鎖定操作完成時間，且經組態以回應於相位偵測信號DET_PHS產生鎖定偵測信號DET_LOC。當DLL之鎖定操作已完成時啟動鎖定偵測信號DET_LOC。
監視單元270用以監視反映於電路中之環境要素，且經組態以回應於升/降控制信號產生監視結果信號OUT_MN。監視單元270可在鎖定操作完成時間之後執行操作。為了執行該操作，監視單元270必須接收鎖定偵測信號DET_LOC。
後文中，詳細描述監視單元270之操作。
升/降控制信號CTR_UD具有一對應於外部時脈信號CLK_EXT與回饋時脈信號CLK_FED之間的相位差之值。亦即，當要增大可變延遲單元210之延遲時間時(後文中，稱作「升操作」)，產生對應於該升操作之升/降控制信號CTR_UD。另一方面，當要減小可變延遲單元210之延遲時間時(後文中，稱作「降操作」)，產生對應於該降操作之升/降控制信號CTR_UD。
因此，當在鎖定操作已完成之後由於反映於電路中之環境要素改變了設定於DLL中之延遲時間或使工作週期比失真時，輸出升/降信號CTR_UD，作為對應於此狀態之值，且監視單元270產生對應於該狀態之監視結果信號OUT_MN。換言之，當供應至DLL之電壓的位準增大或減小時，時脈信號之工作週期比可能失真，或設定之延遲時間量可能改變。升/降控制信號CTR_UD具有對應於此狀態之值。因此，在本發明之此實施例中，當根據升/降控制信號產生監視結果信號OUT_MN時，感測到反映於電路中之環境要素(亦即，供應至DLL之電壓)已改變。
更具體言之，例如，在鎖定操作已完成之後，視反映於電路中之環境要素而定，當升/降控制信號CTR_UD連續地具有對應於升操作之值時，監視結果信號OUT_MN變成邏輯高位準。當升/降控制信號CTR_UD連續地具有對應於降操作之值時，監視結果信號OUT_MN變成邏輯低位準。在本發明之此實施例中，以此方式產生之監視結果信號OUT_MN可用以控制一組成DLL或以下描述之工作週期校正器(DCC)的電路，以補償由反映於該電路中之環境要素引起的改變。
同時，監視單元270可根據一自動再新操作執行操作。為了該操作，監視單元270接收一在自動再新操作期間啟動之再新信號AREF。因此，根據本發明之此實施例的監視單元270可回應於自動再新操作監視由反映於電路中之環境要素引起的改變。
圖3為根據本發明之另一實施例之半導體裝置的方塊圖。與圖2之組態相比，額外地將一工作週期校正單元310提供於根據本發明之第二實施例的半導體裝置中。
工作週期校正單元310校正外部時脈信號CLK_EXT之工作週期比，且經組態以回應於係監視單元270之輸出信號的監視結果信號OUT_MN控制外部時脈信號CLK_EXT之工作週期比。
如以上所描述，監視結果信號OUT_MN為藉由反映環境要素而獲得之信號。因此，工作週期校正單元310可視反映於電路中之環境要素而控制外部時脈信號CLK_EXT之工作週期比。亦即，當反映於電路中之環境要素使外部時脈信號CLK_EXT之工作週期比失真時，工作週期校正單元310可回應於監視結果信號OUT_MN來校正失真之工作週期比。
在本發明之此實施例中，用於產生DLL時脈信號CLK_DLL作為內部時脈信號之控制信號(亦即，升/降控制信號CTR_UD)可用以監視反映於電路中之環境要素，且作為監視結果而獲得之監視結果信號OUT_MN可用以校正外部時脈信號CLK_EXT之工作週期比。
在本發明之此實施例中，升/降控制信號CTR_UD用於產生監視結果信號OUT_MN。然而，亦可使用相位偵測信號DET_PHS或延遲控制信號SH0至SHN。另外，監視結果信號OUT_MN用以校正外部時脈信號CLK_EXT之工作週期比。然而，亦可校正DLL時脈信號CLK_DLL或回饋時脈信號CLK_FED以及外部時脈信號CLK_EXT之工作週期比。另外，在本發明之此實施例中，監視結果信號OUT_MN用以校正外部時脈信號CLK_EXT之工作週期比。然而，可控制組成DLL之電路。舉例而言，可回應於監視結果信號OUT_MN控制可變延遲單元210或延遲複本模型化單元220之時間延遲量。
圖4為根據本發明之另一實施例之半導體裝置的方塊圖，其說明應用鎖相迴路(PLL)之實例。
參看圖4，該半導體裝置包括一相位偵測單元410、一控制信號產生單元420、一時脈信號振盪單元430、一鎖定偵測單元440、一監視單元450及一工作週期校正單元460。
相位偵測單元410經組態以比較工作週期校正單元460之輸出信號的相位與回饋時脈信號CLK_FED之相位以輸出相位偵測信號DET_PHS。控制信號產生單元420經組態以回應於相位偵測信號DET_PHS產生升/降控制信號CTR_UD。時脈信號振盪單元430經組態以在對應於升/降控制信號CTR_UD之頻率下產生PLL時脈信號CLK_PLL。僅供參考，相位偵測單元410、控制信號產生單元420及時脈信號振盪單元430組成一用於產生PLL時脈信號CLK_PLL之內部時脈信號產生電路(亦即，PLL)。
此外，鎖定偵測單元440偵測PLL之鎖定時間週期，且經組態以回應於相位偵測信號DET_PHS產生鎖定偵測信號DET_LOC。監視單元450監視反映於電路中之環境要素，且經組態以回應於升/降控制信號CTR_UD產生監視結果信號OUT_MN。工作週期校正單元460控制外部時脈信號CLK_EXT之工作週期比，且經組態以回應於係監視單元450之輸出信號的監視結果信號OUT_MN控制外部時脈信號CLK_EXT之工作週期比。
在本發明之此實施例中，用於產生DLL時脈信號CLK_DLL或為內部時脈信號之PLL時脈信號CLK_PLL之升/降控制信號CTR_UD可用以監視反映於電路中之環境要素。另外，使用升/降控制信號CTR_UD產生之監視結果信號OUT_MN可用以控制組成內部時脈信號產生電路或DCC之電路以校正由反映於電路中之環境要素引起之改變。
根據本發明之實施例，視反映於電路中之環境要素而定，校正時脈信號之工作週期比或延遲時間。因此，有可能保證內部時脈信號產生電路之穩定操作。
儘管已關於本發明之特定實施例描述了本發明，但熟習此項技術者將顯而易見，可在不脫離如以下申請專利範圍中所界定之本發明之精神及範疇的情況下進行各種改變及修改。
110．．．可變延遲單元
120．．．延遲複本模型化單元
130．．．相位偵測單元
140．．．控制信號產生單元
150．．．延遲線控制單元
160．．．鎖定偵測單元
210．．．可變延遲單元
220．．．延遲複本模型化單元
230．．．相位偵測單元
240．．．控制信號產生單元
250．．．延遲線控制單元
260．．．鎖定偵測單元
270．．．監視單元
310．．．工作週期校正單元
410．．．相位偵測單元
420．．．控制信號產生單元
430．．．時脈信號振盪單元
440．．．鎖定偵測單元
450．．．監視單元
460．．．工作週期校正單元
AREF．．．再新信號
CLK_DLL．．．DLL時脈信號
CLK_EXT．．．外部時脈信號
CLK_FED．．．回饋時脈信號
CLK_PLL．．．PLL時脈信號
CTR_UD．．．升/降控制信號
DET_LOC．．．鎖定偵測信號
DET_PHS．．．相位偵測信號
OUT_MN．．．監視結果信號
SH0．．．延遲控制信號
SH1．．．延遲控制信號
SHN．．．延遲控制信號
圖1為習知延遲鎖定迴路(DLL)之方塊圖。
圖2為根據本發明之一實施例之半導體裝置的方塊圖。
圖3為根據本發明之另一實施例之半導體裝置的方塊圖。
圖4為根據本發明之又一實施例之半導體裝置的方塊圖。
210．．．可變延遲單元
220．．．延遲複本模型化單元
230．．．相位偵測單元
240．．．控制信號產生單元
250．．．延遲線控制單元
260．．．鎖定偵測單元
270．．．監視單元
AREF．．．再新信號
CLK_DLL．．．DLL時脈信號
CLK_EXT．．．外部時脈信號
CLK_FED．．．回饋時脈信號
CTR_UD．．．升/降控制信號
DET_LOC．．．鎖定偵測信號
DET_PHS．．．相位偵測信號
OUT_MN．．．監視結果信號
SH0．．．延遲控制信號
SH1．．．延遲控制信號
SHN．．．延遲控制信號

Claims (13)

  1. 一種半導體裝置，其包含：一可變延遲單元，其經組態以將外部時脈信號延遲對應於一延遲控制信號的一時間週期，且產生內部時脈信號；一延遲複本模型化單元，其經組態以將該內部時脈信號延遲對應於模型化於該電路中之一時脈路徑及一資料路徑的一時間週期，且產生一回饋時脈信號；一相位偵測單元，其經組態以比較該外部時脈信號之一相位與該回饋時脈信號之相位，且產生一相位偵測信號；一控制信號產生單元，其經組態以回應於該相位偵測單元之該相位偵測信號以產生控制信號；一延遲線控制單元，其經組態以回應於該控制信號以控制該可變延遲單元之一時間延遲量；一鎖定偵測單元，其經組態以偵測一內部時脈信號產生單元之一鎖定操作完成時間，且回應於該相位偵測信號以產生一鎖定偵測信號；其中該內部時脈信號產生單元包括該可變延遲單元、延遲複本模型化單元、相位偵測單元、控制信號產生單元及延遲線控制單元；及一監視單元，其經組態以接收該鎖定偵測信號，且回應於該控制信號及該鎖定偵測信號來監視被反映於一電路中之環境要素； 其中該監視單元在該內部時脈信號產生單元之一鎖定操作已完成之後執行一監視操作。
  2. 如請求項1之半導體裝置，其中該內部時脈信號產生單元係由該監視單元之一輸出信號控制。
  3. 如請求項1之半導體裝置，其中該監視單元回應於一自動再新操作以執行一監視操作。
  4. 一種半導體裝置，其包含：一相位偵測單元，其經組態以比較外部時脈信號之一相位與回饋時脈信號之相位，且產生一相位偵測信號；一控制信號產生單元，其經組態以回應於該相位偵測單元之該相位偵測信號以產生控制信號；一時脈信號振盪單元，其經組態以在一對應於該控制信號之頻率的頻率下產生該回饋時脈信號；一鎖定偵測單元，其經組態以偵測一內部時脈信號產生單元之一鎖定操作完成時間，且回應於該相位偵測信號以產生一鎖定偵測信號；其中該內部時脈信號產生單元包括該相位偵測單元、控制信號產生單元及時脈信號振盪單元；及一監視單元，其經組態以接收該鎖定偵測信號，且回應於該控制信號及該鎖定偵測信號來監視被反映於一電路中之環境要素；其中該監視單元在該內部時脈信號產生單元之一鎖定操作已完成之後執行一監視操作。
  5. 一種半導體裝置，其包含： 一內部時脈信號產生單元，其經組態以接收一外部時脈信號且回應於一控制信號產生一內部時脈信號；一監視單元，其經組態以回應於該控制信號監視反映於一電路中之環境要素；及一工作週期校正單元，其經組態以回應於該監視單元之一輸出信號校正該外部時脈信號或該內部時脈信號之一工作週期比。
  6. 如請求項5之半導體裝置，其進一步包含一鎖定偵測單元，該鎖定偵測單元經組態以偵測該內部時脈信號產生單元之一鎖定操作完成時間。
  7. 如請求項6之半導體裝置，其中該監視單元在該鎖定操作已完成之後執行一監視操作。
  8. 如請求項5之半導體裝置，其中該內部時脈信號產生單元包含：一可變延遲單元，其經組態以將該外部時脈信號延遲一對應於該延遲控制信號的時間週期且產生該內部時脈信號；一延遲複本模型化單元，其經組態以將該內部時脈信號延遲一對應於模型化於該電路中之一時脈路徑及一資料路徑的時間週期，且產生一回饋時脈信號；一相位偵測單元，其經組態以比較該外部時脈信號之一相位與該回饋時脈信號之相位；一控制信號產生單元，其經組態以回應於該相位偵測單元之一輸出信號產生該控制信號；及 一延遲線控制單元，其經組態以回應於該控制信號控制該可變延遲單元之一時間延遲量。
  9. 如請求項5之半導體裝置，其中該內部時脈信號產生單元包含：一相位偵測單元，其經組態以比較該外部時脈信號之一相位與該回饋時脈信號之相位；一控制信號產生單元，其經組態以回應於該相位偵測單元之一輸出信號產生該控制信號；及一時脈信號振盪單元，其經組態以在一對應於該控制信號之頻率的頻率下產生該內部時脈信號。
  10. 如請求項5之半導體裝置，其中該監視單元回應於一自動再新操作執行一監視操作。
  11. 一種用於操作一半導體裝置之方法，其包含：比較一外部時脈信號之一相位與一回饋時脈信號之相位；回應於一比較結果經由一升頻操作或一降頻操作產生一內部時脈信號；在該內部時脈信號之一鎖定操作已完成之後，回應於對應於該升頻操作或該降頻操作之一控制信號產生一監視結果信號；及回應於該監視結果信號而校正該外部時脈信號或該內部時脈信號之一工作週期比。
  12. 如請求項11之方法，其進一步包含回應於該監視結果信號校正該外部時脈信號或該內部時脈信號之一工作週期 比。
  13. 如請求項11之方法，其中回應於一自動再新操作而控制該產生該監視結果信號。
TW099102293A 2009-12-28 2010-01-27 半導體裝置及操作其之方法 TWI503840B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090132040A KR101145316B1 (ko) 2009-12-28 2009-12-28 반도체 장치 및 그의 동작 방법

Publications (2)

Publication Number Publication Date
TW201123205A TW201123205A (en) 2011-07-01
TWI503840B true TWI503840B (zh) 2015-10-11

Family

ID=44186740

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099102293A TWI503840B (zh) 2009-12-28 2010-01-27 半導體裝置及操作其之方法

Country Status (3)

Country Link
US (1) US8502580B2 (zh)
KR (1) KR101145316B1 (zh)
TW (1) TWI503840B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624645B2 (en) 2011-08-15 2014-01-07 Nanya Technology Corp. Multi phase clock signal generator, signal phase adjusting loop utilizing the multi phase clock signal generator, and multi phase clock signal generating method
KR20140082174A (ko) * 2012-12-24 2014-07-02 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 이용한 동작 방법
KR102549549B1 (ko) * 2018-03-12 2023-07-03 에스케이하이닉스 주식회사 듀티 싸이클 보정 회로

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5727037A (en) * 1996-01-26 1998-03-10 Silicon Graphics, Inc. System and method to reduce phase offset and phase jitter in phase-locked and delay-locked loops using self-biased circuits
US6539072B1 (en) * 1997-02-06 2003-03-25 Rambus, Inc. Delay locked loop circuitry for clock delay adjustment
WO2007040859A1 (en) * 2005-09-30 2007-04-12 Advanced Micro Devices, Inc. Voltage controlled delay line (vcdl) having embedded multiplexer and interpolation functions
TW200812241A (en) * 2006-08-16 2008-03-01 Holtek Semiconductor Inc DLL and angle generator
US20080191746A1 (en) * 2007-02-08 2008-08-14 Friedman Daniel J Automatic static phase error and jitter compensation in pll circuits
US7436227B2 (en) * 2003-05-02 2008-10-14 Silicon Laboratories Inc. Dual loop architecture useful for a programmable clock source and clock multiplier applications

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6711230B1 (en) * 2002-09-27 2004-03-23 Nortel Networks Limited Reference timing signal oscillator with frequency stability
KR100537197B1 (ko) * 2004-01-10 2005-12-16 주식회사 하이닉스반도체 도메인 크로싱을 위한 장치
KR100733423B1 (ko) * 2005-09-29 2007-06-29 주식회사 하이닉스반도체 지연 고정 루프 회로
KR20070069345A (ko) * 2005-12-28 2007-07-03 주식회사 하이닉스반도체 반도체 메모리 소자의 지연 고정 루프 회로
TWI329423B (en) * 2007-01-19 2010-08-21 Faraday Tech Corp Wide-locking range phase locked loop using adaptive post division technique
KR100863001B1 (ko) * 2007-02-09 2008-10-13 주식회사 하이닉스반도체 듀티 싸이클 보정 기능을 갖는 지연 고정 루프 회로 및 그제어방법
KR100855980B1 (ko) * 2007-02-16 2008-09-02 삼성전자주식회사 쉬프터와 가산기를 이용하여 지연 시간을 조절하는 지연고정 루프 및 클럭 지연 방법
KR100956774B1 (ko) * 2007-12-28 2010-05-12 주식회사 하이닉스반도체 지연 고정 루프 회로 및 그 제어 방법
US8144529B2 (en) * 2009-03-31 2012-03-27 Intel Corporation System and method for delay locked loop relock mode

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5727037A (en) * 1996-01-26 1998-03-10 Silicon Graphics, Inc. System and method to reduce phase offset and phase jitter in phase-locked and delay-locked loops using self-biased circuits
US6539072B1 (en) * 1997-02-06 2003-03-25 Rambus, Inc. Delay locked loop circuitry for clock delay adjustment
US7436227B2 (en) * 2003-05-02 2008-10-14 Silicon Laboratories Inc. Dual loop architecture useful for a programmable clock source and clock multiplier applications
WO2007040859A1 (en) * 2005-09-30 2007-04-12 Advanced Micro Devices, Inc. Voltage controlled delay line (vcdl) having embedded multiplexer and interpolation functions
TW200812241A (en) * 2006-08-16 2008-03-01 Holtek Semiconductor Inc DLL and angle generator
US20080191746A1 (en) * 2007-02-08 2008-08-14 Friedman Daniel J Automatic static phase error and jitter compensation in pll circuits

Also Published As

Publication number Publication date
US8502580B2 (en) 2013-08-06
KR20110075560A (ko) 2011-07-06
KR101145316B1 (ko) 2012-05-14
US20110156771A1 (en) 2011-06-30
TW201123205A (en) 2011-07-01

Similar Documents

Publication Publication Date Title
KR101083639B1 (ko) 반도체 장치 및 그 동작 방법
US7990194B2 (en) Apparatus and method for correcting duty cycle of clock signal
US7994834B2 (en) Duty cycle corrector and clock generator having the same
KR100759786B1 (ko) 반도체 장치의 지연동기루프 회로 및 지연동기루프제어방법
TW522651B (en) Delay locked loops and methods that shift the phase of a delayed clock signal based on a reference phase value
US6943604B2 (en) Device and method for correcting the duty cycle of a clock signal
JP2009278528A (ja) Ｄｌｌ回路、および半導体装置
KR100929654B1 (ko) 레지스터 제어형 지연고정루프회로
US8049544B2 (en) Delay locked loop circuit
US7667510B2 (en) Delay locked loop circuit and method thereof
TW201308910A (zh) 延遲鎖定迴路
TWI503840B (zh) 半導體裝置及操作其之方法
US8836393B2 (en) Fast measurement initialization for memory
US8482326B2 (en) DLL circuit, semiconductor device including the same, and data processing system
TWI436596B (zh) 具有自我校準的延遲鎖相迴路系統
KR100735548B1 (ko) 지연동기회로 및 방법
US7495486B2 (en) Semiconductor memory device
KR20080002590A (ko) 지연고정 루프회로
US8471613B2 (en) Internal clock signal generator and operating method thereof
KR100801740B1 (ko) 지연고정루프 제어회로
KR100875651B1 (ko) 지연고정루프회로 및 그의 동작방법
KR20100076766A (ko) 지연고정루프회로
KR20100004637A (ko) 지연고정루프회로
KR20140086615A (ko) 듀티 싸이클 보정 회로 및 그의 동작 방법