TWI500372B - Planar board structure and its forming method - Google Patents

Description

同平面電路板結構及其成型方法

本發明係涉及同平面電路板結構及其成型方法，旨在提供一於電路板之特定位置處設置基材，可降低生產成本。

按，在電子系統產品中，一般習知用以承載電子元件之印刷電路板(Prihted Circuit Board,PCB)，通常使用玻璃纖維布或軟性基材所組成之平面狀基板，再於基底印刷上導電層。或是在基板上形成電路之後，藉由一膠合製程，將複數個電路層和絕緣層加以積層化，經加工處理，完成多層印刷電路板的製作。隨著電子產品走向「輕薄短小」之設計概念，印刷電路板也朝向小孔徑、高密度、多層數、細線路發展，其中，多層印刷電路板為提高線路密度的良好解決方案。

而該印刷電路板表面並裝設有複數電子零件，而各電子零件負責處理之訊號不盡相同，而需要處理訊號之速度與操作之頻率也略有不同，舉例來說一般中央處理器(CPU)通常需要處理訊號之速度與操作頻率較高，則需要提供特殊之環境以提高其處理速度，例如：由低介電常數材料製得之印刷電路板，可使印刷電路板內的電子訊號傳輸速度提高，而且以更高速度處理資料，或者散熱或導熱係數較高之材料製得之印刷電路板，可將中央處理器之工作熱源有效散去，以維持其工作效能。

但若是因應某些電子零件之工作特性，來改變整個印刷電路板之材質，例如更改為低介電常數或低損失材料或是散熱或導熱材料，不僅製作過程較為繁複，且該材料所需成本亦較高。

有鑑於此，本發明「同平面電路板結構及其成型方法」係利用基材嵌入於電路板中，可確實降低生產成本，並可符合使用者之需求。

本發明之電路板設有至少一電路板基材，該電路板基材設有至少一嵌入空間，該嵌入空間中則設置有異於該電路板基材之基材，而該基材之表面與該電路板基材之表面係位於同一平面，該嵌入空間可視需求設置於電路板基材之適當位置處，亦可視需求來選擇不同於該電路板基材材質之基材，例如可以為介電材質、金屬材質、鐵氟龍等材質，或者內線路層密度異於該電路板基材，以降低成本。

為能使 貴審查委員清楚本發明之結構組成，以及整體運作方式，茲配合圖式說明如下：

本發明「同平面電路板結構及其成型方法」，其整體電路板1設有至少一電路板基材，如第一圖之第一實施例所示，該電路板1係設有一層第一電路板基材11，該第一電路板基材11設有至少一嵌入空間12，該嵌入空間12之深 度係略等於第一電路板基材11，該嵌入空間12中則設置有異於該第一電路板基材11之基材13，而該基材13置入該嵌入空間12中後，其基材13之表面與該第一電路板基材11之表面係位於同一平面；當然，該嵌入空間12以及基材13可視需求設置於第一電路板基材11之適當位置處，請同時參閱第二圖所示，該嵌入空間12以及基材13可設於第一電路板基材11靠近中央位置，亦可設於邊側處；亦可以如第三圖之第二實施例所示，可先以機械方式於第一電路板基材11挖出固定深度的嵌入空間12，該嵌入空間12之深度係小於第一電路板基材11，再將基材13埋入該嵌入空間12中。

如圖所示之實施例中，該基材13係與該第一電路板基材11之材質相同(可以為FR4)，而該基材13與該第一電路板基材11之內線路層密度不同，其中該第一電路板基材11係設有一鍍通孔14，且為不具有任何內線路層之雙面板(亦或者可具有內線路層之多層板)，而該基材13則設有一鍍通孔14以及複數內線路層15，而部分內線路層15則藉由該鍍通孔14而形成電性連接，且該第一電路板基材11與基材13表面設有導電層16(可以為銅箔)，故可利用該基材13提高該電路板1特定位置處之內線路層密度。

如第四圖所示係為本發明之第三實施例，該電路板1係設有第一、第二電路板基材11、111，該第一電路板基材11設有至少一嵌入空間12，該嵌入空間12中則設置有異於該第一電路板基材11之基材13，使該第一電路板基材11 與該基材13係為同平面，且該第一電路板基材11與基材13表面設有導電層16，其中該基材13係與該第一電路板基材11之材質不同，該第一電路板基材11可以為FR4，而該基材13可以為金屬材質、介電材質或鐵氟龍，可視需求來選擇不同材質之基材13，例如藉由鐵氟龍之基材13嵌入於該第一電路板基材11中可改善整體電路板板彎變形之缺點。

而本發明同平面電路板結構之成型方法，如第五圖所示，其至少包含有下列步驟：步驟A、提供一電路板1，如第六圖(A)所示，該電路板1係具有至少一第一電路基材11；步驟B、成型步驟，於該第一電路基材11成型至少一嵌入空間12，該成型步驟可以為物理機械加工(例如切削)或化學方式(例如化學蝕刻)成型，該嵌入空間12可如圖所示係與該第一電路基材11之深度略相同，或者如第三圖所示之實施例該嵌入空間12之深度小於該第一電路基材11之深度；步驟C、壓合步驟，將至少一異於該第一電路基材11之基材13壓合於該嵌入空間12中，如第六圖(B)所示，當然，該基材可與該電路板基材之材質不同，亦可以該基材與該電路板基材之內線路層密度不同；步驟D、表面平整步驟，於該基材13表面進行表面平整，如第六圖(C)所示，使該基材13之表面與該第一電路板基材11之表面係位於同一平面；步驟E、電性連接步驟，係於該第一電路基材11與基 材13表面設有導電層16，如第六圖(D)所示，或者可於該基材13設有鍍通孔14，如第六圖(E)所示，亦或者於該第一電路基材11與基材13間設有導電材17(可以為導電膠)，如第六圖(F)所示；若該第一電路板基材11與該基材13均具有內線路層15，如第六圖(G)所示，可於該第一電路板基材11與該基材13之交接處形成鍍通孔14，而可導通各內線路層15。

再者，該步驟D與步驟E之間進一步包含有一步驟F，該步驟F係先提供一積層板18，如第七圖所示，該積層板18係設有複數電路基材，再進行第二次壓合步驟將積層板18壓合結合於該第一電路基材11與基材13下方，以形成多層電路板結構。

本發明相較於習有係具有下列優點：

1、本發明視需求嵌入基材於電路板基材之適當位置處，可僅於該特定位置處嵌入該基材來符合需求(例如特殊之介電特性)，不需要完全改變該電路板之材質，可降低成本，並可維持電路板本身之特性。

2、可視需求來選擇不同於該電路板基材材質之基材，尤其可使用於不同材質電路板基材於壓合後，所形成之電路板容易因為材質之不同而產生不同之熱應力造成整體電路板板彎變形之缺點。

3、可利用內線路層密度不同之基材嵌入於該電路板基材中，以改變同一平面中之內線路層密度。

如上所述，本發明提供另一較佳可行之同平面電路板 結構及其成型方法，爰依法提呈發明專利之申請；惟，以上之實施說明及圖式所示，係本發明較佳實施例者，並非以此侷限本發明，是以，舉凡與本發明之構造、裝置、特徵等近似、雷同者，均應屬本發明之創設目的及申請專利範圍之內。

1‧‧‧電路板

11‧‧‧第一電路板基材

111‧‧‧第二電路板基材

12‧‧‧嵌入空間

13‧‧‧基材

14‧‧‧鍍通孔

15‧‧‧內線路層

16‧‧‧導電層

17‧‧‧導電材

18‧‧‧積層板

第一圖係為本發明中電路板結構第一實施例之結構示意圖。

第二圖係為本發明中電路板結構之正面結構示意圖。

第三圖係為本發明中電路板結構第二實施例之結構示意圖。

第四圖係為本發明中電路板結構第三實施例之結構示意圖。

第五圖係為本發明中電路板結構成型方法之方塊示意圖。

第六圖(A)~(G)係為本發明中電路板結構成型方法之流程示意圖。

第七圖係為本發明中電路板結構第五實施例之結構示意圖。

Claims (21)

1. 一種同平面電路板結構，該電路板設有至少一電路板基材，該電路板基材設有至少一嵌入空間，該嵌入空間中則壓合有基材，該基材係與該電路板基材之材質相同，而該基材與該電路板基材之內線路層密度不同，且該基材之表面與該電路板基材之表面係位於同一平面。
2. 如申請專利範圍第1項所述同平面電路板結構，其中，該電路板基材與基材表面設有導電層。
3. 如申請專利範圍第2項所述同平面電路板結構，其中，該導電層可以為銅箔。
4. 如申請專利範圍第1項所述同平面電路板結構，其中，該基材可進一步設有鍍通孔。
5. 如申請專利範圍第1項所述同平面電路板結構，其中，該電路板基材與基材間設有導電材。
6. 如申請專利範圍第5項所述同平面電路板結構，其中，該導電材可以為導電膠。
7. 如申請專利範圍第1項所述同平面電路板結構，其中，該電路板基材與基材下方進一步壓合有一積層板。
8. 如申請專利範圍第1項所述同平面電路板結構，其中，該嵌入空間之深度可以略等於第一電路板基材之深度。
9. 如申請專利範圍第1項所述同平面電路板結構，其中，該嵌入空間之深度可以小於第一電路板基材之深度。
10. 如申請專利範圍第1項所述同平面電路板結構，其中，該第一電路板基材與該基材均具有內線路層，可於該第一電路板基材與該基材之交接處形成鍍通孔。
11. 一種同平面電路板結構之成型方法，其至少包含有下列步驟：A、提供一電路板，該電路板係具有至少一電路基材；B、成型步驟，於該電路基材成型至少一嵌入空間；C、壓合步驟，將至少一異於該電路板基材之基材壓合於該嵌入空間中，該基材係與該電路板基材之材質相同，而該基材與該電路板基材之內線路層密度不同；D、表面平整步驟，於該基材表面進行表面平整，使該基材之表面與該電路板基材之表面係位於同一平面。
12. 如申請專利範圍第11項所述同平面電路板結構之成型方法，其中，該步驟B之成型步驟可以為物理機械加工或化學方式成型。
13. 如申請專利範圍第11項所述同平面電路板結構之成型方法，其中，該步驟B之成型步驟可以為切削之物理機械加工方式成型。
14. 如申請專利範圍第11項所述同平面電路板結構之成型方法，其中，該步驟B之成型步驟可以為化學蝕刻之化學方式成型。
15. 如申請專利範圍第11項所述同平面電路板結構之 成型方法，其中，該步驟D之表面平整步驟可藉由刷磨方式，使該基材與該電路板基材形成同平面。
16. 如申請專利範圍第11項所述同平面電路板結構之成型方法，其中，該步驟D後進一步包含有一步驟E，該步驟E係為電性連接步驟，係於該電路板基材與基材表面設有導電層。
17. 如申請專利範圍第11項所述同平面電路板結構之成型方法，其中，該步驟D後進一步包含有一步驟E，該步驟E係為電性連接步驟，係於該基材設有鍍通孔。
18. 如申請專利範圍第11項所述同平面電路板結構之成型方法，其中，該步驟D後進一步包含有一步驟E，該步驟E係為電性連接步驟，係於該電路板基材與基材間設有導電材。
19. 如申請專利範圍第18項所述同平面電路板結構之成型方法，其中，該導電材可以為導電膠。
20. 如申請專利範圍第16、17或18項所述同平面電路板結構之成型方法，其中，該步驟D與步驟E之間進一步包含有一步驟F，該步驟F係先提供一積層板，該積層板係設有複數電路基材，再進行第二次壓合步驟將積層板壓合結合於該電路板基材與基材下方。
21. 如申請專利範圍第16、17或18項所述同平面電路板結構之成型方法，其中，該步驟D與步驟E之間進一 步包含有一步驟F，該步驟F係先提供一積層板，該積層板係設有複數電路基材，再進行第二次壓合步驟將積層板壓合結合於該電路板基材與基材下方。