TWI492362B - 堆疊電子組件及對齊電子組件之方法及裝置 - Google Patents

堆疊電子組件及對齊電子組件之方法及裝置 Download PDF

Info

Publication number
TWI492362B
TWI492362B TW100110846A TW100110846A TWI492362B TW I492362 B TWI492362 B TW I492362B TW 100110846 A TW100110846 A TW 100110846A TW 100110846 A TW100110846 A TW 100110846A TW I492362 B TWI492362 B TW I492362B
Authority
TW
Taiwan
Prior art keywords
electronic component
positioning member
electronic components
formation
cavity
Prior art date
Application number
TW100110846A
Other languages
English (en)
Other versions
TW201138058A (en
Inventor
Chi Kuen Vincent Leung
Bin Xie
Xunqing Shi
Original Assignee
Hk Applied Science & Tech Res
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hk Applied Science & Tech Res filed Critical Hk Applied Science & Tech Res
Publication of TW201138058A publication Critical patent/TW201138058A/zh
Application granted granted Critical
Publication of TWI492362B publication Critical patent/TWI492362B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53183—Multilead component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Description

堆疊電子組件及對齊電子組件之方法及裝置
本發明係關於一種用於對齊電子組件之方法及裝置。該方法及裝置可用於製造一種包括堆疊電子組件之3D系統。
當需要將各種電子組件上下堆疊時通常使用3D系統。封裝層疊(PoP)配置係一普通實例。通常，一頂部封裝包括一處理器積體電路(IC)，而底部封裝包括一記憶體IC。此等PoP配置通常用於數位相機、行動電話等中。本發明尤其(但非專屬地)關於電子組件之一者或兩者包括一積體電路之3D系統。
通常，電子組件係藉由一機器而堆疊，該機器一次收集一組件、將當前組件與前一組件對齊、將當前組件放置在前一組件之頂部上且隨後收集下一組件。通常，對齊係在視覺上執行。此過程耗時，因為在視覺上對齊各組件需要時間且各組件係單獨對齊。由於過程耗時，因此成本較高。
WO 2009/078816揭示一種對齊方法，其中複數個IC晶粒係安裝至提供在一晶圓上之複數個IC。具有複數個空腔之一定位構件係放置在晶圓頂部上之將空腔與晶圓之IC對齊之一位置上。IC晶粒隨後被放置進定位構件之空腔中。空腔有助於將IC晶粒與晶圓IC對齊。WO 2009/078816之完整揭示內容係以引用的方式併入本文中。
需要提供一種對齊電子組件之新方法；較佳該新方法可提供更高精確度及/或對齊速度。
本發明之一第一態樣提供一種對齊電子組件之方法，其包括：
a)　提供具有用於收納一電子組件之至少一形成物之一定位構件；該至少一形成物具有用於限制一電子組件之移動之側向邊界；
b)　將一第一電子組件放置在該至少一形成物中；及
c)　提供用於主動將該第一電子組件與該至少一形成物之一側向邊界對齊之一力。
該力無須在形成物之一側向邊界之方向上，但應導致電子組件朝向側向邊界移動且與側向邊界對齊。該力可具有朝向形成物之一側向邊界作用之一分量。較佳存在用於收納電子組件之複數個形成物，各形成物具有側向邊界。該至少一形成物或複數個形成物較佳係定位構件中的空腔且側向邊界較佳係空腔之側壁。或者，側向邊界可為用於限制一電子組件在形成物內的移動之複數個分隔開的柱或凸部。由於不同形成物中的電子組件或放置在同一形成物中的多個電子組件可藉由使用該力同時對齊，故該方法允許複數個電子組件快速對齊。
較佳該力將電子組件與形成物之兩個鄰接側向邊界對齊。在形成物係一空腔之情況下，該力較佳將電子組件與空腔之一隅角對齊。用於主動對齊電子組件之力可藉由任何合適方法提供；重力、吸力及藉由一致動器推動係三個可行實例，但是本發明並不限於此等。
可在該第一電子組件上方或下方提供另一電子組件且在步驟c)中該第一電子組件與該另一電子組件可彼此對齊。
本發明之一第二態樣提供一種製造一3D系統之方法，其包括藉由使用本發明之第一態樣將一第一電子組件與一或多個其他電子組件對齊及隨後將該第一電子組件與該一或多個其他電子組件接合在一起。
本發明之一第三態樣提供一種3D系統，其包括安裝在另一電子組件之頂部上之一電子組件；該3D系統已根據本發明之第二態樣之方法而製造。
本發明之一第四態樣提供一種用於對齊電子組件之裝置，其包括具有用於收納一電子組件之至少一形成物之一定位構件，該至少一形成物具有用於限制電子組件之移動之側向邊界；及用於提供用於主動將放置在該至少一形成物中之一或多個電子組件與該至少一形成物之一側向邊界對齊之一力之一對齊機構。
本發明之一第五態樣提供一種用於對齊電子組件之裝置，其包括具有用於收納電子組件之複數個形成物之一定位構件，該等形成物具有側向邊界；及用於提供用於主動將放置在該等形成物中之電子組件與該等形成物之側向邊界對齊之一力之一對齊機構。
現將僅舉例而言參考隨附圖式描述本發明之較佳實施例。
圖1展示包括堆疊電子組件之一3D系統。該配置具有堆疊在一第二水準電子組件20之頂部上之兩個第一水準電子組件10a、10b。第二水準電子組件係堆疊在一第三水準電子組件30之頂部上。該等電子組件較佳包括積體電路。但是，或者，該等電子組件之一者或多者可不包括一積體電路，但可為一電阻器、電容器或其他類型之電子組件。舉例而言，該等電子組件可藉由使用焊球40或用於電子組件之其他合適接合方法而接合在一起。
電子組件可具有用於將電子組件連接至其他組件或外部接觸件之接合墊45。一通孔50可連接在一電子組件之相對側上的接合墊。接合墊可連接至電子組件之操作部件，例如，接合墊可連接至電子組件之一積體電路之一I/O。此特徵係習知且為熟習此項技術者所熟知且因此將不作進一步描述。
雖然圖1之3D系統中存在三層，但是這僅為舉例而言。可以僅存在兩層或可存在多於三層。在圖1中，第一層具有兩個電子組件，其等具有相對較小大小，而第二及第三層各具有一組件且具有一相對較大大小。這僅為舉例而言。各層可具有與其他層之一者或多者中之組件大小不同或大小相同之不同數量之電子組件。
圖2(a)展示用於對齊電子組件之一裝置100。其包括一定位構件110。定位構件包括用於收納電子組件之複數個形成物120。各形成物120能夠收納一或多個電子組件且具有用於限制一電子組件之移動之側向邊界130。定位構件110可傾斜使得重力可用於協助電子組件彼此對齊及與形成物之側向邊界對齊。
在圖2(a)之實施例中，定位構件110係藉由一支撐構件150支撐。支撐構件150係安裝至一置物台160。提供一傾斜機構170用於控制及調整定位構件(及支撐構件150)之傾斜。圖2(a)之配置僅為一實例且熟習此項技術者瞭解控制定位構件之傾斜之各種不同方式。
圖2(b)更詳細展示用於收納電子組件之形成物120之一些。在本實施例中，形成物120係定位構件110中之空腔且側向邊界130係空腔120之側壁。雖然此為一較佳配置，但是非空腔但可收納電子組件之其他類型之形成物可行且將在下文中描述。
定位構件110可以當定位構件傾斜時，形成物120中之任何電子組件在重力作用下移動至接觸形成物之一側向邊界之方式傾斜。圖2(b)繪示當定位構件傾斜時，一電子組件20如何在重力作用下移動至其所定位之空腔120a之一隅角37。即重力提供朝向形成物之一側向邊界(例如，壁)推進電子組件之一力。當電子組件接觸側向邊界時，其以所要方式對齊。
應注意在圖2(a)及圖2(b)之配置中，力之方向使得電子組件被推進至接觸空腔之兩個鄰接壁(側向邊界)35、36。此較佳，因為當電子組件與兩個鄰接側向邊界對齊時，其精確位置得到固定。此方向之力可藉由配置定位構件之傾斜、或定向(或定向構件中之形成物之定向)使得重力具有朝向兩個鄰接側向邊界(或最佳朝向空腔之一隅角)之一分量而達成。
圖2(a)所示之實例中之定位構件具有複數個層。空腔120a及電子組件20係在定位構件之一第二層中。空腔120b及120c及電子組件10a及10b係在定位構件之一第一層中。電子組件10a及10b亦被朝向其等所定位之各自空腔之隅角推進且與該隅角對齊。
藉由選擇合適層及空腔之合適位置及大小，可達成各種電子組件之所要定位及對齊。
現將參考圖3更詳細描述定位構件110之層。定位構件110包括具有用於收納電子組件之複數個形成物120a之一第二層200及具有用於收納電子組件之複數個形成物120b、120c之一第一層220。一基座230可放置在此等層下方並可形成定位構件110之一基座。或者，支撐構件150可作為一基座。
圖4係用於對齊電子組件之裝置100之一部件之一示意圖。其具有一支撐構件150及置物台160，其等一起形成一支撐部件155。定位構件係安裝在支撐構件150上。定位構件包括一基座230、具有用於收納電子組件之空腔120a、120b之一第一層220及用於收納電子組件之一第二層200。第二層200具有用於收納電子組件之一空腔120a。裝置具有用於傾斜支撐構件150之一傾斜機構170及相對於置物台安裝在支撐構件上之定位構件。裝置係展示為定位構件處於非傾斜位置，其中組件可方便地放置在空腔中。電子組件可藉由使用一定位器件280(諸如一晶粒接合頭)而放置在空腔中。
電子組件可在定位構件之形成物(例如，空腔)中彼此上下堆疊並藉由傾斜定位構件而對齊。當與空腔之側壁(側向邊界)對齊時，電子組件變得彼此對齊。即電子組件變得與同一空腔內之兩個其他組件對齊且與不同空腔中之組件對齊，此係因為各種空腔係定位為賦予電子組件之所要相對定位之一組態。
電子組件可彼此上下堆疊。此外，若需要，電子組件可堆疊在一晶圓基板之頂部。晶圓基板本身可包括已製備在晶圓中但尚未彼此分離之電子組件(例如，IC)。個別電子組件有時被稱作「晶粒」。一般而言但非所有情況中，電子組件係製備在一晶圓中且晶圓隨後被切割以分離個別組件。當堆疊電子組件時，個別「晶粒」電子組件可彼此上下堆疊，此外或或者一「晶粒」電子組件可堆疊至可含有一或多個(未分離)電子組件之一晶圓上。
圖5係展示在一定位構件中彼此上下堆疊之複數個電子組件。定位構件具有一基座230、第一層220及第二層200。一電子組件係放置在第一層220中之各空腔中。兩個電子組件20、30係放置在第二層200之一空腔中。可見空腔係大於其等所容納之電子組件且因此各電子組件在空腔內能夠移動至一程度。藉由傾斜定位構件，重力產生朝向空腔之側壁推進電子組件之一力。以此方式，電子組件係與空腔之側壁對齊且彼此對齊。
圖6展示一配置，其中電子組件係堆疊在一晶圓基板300之頂部上。在此實例中之定位構件僅具有一層200。其上將堆疊電子組件之晶圓基板300係放置在定位構件之一層200與定位構件之基層230之間。或者，晶圓可直接放置在並非定位構件之部分之一基座上(例如，直接放置至支撐表面150上)。電子組件30、20在定位構件之一空腔內彼此上下堆疊。最底部之電子組件20接觸基板晶圓300。基板晶圓視需要本身可包括一或多個電子組件，在此情況中定位構件之空腔較佳係與基板晶圓300之電子組件之接觸件對齊；這可藉由使用此項技術中已知的標準視覺對齊技術而實施。
圖7展示當定位構件傾斜時具有堆疊電子組件之圖4之配置。傾斜機構170被啟動並相對於置物台160傾斜支撐構件150。定位構件110亦被傾斜，因為其係安裝在置物台上。可見電子組件10a、10b、20、30在重力作用下移動至與其等所放置之空腔之側壁對齊。放置同一空腔中之電子組件20、30因此彼此對齊(使其等邊緣彼此對齊)。同時第一層中之電子組件10a、10b變得與其等所放置之各自空腔之側壁對齊。其等因此具有相對於彼此及相對於上方層中之電子組件20、30(且若存在，相對於下方層中之晶圓300)之所要空間定位。為了協助對齊過程，例如，可藉由透過定位構件發送一聲波導致定位構件振動而使得定位構件振動。或者，一機械振動器可用於振動定位構件。振動有助於克服摩擦且使得電子組件可移動且亦有助於防止組件損壞。一振動器件155可提供在裝置中用於導致定位構件振動。此外，或或者，定位構件可加熱；加熱有助於克服摩擦以促進電子組件移動且亦可有助於防止摩擦損壞。裝置可具有用於加熱定位構件之一加熱器件156；加熱器件可提供在支撐構件150中或在另一方便位置上。
雖然圖4至圖7僅繪示第一層220中之兩個空腔及第二層200中之一單個空腔，但是應瞭解在多數情況中，例如如圖3所示存在更多空腔。
上述組態僅係舉例而言。可僅存在一層定位構件、或兩層、或三層或更多；各具有用於收納電子組件之一或多個形成物。各形成物(例如，空腔)可具有適於僅收納一特定大小之一電子組件(如針對圖7中之第一層220)、或用於收納彼此上下堆疊之數個電子組件(如針對圖7中之第二層200)之一深度。第一層可比圖7所示更深且可容納數個堆疊電子器件。同樣地，第二層可比圖7所示的淺，且被設計為各空腔僅收納一電子組件。雖然圖3展示具有相同大小之複數個形成物(例如，空腔)之各層，但是一單個層可具有用於收納不同大小之電子組件之數個不同大小之形成物。此外，形成物無須如圖3所示等距離分隔開。熟習此項技術者瞭解其他變動及修改。
各層中之形成物之大小、深度及位置係經設計以根據特定應用賦予電子組件相對於彼此(及下方任何晶圓)之所要位置。在使用時，電子組件係根據需要放置進形成物之一些或所有中。電子組件無須放置在形成物之所有中，但是使用形成物之所有使得最大數量之組件可一次性對齊通常更高效。
雖然上文已描述傾斜及重力作為對齊電子組件之方法，但是提供所需力之許多其他方式亦可行。現將在下文中描述提供用於對齊電子組件之力之兩種可行的替代方法。
圖8展示一裝置，其使用吸力以對齊電子組件。定位構件110具有複數個空腔120。空腔係連接至用於輸送吸力至空腔之一通道410。在圖8所示之實例中，各空腔之一隅角具有與通道410連通之一或多個孔隙415。通道410較佳連接複數個空腔且通向一入口或出口440。入口或出口可連接至一吸力器件或真空源。來自空腔之氣流係藉由箭頭420展示，而沿著通道之氣流係藉由線430展示。至入口或出口440之氣流係藉由箭頭440展示。當吸力打開時，吸力提供推進電子組件至空腔之隅角之一力。電子組件之側邊緣因此與鄰接空腔之隅角之側壁對齊。較佳孔隙415具有等於或大於期望引入其等所定位之空腔中之電子組件之總高度。一般而言但不一定，各種孔隙415彼此且與通道410具有相同高度。
圖9中更詳細展示定位構件之一單元(空腔)之一實例。空腔具有作為用於限制一電子組件在空腔內之移動之側向邊界之四個側壁33、34、35、36。側壁35及36在一隅角37連接。一第一孔隙415a係提供在靠近隅角37之側壁35中且一第二孔隙415b係提供在靠近隅角37之一側壁36中。從此等孔隙之兩者至通道410之氣流(吸力)提供組合在一起以形成朝向空腔之隅角37推進電子組件20之一力之兩個力。當電子組件朝向隅角移動且接觸側壁35及36時，其變得與側壁對齊。有鑑於此，其亦可變得與定位構件之同一空腔中之任何其他電子組件及/或與定位構件之其他空腔中之電子組件對齊。
圖10係當施加吸力時空腔120及電子組件20之一仰視圖。吸力係藉由虛線箭頭展示。陰影線20a展示電子組件在施加吸力前未對齊之位置。實線區塊20展示施加吸力且已導致電子組件旋轉至與空腔120之側壁對齊時電子組件之位置。接下來，吸力將導致電子組件20朝向隅角37移動使得其與側壁35及36接觸且與其等充分對齊。
雖然吸力係如上所述，但是或者使用正向空氣壓力將電子組件吹至對齊亦可行。另一可能性係使用藉由一或多個致動器所產生之一正向推動力。可使用任何適當類型之致動器；包括壓電材料之一致動器或包括基於聚合物之材料之一致動器係兩個可行實例。下文描述該組態之一實例。
圖11(a)係展示一定位構件110之一空腔120之一透視圖。空腔具有側壁33、34、35及36。側壁35及36鄰接於一隅角37。提供一第一致動器510及第二致動器520以提供用於推動空腔中之一電子組件至與側壁對齊之力。在此實例中，第一致動器510係位於相對於側壁35之側壁33上且產生朝向側壁35推動之一力。第二致動器520係位於相對於側壁36之側壁34上且產生朝向側壁36推動之一力。這些力一起具有將電子組件朝向鄰接側壁35及36之隅角37推動之效果。第一及第二致動器可包括一壓電驅動器或聚合物驅動器(例如，在施加一電信號時膨脹或改變形狀之一壓電或聚合物元件)。熟習此項技術者將瞭解這些及其他可行替代類型之致動器之運作。
圖11(b)展示當填充有一或多個電子組件20時圖11(a)之空腔。
圖12(a)係展示在電子組件20與側壁對齊前圖11(b)之空腔之一平面圖。圖12(b)展示已啟動致動器510、520以朝向隅角37推動電子組件20且與側壁35、36對齊後之情況。複數個電子組件可在空腔中彼此上下堆疊。在此情況中，致動器藉由將電子組件之所有推動至與側壁35、36對齊且推動至彼此對齊而將其等一起對齊。雖然上文僅繪示及描述一空腔，但是應瞭解在定位構件中可能存在複數個空腔，各具有各自致動器。定位構件中之空腔之組態可類似於繪示傾斜實施例之圖2所示之組態。此外，可能存在複數個層之定位構件，各具有各自形成物(例如，空腔)。
較佳在定位構件中提供用於供電及控制致動器或諸致動器之一電路。在該致動器或該等致動器包括一壓電材料之情況下，用於提供電力至致動器之一電路較佳係製造在定位構件中以提供電力至該致動器或該等致動器(電力之施加導致壓電致動器變形)。在該致動器或該等致動器包括一基於聚合物之材料的情況下，可在定位構件中特別是在側向邊界中或上提供一加熱元件用於加熱致動器(因此導致其變形)。舉例而言，加熱元件可為鄰近定位構件之一側向邊界之具有高電阻之一電路。當電力供應至電路時，圍繞電路局部產生熱，其加熱致動器，導致其變形。
該致動器或該等致動器較佳包括附著至側向邊界(例如，側壁表面)之一薄膜。在致動器包括壓電材料之情況下，可在致動器與側向邊界(例如，側壁)之間提供特定接合材料(例如，具有數微米之一厚度)以附著致動器至側向邊界。對於包括一基於聚合物之材料之一致動器，致動器可在特定溫度下直接塗佈至側向邊界(例如，側壁)上。當一電子組件係放置在形成物中時且在對齊發生前，基於聚合物之材料之材料選擇可由設計師基於用於致動之加熱溫度及致動器與電子組件之間之期望間隙而決定；CTE係一合適材料之一實例。
上述吸力通道及致動器實施例可安裝至一支撐構件150且如上文其他實施例所述可具有一振動器件及/或加熱器件。
圖13係一定位構件之空腔之一些之一特寫圖。可見空腔之隅角37具有一小凹口或「放空孔」38而非一尖角。這在電子組件係藉由用於對齊電子組件之力而朝向隅角移動時防止電子組件之脆弱隅角與空腔之隅角接觸。電子組件之非所要的損壞及開裂因此可避免。此設計特徵可應用至上述實施例之任意者。
如上所述，用於收納電子組件之形成物不一定為空腔。圖14繪示用於收納一電子組件、具有用於限制電子組件之移動之側向邊界之一形成物120。該形成物並非一空腔。而是其包括來自一基座115之一系列柱或凸部42。凸部一起形成藉由虛線所示之有效側向邊界33、34、35、36。電子組件之移動係限制在此等側向邊界內。一電子組件20係展示為在形成物120內。定位構件可具有複數個此等形成物。在其他方面，定位構件及裝置如上文實施例所述運作。
現將描述一種對齊電子組件及製造一電子組件堆疊之方法。
首先，使用一晶圓輸送系統將一晶圓300定位在一工作台或一定位構件之一基座230上(此步驟係視需要且若不在一晶圓上堆疊組件則無須執行)。接下來，藉由使用晶圓輸送系統將一層定位構件110定位在晶圓300上。定位構件可使用一視覺對齊方法定位，使得其具有與晶圓及與晶圓之任意特定特徵之所要對齊。若不在一晶圓上堆疊電子組件，則可在移至下文所述之下一步驟前簡單提供定位構件110(包括一或多層)。
接下來，將電子組件堆疊在定位構件之形成物中。若合適，複數個電子組件可在同一形成物中彼此上下堆疊。若存在數層定位構件，則在將下一層定位構件放置在頂部前，將電子組件放置在第一水準之定位構件之形成物中且隨後在下一層之形成物中放置電子組件等等。可使用低級別視覺對齊快速實行電子組件在形成物中之堆疊。隨後產生一力用於將電子組件與其等所定位之形成物之側向邊界對齊。舉例而言，這可藉由如上所述之傾斜定位構件、施加吸力、或使用致動器而完成。隨後將電子組件及晶圓300(若存在)接合在一起以形成電子組件之堆疊配置。隨後移除定位構件。若將電子組件堆疊在一晶圓上，則隨後可切割晶圓(切為單獨塊)以將各種堆疊彼此分離。
雖然上文已參考隨附圖式描述本發明之較佳實施例，但是這僅為舉例而言且不得理解為限制藉由申請專利範圍而界定之本發明之範疇。如熟習此項技術者所知，可在不脫離申請專利範圍之範疇下，作出各種修改及變動。
10a．．．電子組件
10b．．．電子組件
20．．．電子組件
30．．．電子組件
33．．．側向邊界
34．．．側向邊界
35．．．側向邊界
36．．．側向邊界
37．．．隅角
38．．．放空孔
40．．．焊球
42．．．柱或凸部
45．．．接合墊
50．．．通孔
100．．．裝置
110．．．定位構件
115．．．基座
120．．．定位構件
120a．．．空腔
120b．．．空腔
120c．．．空腔
130．．．側向邊界
150．．．支撐構件
155．．．支撐部件
156．．．加熱器件
160．．．置物台
170．．．傾斜機構
200．．．第二層
220．．．第一層
230．．．基座/基層
280．．．定位器件
300．．．晶圓基板/基板晶圓/晶圓
410．．．通道
415．．．孔隙
415a．．．第一孔隙
415b．．．第二孔隙
420．．．箭頭
430．．．線
440．．．箭頭
510．．．第一致動器
520．．．第二致動器
圖1係包括堆疊電子組件之一3D系統之一示意圖；
圖2(a)展示用於對齊電子組件之一裝置，其包括一可傾斜定位構件；
圖2(b)係圖2(a)之定位構件之形成物之一些之一特寫圖且繪示用於對齊電子組件之力之方向；
圖3更詳細繪示圖2(a)之定位構件且特定言之繪示其第一及第二層及一支撐層；
圖4繪示圖2之裝置之一支撐置物台及用於放置電子組件之一晶粒接合頭；
圖5繪示在定位構件之一空腔內堆疊電子組件；
圖6繪示在用於安裝至一晶圓上之定位構件之一空腔內堆疊電子組件；
圖7係繪示定位構件之傾斜之示意圖之一側面；
圖8繪示具有用於施加用於對齊電子組件之一吸力之一真空通道之一定位構件；
圖9更詳細繪示圖8之定位構件之一空腔；
圖10繪示一電子組件與空腔之一隅角之對齊；
圖11(a)繪示具有用於對齊電子組件之致動器之一定位構件之一空腔；
圖11(b)繪示放置在圖11(a)之定位構件之空腔內之一電子組件；
圖12(a)及圖12(b)繪示使用致動器在一空腔內對齊一電子組件；
圖13繪示具有空腔及空腔之一隅角上之放空孔之一定位構件；及
圖14繪示具有包括形成用於限制一電子組件之移動之側向邊界之凸部之一形成物之一定位構件。
10a．．．電子組件
10b．．．電子組件
20．．．電子組件
35．．．側向邊界
36．．．側向邊界
37．．．隅角
120a．．．空腔
120b．．．空腔
120c．．．空腔
130．．．側向邊界

Claims (26)

  1. 一種對齊電子組件之方法，其包括：a)提供具有用於收納一電子組件之至少一形成物之一定位構件；該至少一形成物具有用於限制一電子組件之移動之側向邊界；b)將一第一電子組件放置在該至少一形成物中；及c)提供用於主動將該第一電子組件與該至少一形成物之一側向邊界對齊之一力。
  2. 如請求項1之方法，其中該定位構件具有用於收納電子組件之複數個形成物，該等形成物各具有側向邊界；且其中在步驟b)中將電子組件放置在該複數個形成物中，且在步驟c)中將各電子組件與其所放置之該形成物之一側向邊界對齊。
  3. 如請求項1之方法，其中將該第一電子組件與該至少一形成物之兩個鄰接側向邊界對齊。
  4. 如請求項1之方法，其中該至少一形成物係該定位構件中之一空腔且該等側向邊界係該空腔之側壁。
  5. 如請求項4之方法，其中將該第一電子組件與該空腔之一隅角對齊。
  6. 如請求項1之方法，其中藉由將該定位構件傾斜一角度使得重力導致該第一電子組件與該至少一形成物之一側向邊界對齊而提供該力。
  7. 如請求項1之方法，其中振動該定位構件。
  8. 如請求項1之方法，其中加熱該定位構件。
  9. 如請求項1之方法，其中吸力係用於提供主動將該第一電子組件與該至少一形成物之至少一側向邊界對齊之該力。
  10. 如請求項1之方法，其中一致動器係用於將該第一電子組件推動至與該至少一形成物之一側向邊界對齊。
  11. 如請求項1之方法，其中另一電子組件係提供在該第一電子組件上方，且其中在步驟c)中將該第一電子組件與該另一電子組件彼此對齊。
  12. 如請求項1之方法，其中另一電子組件係提供在該第一電子組件下方，且其中在步驟c)中將該第一電子組件與該另一電子組件彼此對齊。
  13. 如請求項11之方法，其中該定位構件具有：一第一層，該第一層具有用於收納一電子組件之一或多個形成物，該一或多個形成物具有側向邊界；及一第二層，其具有用於收納一電子組件且具有側向邊界之一或多個形成物，其中該第一電子組件係放置在該第一層之一形成物中，且該另一電子組件係放置在該第二層之一形成物中。
  14. 如請求項12之方法，其中該另一電子組件係支撐於該定位構件下方之一晶圓之部分，且該定位構件係用於將在步驟b)中放置在該至少一形成物中之該第一電子組件與該晶圓之該另一電子組件對齊。
  15. 一種形成一3D系統之方法，其包括藉由使用如請求項11之方法將一第一電子組件與一或多個其他電子組件對齊 及隨後將該第一電子組件與該一或多個其他電子組件接合在一起。
  16. 一種用於對齊電子組件之裝置，其包括具有用於收納一電子組件之至少一形成物之一定位構件，該至少一形成物具有用於限制該電子組件之移動之側向邊界；用於提供用於主動將放置在該至少一形成物中之一或多個電子組件與該至少一形成物之一側向邊界對齊之一力之一對齊機構；及用於導致該定位構件振動以產生該力之一振動器件。
  17. 如請求項16之裝置，其中該定位構件具有用於收納電子組件之複數個形成物，該等形成物具有用於限制該等電子組件之移動之側向邊界。
  18. 如請求項17之裝置，其中該複數個形成物係該定位構件中之複數個空腔且該等側向邊界係該等空腔之側壁。
  19. 如請求項16之裝置，其中該對齊機構係用於傾斜該定位構件使得該等電子組件在重力的作用下與該等空腔之側向邊界對齊之一傾斜機構。
  20. 如請求項16之裝置，其包括用於在對齊該等電子組件時加熱該定位構件之一加熱器。
  21. 如請求項16之裝置，其中該至少一形成物係該定位構件中之一空腔，且其中該對齊機構係用於施加吸力至該空腔以牽引該一或多個電子組件與該空腔之一側壁對齊之一真空通道。
  22. 如請求項16之裝置，其中該對齊機構包括針對各形成物 之用於推動該等電子組件與該形成物之一側向邊界對齊之一或多個致動器。
  23. 如請求項17之裝置，其中該定位構件具有一第一層，該第一層具有用於收納第一電子組件之複數個形成物；及一第二層，該第二層具有用於收納第二電子組件之複數個形成物。
  24. 如請求項16之裝置，其中該對齊機構提供用於將該電子組件與該至少一形成物之兩個鄰接側向邊界對齊之一力。
  25. 一種用於對齊電子組件之裝置，其包括具有用於收納一電子組件之至少一形成物之一定位構件，該至少一形成物具有用於限制該電子組件之移動之側向邊界；及用於提供用於主動將放置在該至少一形成物中之一或多個電子組件與該至少一形成物之一側向邊界對齊之一力之一對齊機構，其中該至少一形成物係該定位構件中之一空腔，且其中該對齊機構係用於施加吸力至該空腔以牽引該一或多個電子組件與該空腔之一側壁對齊之一真空通道。
  26. 如請求項25之裝置，其中該吸力係施加於該空腔之一隅角以牽引該一或多個電子組件至該空腔之該隅角直至接觸該空腔之兩個鄰接壁。
TW100110846A 2010-03-29 2011-03-29 堆疊電子組件及對齊電子組件之方法及裝置 TWI492362B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/748,997 US8544165B2 (en) 2010-03-29 2010-03-29 Apparatus for aligning electronic components

Publications (2)

Publication Number Publication Date
TW201138058A TW201138058A (en) 2011-11-01
TWI492362B true TWI492362B (zh) 2015-07-11

Family

ID=43517155

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100110846A TWI492362B (zh) 2010-03-29 2011-03-29 堆疊電子組件及對齊電子組件之方法及裝置

Country Status (3)

Country Link
US (1) US8544165B2 (zh)
CN (1) CN101964320B (zh)
TW (1) TWI492362B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102664159B (zh) * 2012-03-31 2014-09-24 华中科技大学 一种多芯片对准方法和装置
CN108971631B (zh) * 2018-08-15 2019-10-01 浙江仁工机械有限公司 型材轧辊端面加工用上料装置
KR20200053841A (ko) * 2018-11-09 2020-05-19 (주)포인트엔지니어링 마이크로 led 위치 오차 보정 캐리어 및 마이크로 led 전사시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4877174A (en) * 1988-12-21 1989-10-31 International Business Machines Corporation Tab device excise and lead form apparatus
US5070988A (en) * 1989-12-16 1991-12-10 Murata Manufacturing Co., Ltd. Apparatus for aligning electronic component chips

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216257A (en) * 1990-07-09 1993-06-01 Brueck Steven R J Method and apparatus for alignment and overlay of submicron lithographic features
US5048178A (en) * 1990-10-23 1991-09-17 International Business Machines Corp. Alignment--registration tool for fabricating multi-layer electronic packages
US5338900A (en) * 1991-03-06 1994-08-16 International Business Machines Corporation Structures for electrically conductive decals filled with inorganic insulator material
CA2074648C (en) * 1991-07-26 1999-02-23 Hisashi Ishida Polyimide multilayer wiring substrate and method for manufacturing the same
US5203143A (en) * 1992-03-28 1993-04-20 Tempo G Multiple and split pressure sensitive adhesive stratums for carrier tape packaging system
US7043055B1 (en) * 1999-10-29 2006-05-09 Cognex Corporation Method and apparatus for locating objects using universal alignment targets
US20040151828A1 (en) * 2003-02-04 2004-08-05 Anis Zribi Method for fabrication and alignment of micro and nanoscale optics using surface tension gradients
JP2006108280A (ja) * 2004-10-04 2006-04-20 Matsushita Electric Ind Co Ltd 電子部品ピックアップ方法および電子部品搭載方法ならびに電子部品搭載装置
US7808259B2 (en) * 2007-09-26 2010-10-05 Formfactor, Inc. Component assembly and alignment
SG153683A1 (en) 2007-12-14 2009-07-29 Tezzaron Semiconductor S Pte L 3d integrated circuit package and method of fabrication thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4877174A (en) * 1988-12-21 1989-10-31 International Business Machines Corporation Tab device excise and lead form apparatus
US5070988A (en) * 1989-12-16 1991-12-10 Murata Manufacturing Co., Ltd. Apparatus for aligning electronic component chips

Also Published As

Publication number Publication date
US20110235299A1 (en) 2011-09-29
CN101964320B (zh) 2013-10-23
US8544165B2 (en) 2013-10-01
TW201138058A (en) 2011-11-01
CN101964320A (zh) 2011-02-02

Similar Documents

Publication Publication Date Title
TWI437669B (zh) 電子封裝裝置及電子封裝方法
TWI652743B (zh) 半導體晶片的封裝裝置以及半導體裝置的製造方法
TWI492362B (zh) 堆疊電子組件及對齊電子組件之方法及裝置
US11508688B2 (en) Bonding apparatus including a heater and a cooling flow path used for stacking a plurality of semiconductor chips
US11315833B2 (en) Wafer processing method including a test element group (TEG) cutting step
WO2005112537A1 (ja) 部品供給ヘッド装置及び部品実装ヘッド装置
US8651359B2 (en) Flip chip bonder head for forming a uniform fillet
KR101731537B1 (ko) 임시 접합 웨이퍼 디본딩장치 및 방법
KR101877135B1 (ko) 반도체 실장 장치, 반도체 실장 장치의 헤드 및 적층 칩의 제조 방법
TW201916225A (zh) 元件封裝裝置、元件封裝方法以及元件封裝基板製造方法
JP7312421B2 (ja) モールド金型、樹脂モールド装置及び樹脂モールド方法並びに搬送具
WO2013046991A1 (ja) 三次元実装装置
US10748855B2 (en) Laminating device and method for fabricating semiconductor package using the same
US10896901B2 (en) Method of manufacturing semiconductor device, and mounting device
JP2015023137A (ja) 剥離装置及び剥離方法
KR20190024752A (ko) 흡착 기구, 흡착 핸드, 반송 기구, 수지 성형 장치, 반송 방법 및 수지 성형품의 제조 방법
KR20150143539A (ko) 밀봉 시트 부착 방법 및 밀봉 시트 부착 장치
JP7148250B2 (ja) 基板載置ステージおよび実装装置
JP2004146637A (ja) 半導体装置組立用の樹脂接着材
US7105376B1 (en) Self-location method and apparatus
JP2006049732A (ja) 半導体パッケージの製造方法および半導体パッケージの製造装置
KR100277312B1 (ko) 회전틸팅식솔더볼공급장치
KR101584672B1 (ko) 반도체 칩 가압 본딩장치
WO2022038700A1 (ja) 基板保持具、並びに、ボンディングシステム及びボンディング方法
TWI819486B (zh) 擴展裝置