TWI481990B - 具有雙極二極體元件之用於修整能隙偏移之積體電路、系統及方法 - Google Patents

Description

具有雙極二極體元件之用於修整能隙偏移之積體電路、系統及方法

本申請案之技術領域係關於電路，且更具體而言，本發明之技術領域係關於以二極體器件修整能隙偏移。

本申請案主張在2008年11月18日申請的名為「SYSTEMS AND METHODS FOR TRIMMING BANDGAP OFFSET WITH BIPOLAR DIODE ELEMENTS」的美國臨時申請案第61/115,631號的權利，該案之全文被併入本文。

在類比電路設計中，可能難以獲得精確電壓或測量，因為類比組件具有許多隨過程、溫度及/或供應之電力而改變的參數。因此，用於一積體電路之一個或多個參考電壓可從一能隙參考電壓電路所產生。然而，若該能隙參考電壓因在供應之電力或溫度中之變動而不準確，則從該能隙參考電壓所得的所有參考電壓亦將為不準確。此可引發在該積體電路之操作中的實質錯誤。

準確之電阻器值亦對於在類比電路中達成精確電流值有所重要。例如，若在A/D轉換器中之電阻器值不準確，則與該A/D轉換器之各位元相關的電壓範圍可能發生錯誤。

用於達成更精確電阻器值的目前技術包含使用雷射以在製作後修整一電阻器，以獲得對於該電阻器之一精確值。例如，一薄膜電阻器可以比所需電阻值較低之一電阻值而製作，藉此一雷射射束可被用於移除一部分該電阻器之薄膜，藉而増高其電阻並有效地「修整」該電阻器精確地至所需值。然而，此經修整電阻器可能在修整後漂移且此漂移可由熱循環而加速。

用於在一積體電路中修整元件值之另一技術係使用多個可熔鏈元件。然而，此一技術卻會耗用在積體電路上之實質面積，且需要額外外部接針。

根據本發明之一實施例，一種積體電路可包括：一未修整能隙產生電路；及耦接至該未修整能隙產生電路之一能隙產生電路，該能隙產生電路包括：一電流源，該電流源受控於該未修整能隙產生電路並與一電阻器及一第一雙極二極體器件串聯耦接之一電流源；一個或多個雙極二極體器件，各雙極二極體器件係與該第一雙極二極體器件並聯耦接；其中該積體電路之一經修整能隙參考電壓輸出係雙極二極體器件之數目的一函數。

根據一進一步實施例，該一個或多個雙極二極體器件可包括一雙極接面電晶體。根據一進一步實施例，該電流源可為一金屬氧化物半導體場效應電晶體(MOSFET)。根據一進一步實施例，該一個或多個雙極二極體器件可與該第一雙極二極體經由與各雙極二極體器件串聯耦接之各金屬氧化物半導體場效應電晶體(MOSFET)而並聯耦接。根據一進一步實施例，該一個或多個雙極二極體器件可為尺寸不同的至少兩個雙極二極體器件。根據一進一步實施例，至少一雙極二極體器件可與該第一雙極二極體經由與該至少一雙極二極體器件串聯耦接之一熔線而並聯耦接。根據一進一步實施例，該積體電路可包括一控制單元，其用於控制與各雙極二極體器件串聯耦接的該金屬氧化物半導體場效應電晶體(MOSFET)。根據一進一步實施例，該控制單元可包括非揮發性記憶體。根據一進一步實施例，該電阻器可由至少兩個電阻器串聯耦接而形成。根據一進一步實施例，該未修整能隙產生電路可包括：一第一分支及第二分支，各分支具有串聯耦接之一電流源、一電阻器及一雙極二極體器件；及一差動放大器，該差動放大器與該第一分支及該第二分支耦接並具有控制該等電流源的一輸出。根據一進一步實施例，該第一分支可包括串聯之兩個電阻器，且該兩個電阻器之間的節點係與該差動放大器耦接，且其中該第二分支在該電阻器與該雙極二極體器件之間的一節點處連接至該差動放大器。根據一進一步實施例，該未修整能隙產生電路之各雙極二極體器件可包括一雙極接面電晶體。根據一進一步實施例，該未修整能隙產生電路之各電流源可為一金屬氧化物半導體場效應電晶體(MOSFET)。

根據另一實施例，一種用於修整一能隙輸出之系統可包括：一未修整能隙產生電路；及一能隙產生電路，該能隙產生電路耦接至該未修整能隙產生電路，該能隙產生電路包括：一電流源，該電流源受控於該未修整能隙產生電路並與一電阻器及一第一雙極二極體器件串聯耦接；及一個或多個雙極二極體器件，各雙極二極體器件係與一開關串聯耦接，其中雙極二極體器件與開關的該串聯係與該第一雙極二極體並聯耦接；及一處理器，其提供用於該等開關之控制信號；其中該系統之一經修整能隙輸出係經由該等開關並聯耦接的雙極二極體器件之數目的一函數。

根據一進一步實施例，該一個或多個雙極二極體器件可包括一雙極接面電晶體。根據一進一步實施例，該電流源可為一金屬氧化物半導體場效應電晶體(MOSFET)。根據一進一步實施例，該等開關可為金屬氧化物半導體場效應電晶體(MOSFET)。根據一進一步實施例，該系統可進一步包括用於控制該等開關之一控制單元。根據一進一步實施例，該控制單元可包括非揮發性記憶體。根據一進一步實施例，該電阻器可由至少兩個電阻器串聯耦接而形成。

根據又一實施例，一種用於修整一能隙參考電壓之方法可包括以下步驟：由具有一內部回饋信號之一能隙電路產生一未修整能隙電壓；提供至少一可修整能隙分支，該至少一可修整能隙分支包括：一電流源，其與一電阻器及一第一雙極二極體器件串聯耦接；及一個或多個雙極二極體器件，各雙極二極體與一開關串聯耦接，其中該雙極二極體器件與開關的該串聯係與該第一雙極二極體並聯耦接；由該內部回饋信號控制該電流源，及控制該等開關，其中該可修整能隙分支之一經修整能隙輸出係經由該等開關並聯耦接的雙極二極體器件之數目的一函數。根據一進一步實施例，該等開關可直接受控於一處理器。根據一進一步實施例，可經由一選擇電路而控制該等開關。根據一進一步實施例，至少一開關可為一熔線且進一步包括設定該熔線之步驟。

此等實施例及其優點之一更完整的理解可佐以附圖藉由參考以下說明而獲得，其中相似參考數字表示相似部件。

根據一實施例，一積體電路可包括：一未修整能隙產生電路；及耦接至該未修整能隙產生電路之一能隙產生電路，該能隙產生電路包括：一個或多個雙極二極體器件，各雙極二極體器件與另一雙極二極體器件並聯耦接；且其中該積體電路之一經修整能隙輸出係雙極二極體器件之數目的一函數。

根據一進一步實施例，該一個或多個雙極二極體器件可包括一雙極接面電晶體。根據一進一步實施例，該一個或多個雙極二極體器件可包括與一金屬氧化物半導體場效應電晶體(MOSFET)串聯耦接之一雙極接面電晶體(BJT)。根據一進一步實施例，該一個或多個雙極二極體器件可與一個或多個電阻器串聯耦接。

根據另一實施例，一種用於修整能隙輸出之系統，該系統可包括：一未修整能隙產生電路；及耦接至該未修整能隙產生電路之一能隙產生電路，該能隙產生電路包括：一個或多個雙極二極體器件，各雙極二極體器件與另一雙極二極體器件並聯耦接，且其中該系統之一經修整能隙輸出係雙極二極體器件之數目的一函數。

較佳實施例及其等優點係由參考圖1至圖5而得到最佳理解，其中相似數字用於表示相似及對應部分。

圖1繪示一實例能隙產生電路102，其可受控於一微控制器101或任何其他類型的微處理器或控制器，並耦接至一未修整能隙產生電路104。根據本發明之特定實施例，經修整能隙產生電路102係可組態的，例如經由微控制器101或任何其他處理器或控制器，以提供一大修整範圍(例如，100mV)、小曲率變動、用於低功率應用之低電流(例如，1μA)。未修整能隙產生電路104可包含串聯耦接至一個或多個電阻器(R1、R2)之複數個雙極接面電晶體(BJT)116。在圖2中繪示之實施例中，一第一分支包含用於提供電流I之金屬氧化物半導體場效應電晶體(MOSFET)118A。該第一分支進一步包含在一側與BJT 116A耦接及在另一側與該MOSFET 118A耦接的串聯耦接之電阻器R1及R2，該MOSFET 118A與一電源供應器120串聯耦接。該第二分支包括串聯耦接的MOSFET 118B，電阻器R2及BJT 116B。MOSFET電晶體118A及B被控制以提供該電流I給該能隙產生電路104的各分支。未修整能隙產生電路104亦可包含控制在一回饋回路中之MOSFET電晶體118的緩衝器122。該相同控制信號亦被饋送到能隙產生電路102。該未修整能隙產生電路之一輸出可在電晶體118A與電阻器R2之間的節點145處獲得。該電路之原理係產生一第二電壓至具有一負溫度係數之二極體連接電晶體116A之前向電壓。例如，電晶體116A可在0.6V下具有-2mV/K的一溫度係數。該電路104可被定尺寸，致使在電阻器R1及R2上之電壓具有+2mV/K之一溫度係數。因此，該能隙輸出電壓幾乎與溫度無關。應注意儘管未修整能隙產生電路104可包含某種電路元件，但亦可使用其他組態。

如圖1中所繪示，該未修整能隙參考電路104可與能隙產生電路102組合以亦提供一經修整能隙參考電壓輸出135。在一實施例中，此額外可修整能隙產生電路102可包含一個或多個雙極二極體元件。例如，參考圖2，其繪示一實例能隙產生電路102。能隙產生電路102可包含雙極二極體106，其與一第一電阻器1(R1)及一第二電阻器(R2)串聯耦接。如將在下文中說明，該輸出135提供一額外經修整能隙輸出電壓。為獲得一恆定參考電壓，此電路向使用如上文說明之原理的電路104提供一額外分支。以下為一詳細說明。在該未修整能隙產生電路104之該未修整能隙輸出電壓-電流方程式係：

V_BG =I*(R1+R2)+V_BE 　方程式1

其中V_BG 係該未修整能隙輸出，I係該電流，R1及R2係在該未修整能隙產生電路104中之電阻器的電阻值，及V_BE 係基極-發射極電壓。在該能隙產生電路102之該經修整能隙輸出電壓-電流方程式係：

V_BGT =I*(R1+R2)+V_BE (N)　方程式2

其中V_BGT 係經修整能隙輸出，I係該電流，R1及R2係在該能隙產生電路102中之電阻器的電阻值，V_BE 係基極-發射極電壓，及N係使用在修整過程中之雙極二極體的數目。從方程式2中，該經修整能隙輸出電壓-電流可基於使用的雙極二極體(N)的數目而調整，同時保持V_BGT 作為T(溫度)之一函數，如下文參考方程式3而繪示。

從一二極體運算式

I=I_s *exp(V_BE /V_T )　方程式3

其中V_BE 係基極-發射極電壓，I_s 係一常數值，且V_T =kT/q(k係波茲曼常數)，q係電子電荷，且T係克耳文溫度)，

V_BE =V_T *ln(I/I_s )　方程式4

其中ln係自然對數函數，且

V_BE (N)=V_T *ln[I/(N*I_s )]　方程式5。

將方程式4代入方程式1中，

V_BG =I*(R1+R2)+V_T *ln(I/I_s )　方程式6

將方程式5代入方程式2中產生

V_BGT =I*(R1+R2)+V_T *ln[I/(N*I_s )]　方程式7

因為ln(a/b)=ln(a)-ln(b)且ln(a*b)=ln(a)+ln(b)，方程式7可被簡化為

V_BGT =I*(R1+R2)+V_T *(ln(I)-ln(N*I_s ))=I*(R1+R2)+V_T *{ln(I)-ln(N)-ln(I_s )}　方程式8

或

V_BGT =I*(R1+R2)+V_T *(ln(I)-ln(Is))-V_T *ln(N)=I*(R1+R2)+V_T *ln(I/I_s )-V_T *ln(N)　方程式9

替代方程式9中等於方程式6的前兩個運算式，

V_BGT =V_BG -V_T *ln(N)　方程式10

若方程式10在方程式的兩側均對T(溫度)微分

d/dT(V_BGT )=d/dT(V_BG )-d/dT(V_T )=d/dT(V_BG )-(k/q)*ln N　方程式11

其中V_T =kT/q。k/q*ln N可為一非常小的數字，因此

d/dT(V_BGT )大體上等於d/dT(V_BG )　方程式12。

方程式12展示經修整能隙電壓隨溫度改變之比率與未修整能隙電壓隨溫度改變之比率大約相同。

如上文所註釋，從方程式2中，該經修整能隙輸出電壓-電流可為使用在能隙產生電路102中之雙極二極體(N)的數目之一函數。參考圖3，本實施例的能隙產生電路102可包含一個或多個進一步雙極二極體106n，其等可與電晶體106並聯耦接。為達到此結果，可提供一數位可控制選擇電路110以連接與電晶體106並聯的各額外電晶體106n。在一實施例中，各額外組的電晶體可包含與一雙極接面電晶體(BJT)(例如，PNP電晶體或一NPN電晶體)106n串聯耦接之一金屬氧化物半導體場效應電晶體(MOSFET)126n，其中包括雙極二極體106n及MOSFET 126n的各組可與另一組及BJT 106並聯耦接。雖然在圖3中繪示四組MOSFET-BJT修整分支，但任意數目的雙極二極體106/106n可被用於修整該能隙偏移。選擇電路110可受控於一微控制器(圖中未繪示)以調整該能隙參考電路102之參考輸出電壓並可含有非揮發性記憶體。因此，取決於在選擇電路110之一數位輸入信號，0、1、2、3或4個電晶體106n將被並聯耦接至電晶體106，藉此提供在輸出135之不同參考輸出電壓。

在又一實施例中，該選擇電路110可簡單地包括各自驅動器、暫存器或傳遞例如一4位元信號之數位信號到電晶體126n之直接連接。因此，若提供不同尺寸電晶體106n，則可提供達到2ⁿ 的不同參考輸出電壓。圖4繪示可達成此一變化的一電路102之相關部件的一進一步實施例。此處各電晶體106₁ 、106₂ 、106₃ 及106₄ 互相藉由因數2定尺寸，導致例如1、2、4及8個不同接通電阻之電晶體屬性。此可例如藉由分別並聯耦接1、2、4或8個電晶體實施各電晶體而完成。換句話說，電晶體106₁ 被實施作為一單一電晶體。電晶體106₂ 被實施作為並聯耦接的兩個電晶體。電晶體106₃ 被實施作為並聯耦接的四個電晶體且電晶體106₄ 被實施作為並聯耦接的八個電晶體。然而，根據其他實施例，該接通電阻可經由在此項技術中熟知的其他方法而調整。

電晶體405、415、425及435可程式化地連接各額外電晶體106₁ 、106₂ 、106₃ 及106₄ 至電路102之輸出，電路102之輸出與電晶體106耦接如圖3中所繪示。此外，可選擇性地藉由熔線440添加一個或多個進一步電晶體106₅ 、106₆ 及106₇ 。取決於該組態，此等電晶體106₅ 、106₆ 及106₇ 可提供擴大的參考電壓範圍。此等電晶體106₅ 、106₆ 及106₇ 可設定有不同的尺寸，諸如電晶體106₅ 可包括m=17並聯耦接電晶體且電晶體106₆ 及106₇ 可包括m=16並聯耦接電晶體，如上文所說明。其他尺寸設定參數可取決於特殊需求而使用。因此，在所有圖中使用的值僅為一特殊實施例的實例。熔線440可在製造期間被設定且可由一使用者一次程式化。在其他實施例中，熔線440可由可程式化電晶體諸如電晶體405、415、425或435代替。然而，更多可程式化電晶體可需要更多程式化信號線450。

圖5繪示取決於溫度的多種可修整輸出電壓。該x軸指定從-50℃至150℃的一溫度範圍且該y軸指定在輸出135及145之多種能隙輸出電壓。代表不同曲線的不同符號指代不同程式化字組。圖5繪示指代在此情況中啟動的PNP電晶體106₁ 、106₂ 、106₃ 、106₄ 、106₅ 、106₆ 及106₇ 的組合因數m之不同數字「pnp」。在圖4中繪示之實施例的情況下，取決於該等熔線之設定，僅可利用此等曲線之一些集合。例如，若僅利用電晶體106₁ 、106₂ 、106₃ 及106₄ ，則可利用具有1pnp增量的0pnp-15pnp。曲線bg_raw代表在145的該未修整輸出電壓。

雖然已描寫及描述且參考本發明之實例實施例而定義本發明之實施例，此等參考並非暗示對於本發明之一限制，且不存在待推斷的此限制。所揭示之本標的能夠在形式及功能上進行大幅修正、改變及同等物，如一般相關技術者所能設想的且具有本發明之利益。

101．．．微控制器

102．．．能隙產生電路

104．．．未修整能隙參考電路

106．．．雙極二極體

106．．．電晶體

106₁ 、106₂ 、106₃ 、106₄ ．．．電晶體

106₅ 、106₆ 、106₇ ．．．進一步電晶體

106n．．．多個進一步雙極二極體

110．．．數位可控制選擇電路

110．．．選擇電路

116．．．雙極接面電晶體(BJT)

116A．．．電晶體

116B．．．雙極接面電晶體(BJT)

118．．．MOSFET電晶體

118A．．．金屬氧化物半導體場效應電晶體(MOSFET)

118B．．．金屬氧化物半導體場效應電晶體(MOSFET)

120．．．電源供應器

122．．．緩衝器

126n．．．金屬氧化物半導體場效應電晶體(MOSFET)

126n．．．電晶體

135．．．經修整能隙參考電壓輸出

135、145．．．輸出

145．．．節點

405、415、425、435．．．電晶體

440．．．熔線

450．．．程式化信號線

I．．．電流

R1．．．第一電阻器

R2．．．第二電阻器

V_BE ．．．基極-發射極電壓

V_BG ．．．未修整能隙輸出

圖1說明根據本發明之特定實施例的耦接至一未修整能隙產生電路之一實例能隙產生電路；

圖2說明根據本發明之特定實施例的一實例能隙產生電路；

圖3說明根據本發明之特定實施例的具有多個雙極二極體之一能隙產生電路之一實例；

圖4說明根據本發明之特定實施例的具有多個雙極二極體之一可修整能隙產生電路之相關部分的另一實例；及

圖5說明繪示根據多種實施例的由一能隙產生電路產生之輸出參考電壓之一曲線圖。

101．．．微控制器

102．．．能隙產生電路

104．．．未修整能隙參考電路

116A．．．電晶體

116B．．．雙極接面電晶體(BJT)

118A．．．金屬氧化物半導體場效應電晶體(MOSFET)

118B．．．金屬氧化物半導體場效應電晶體(MOSFET)

120．．．電源供應器

122．．．緩衝器

135．．．輸出

145．．．輸出

I．．．電流

R1．．．第一電阻器

R2．．．第二電阻器

V_BE ．．．基極-發射極電壓

V_BG ．．．未修整能隙輸出

Claims (22)

1. 一種積體電路，其包括：一未修整能隙產生電路；及一能隙產生電路，其耦接至該未修整能隙產生電路，該能隙產生電路包括：一電流源，其受控於該未修整能隙產生電路並與一電阻器及一第一雙極二極體器件串聯耦接；一個或多個雙極二極體器件，各雙極二極體器件係與一開關串聯耦接，其中各雙極二極體器件與該串聯耦接的開關係與該第一雙極二極體器件並聯耦接；其中該積體電路之一經修整能隙參考電壓輸出係並聯切換雙極二極體器件之數目的一函數，且其中至少一額外雙極二極體器件與該第一雙極二極體經由與該至少一額外雙極二極體器件串聯耦接之一熔線而並聯耦接。
2. 如請求項1之積體電路，其中該一個或多個雙極二極體器件包括一雙極接面電晶體。
3. 如請求項1之積體電路，其中該電流源係一金屬氧化物半導體場效應電晶體(MOSFET)。
4. 如請求項1之積體電路，其中該一個或多個雙極二極體器件與該第一雙極二極體經由各別金屬氧化物半導體場效應電晶體(MOSFET)而並聯耦接。
5. 如請求項4之積體電路，其中該一個或多個雙極二極體器件係不同尺寸的至少兩個雙極二極體器件。
6. 如請求項4之積體電路，其進一步包括用於控制與各雙極二極體器件串聯耦接的該金屬氧化物半導體場效應電晶體(MOSFET)的一控制單元。
7. 如請求項6之積體電路，其中該控制單元包括非揮發性記憶體。
8. 如請求項4之積體電路，其中該電阻器由至少兩個電阻器串聯耦接而形成。
9. 如請求項1之積體電路，其中該未修整能隙產生電路包括：一第一分支及第二分支，各分支具有串聯耦接之一電流源、一電阻器及一雙極二極體器件；及一差動放大器，該差動放大器與該第一分支及該第二分支耦接並具有控制該等電流源的一輸出。
10. 如請求項9之積體電路，其中該第一分支包括串聯之兩個電阻器，且該兩個電阻器之間的節點係與該差動放大器耦接，且其中該第二分支在該電阻器與該雙極二極體器件之間的一節點處連接至該差動放大器。
11. 如請求項9之積體電路，其中該未修整能隙產生電路之各雙極二極體器件包括一雙極接面電晶體。
12. 如請求項9之積體電路，其中該未修整能隙產生電路之各電流源可為一金屬氧化物半導體場效應電晶體(MOSFET)。
13. 一種用於修整能隙輸出之系統，該系統包括：一未修整能隙產生電路；一能隙產生電路，其耦接至該未修整能隙產生電路， 該能隙產生電路包括：一電流源，其受控於該未修整能隙產生電路並與一電阻器及一第一雙極二極體器件串聯耦接；一個或多個雙極二極體器件，每一雙極二極體器件係與一開關串聯耦接，其中各雙極二極體器件與該串聯耦接的開關係與該第一雙極二極體並聯耦接，其中至少一額外雙極二極體器件與該第一雙極二極體經由與該至少一額外雙極二極體器件串聯耦接之一熔線而並聯耦接；及一處理器，其提供用於該等開關之控制信號，其中該積體電路之一經修整能隙輸出係經由該等開關並聯耦接的雙極二極體器件之數目的一函數。
14. 如請求項13之系統，其中該一個或多個雙極二極體器件包括一雙極接面電晶體。
15. 如請求項13之系統，其中該電流源係一金屬氧化物半導體場效應電晶體(MOSFET)。
16. 如請求項13之系統，其中該等開關係金屬氧化物半導體場效應電晶體(MOSFET)。
17. 如請求項13之系統，其進一步包括用於控制該等開關之一控制單元。
18. 如請求項17之系統，其中該控制單元包括非揮發性記憶體。
19. 如請求項13之系統，其中該電阻器係由至少兩個電阻器串聯耦接而形成的。
20. 一種用於修整能隙參考電壓之方法，該方法包括以下步驟：由具有一內部回饋信號之一能隙電路產生一未修整能隙電壓；提供至少一可修整能隙分支，該至少一可修整能隙分支包括：一電流源，其與一電阻器及一第一雙極二極體器件串聯耦接，及一個或多個雙極二極體器件，各雙極二極體與一開關串聯耦接，其中各雙極二極體器件與該串聯耦接的開關與該第一雙極二極體並聯耦接，其中至少一開關係一熔線；設定該熔線；由該內部回饋信號控制該電流源；及控制該等開關，其中該可修整能隙分支之一經修整能隙輸出係經由該等開關並聯耦接的雙極二極體器件之數目的一函數。
21. 如請求項20之方法，其中該等開關直接受控於一處理器。
22. 如請求項20之方法，其中經由一選擇電路而控制該等開關。