TWI480980B - 記憶體陣列及其非揮發性記憶裝置 - Google Patents

記憶體陣列及其非揮發性記憶裝置 Download PDF

Info

Publication number
TWI480980B
TWI480980B TW101135358A TW101135358A TWI480980B TW I480980 B TWI480980 B TW I480980B TW 101135358 A TW101135358 A TW 101135358A TW 101135358 A TW101135358 A TW 101135358A TW I480980 B TWI480980 B TW I480980B
Authority
TW
Taiwan
Prior art keywords
gate
region
volatile memory
substrate region
fuse
Prior art date
Application number
TW101135358A
Other languages
English (en)
Other versions
TW201413875A (zh
Inventor
Chrongjung Lin
Yachin King
Original Assignee
Lin Chrong Jung
King Ya Chin
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lin Chrong Jung, King Ya Chin filed Critical Lin Chrong Jung
Priority to TW101135358A priority Critical patent/TWI480980B/zh
Publication of TW201413875A publication Critical patent/TW201413875A/zh
Application granted granted Critical
Publication of TWI480980B publication Critical patent/TWI480980B/zh

Links

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

記憶體陣列及其非揮發性記憶裝置
本揭示內容是有關於一種半導體技術，且特別是有關於一種記憶體陣列及其非揮發性記憶裝置。
近年來由於工商發達、社會進步，相對提供之產品亦主要針對便利、確實、經濟實惠為主旨，因此，當前開發之產品亦比以往更加進步，而得以貢獻社會。在關於半導體記憶元件方面，近年來業者不斷地開發出整合度更高且低耗電之產品，使得作業與功效可達到事半功倍之運作。
當電流關掉後，儲存在記憶體裡面的資料不會消失者，這類型的記憶體稱為非揮發性記憶體。非揮發性記憶體中，依記憶體內的資料是否能在使用電腦時隨時改寫為標準，又可分為二大類產品，即唯讀記憶體(ROM)和快閃記憶體(Flash)。
然而在非揮發性記憶體中，資料儲存的可靠度相當重要。如何使記憶體單元中因介電層崩潰而造成寫入的源/汲極區的資料不致逸失，亦或使控制的閘極不致於因持續的讀寫影響內部儲存的資料，都是本領域尚有待研究精進的問題。
由此可見，上述現有的非揮發性記憶體，顯然仍存在不便與缺陷，而亟待加以進一步改進。相關領域莫不費盡心思來研發新一代的非揮發性記憶體，但長久以來一直未見適用的元件被發展完成。因此，如何提供一種可靠的非 揮發性記憶體，實屬當前重要研發課題之一，亦成為當前相關領域極需改進的目標。
因此，本揭示內容之一態樣是在提供一種非揮發性記憶裝置，包含：基板區、儲存單元以及二控制單元。儲存單元包含：反熔絲閘極結構、二儲存區以及隔離區。反熔絲閘極結構形成於基板區上，並與基板區間形成有閘極介電層。二儲存區分別為以第一型雜質佈植之第一佈植區，形成於基板區中，並分別接觸於反熔絲閘極結構其中一側。隔離區為以第二型雜質佈植之第二佈植區，形成於基板區中之閘極介電層下。二控制單元各包含：選擇閘極以及第三佈植區。選擇閘極形成於基板區上，並與基板區間形成有介電層，選擇閘極之第一側與儲存單元之二儲存區其中之一接觸。第三佈植區以第一型雜質佈植形成於基板區中，並接觸選擇閘極之第二側。
依據本揭示內容一實施例，非揮發性記憶裝置更包含：至少一控制線、二第一存取線以及第二存取線。控制線電性連接於反熔絲閘極結構。二第一存取線分別電性連接於二控制單元之選擇閘極。第二存取線電性連接於二控制單元之第三佈植區。
依據本揭示內容另一實施例，其中二第一存取線分別為字元線，第二存取線為位元線。
依據本揭示內容又一實施例，其中反熔絲閘極結構實質上包含二反熔絲閘極。
依據本揭示內容再一實施例，其中反熔絲閘極結構及選擇閘極分別為多晶矽閘極或金屬閘極。
依據本揭示內容更具有之一實施例，其中選擇閘極與二儲存區其中之一及第三佈植區形成金氧半導體元件。
本揭示內容之另一態樣是在提供一種非揮發性記憶裝置，包含：基板區、儲存單元以及二控制單元。儲存單元包含：二反熔絲閘極、二儲存區以及隔離區。二反熔絲閘極形成於基板區上，並分別與基板區間形成有閘極介電層。二儲存區分別為以第一型雜質佈植之第一佈植區，形成於基板區中，並分別接觸於二反熔絲閘極相反之一側。二控制單元各包含：選擇閘極以及第三佈植區。選擇閘極形成於基板區上，並與基板區間形成有介電層，選擇閘極之第一側與儲存單元之二儲存區其中之一接觸。第三佈植區以第一型雜質佈植形成於基板區中，並接觸選擇閘極之第二側。
依據本揭示內容一實施例，非揮發性記憶裝置更包含：控制線控制線、二第一存取線以及第二存取線。控制線電性連接於反熔絲閘極至少其中之一。二第一存取線分別電性連接於二控制單元之選擇閘極。第二存取線電性連接於二控制單元之第三佈植區。
依據本揭示內容另一實施例，其中二第一存取線分別為字元線，第二存取線為位元線。
依據本揭示內容又一實施例，其中儲存單元更包含隔離區，為以第二型雜質佈植之第三佈植區，形成於基板區中之二反熔絲閘極之閘極介電層下。
依據本揭示內容再一實施例，其中二反熔絲閘極及選擇閘極分別為多晶矽閘極或金屬閘極。
依據本揭示內容更具有之一實施例，其中選擇閘極與二儲存區其中之一及第三佈植區形成金氧半導體元件。
本揭示內容之又一態樣是在提供一種記憶體陣列，包含：複數非揮發性記憶裝置、複數控制線、複數第一存取線以及複數第二存取線。非揮發性記憶裝置各包含：基板區、儲存單元以及二控制單元。儲存單元包含：反熔絲閘極結構、二儲存區以及隔離區。反熔絲閘極結構形成於基板區上，並與基板區間形成有閘極介電層。二儲存區分別為以第一型雜質佈植之第一佈植區，形成於基板區中，並分別接觸於反熔絲閘極結構其中一側。隔離區為以第二型雜質佈植之第二佈植區，形成於基板區中之閘極介電層下。二控制單元各包含：選擇閘極以及第三佈植區。選擇閘極形成於基板區上，並與基板區間形成有介電層，選擇閘極之第一側與儲存單元之二儲存區其中之一接觸。第三佈植區以第一型雜質佈植形成於基板區中，並接觸選擇閘極之第二側。控制線分別電性連接於非揮發性記憶裝置其中之一之儲存單元之反熔絲閘極結構。第一存取線其中之二分別電性連接於非揮發性記憶裝置其中之一之二控制單元之選擇閘極。第二存取線分別電性連接於非揮發性記憶裝置其中之一之二控制單元之第三佈植區。
依據本揭示內容一實施例，其中第一存取線分別為字元線，第二存取線分別為位元線。
依據本揭示內容另一實施例，其中反熔絲閘極結構實 質上包含二反熔絲閘極。
本揭示內容之再一態樣是在提供一種記憶體陣列，包含：複數非揮發性記憶裝置、複數控制線、複數第一存取線以及複數第二存取線。非揮發性記憶裝置各包含：基板區、儲存單元以及二控制單元。儲存單元包含：二反熔絲閘極、二儲存區以及隔離區。二反熔絲閘極形成於基板區上，並分別與基板區間形成有閘極介電層。二儲存區分別為以第一型雜質佈植之第一佈植區，形成於基板區中，並分別接觸於二反熔絲閘極相反之一側。二控制單元各包含：選擇閘極以及第三佈植區。選擇閘極形成於基板區上，並與基板區間形成有介電層，選擇閘極之第一側與儲存單元之二儲存區其中之一接觸。第三佈植區以第一型雜質佈植形成於基板區中，並接觸選擇閘極之第二側。控制線電性連接於非揮發性記憶裝置其中之一之儲存單元之二反熔絲閘極至少其中之一。第一存取線其中之二分別電性連接於非揮發性記憶裝置其中之一之二控制單元之選擇閘極。第二存取線分別電性連接於非揮發性記憶裝置其中之一之二控制單元之第三佈植區。
依據本揭示內容一實施例，其中第一存取線分別為字元線，第二存取線分別為位元線。
依據本揭示內容另一實施例，其中儲存單元更包含隔離區，為以第二型雜質佈植之第二佈植區，形成於基板區中之二反熔絲閘極之閘極介電層下。
應用本揭示內容之優點係在於藉由非揮發性記憶裝置之結構，達到非揮發性記憶儲存的功效，而輕易地達到上 述之目的。
請參照第1圖。第1圖為本揭示內容一實施例中，一種記憶體陣列1之示意圖。記憶體陣列1包含：複數非揮發性記憶裝置10、複數控制線SLp、SLp+1 、複數第一存取線WLn、WLn+1 、...、WLn+3 以及複數第二存取線BLm、BLm+1 、...、BLm+3 。
於一實施例中，記憶體陣列1是由二維排列的非揮發性記憶裝置10所形成。第一存取線WLn、WLn+1 、...、WLn+3 分別為一個字元線，第二存取線BLm、BLm+1 、...、BLm+3 分別為一個位元線，用以對其中至少一個非揮發性記憶裝置10進行選擇。控制線SLp、SLp+1 分別為一個源極線，被選擇的非揮發性記憶裝置10可根據控制線SLp、SLp+1 的電壓而被寫入或被讀取。
請同時參照第2圖及第3圖。第2圖為本揭示內容一實施例中，非揮發性記憶裝置10之佈局圖。第3圖則為本揭示內容一實施例中，非揮發性記憶裝置10之剖面圖。非揮發性記憶裝置10包含：基板區20、儲存單元22以及二控制單元24。
於本實施例中，基板區20為一P-井區。儲存單元22包含：反熔絲閘極結構220、二儲存區222以及隔離區224。反熔絲閘極結構220形成於基板區20上，並與基板區20間形成有閘極介電層226。於本實施例中，閘極介電層226可為氧化層(oxide)、氮化層(nitride)或是由高介電係數 (high-k)材料所形成。並且於本實施例中，反熔絲閘極結構220包含一個閘極。此閘極可為多晶矽閘極或是金屬閘極。
二儲存區222分別為以第一型雜質佈植之第一佈植區，形成於基板區20中。於本實施例中，儲存區222是N型佈植區(n+)，亦即儲存區222是藉由在基板區20佈植如磷(P)或砷(As)等離子形成。二儲存區222分別接觸於反熔絲閘極結構220其中一側。
隔離區224為以第二型雜質佈植之第二佈植區，形成於基板區20中之閘極介電層226下。於本實施例中，隔離區為P型佈植區(p+)，亦即隔離區224是藉由在基板區20佈植如硼(B)離子形成。隔離區224可達到隔離二儲存區222，以避免其互相影響的功效。
二控制單元24各包含：選擇閘極240以及第三佈植區242。選擇閘極240形成於基板區20上，並與基板區20間形成有介電層244。於本實施例中，介電層244可為氧化層、氮化層或是由高介電係數材料所形成。選擇閘極240之第一側與儲存單元22之二儲存區222其中之一接觸。第三佈植區242以第一型雜質，於本實施例中為N型雜質，佈植形成於基板區20中，並接觸選擇閘極240之第二側。因此，選擇閘極240、第三佈植區242及與選擇閘極240接觸的儲存區222共同形成一個金氧半導體元件。
控制線SLp電性連接於非揮發性記憶裝置10之儲存單元22之反熔絲閘極結構220。第一存取線WLn及WLn+1 (位元線)分別電性連接於二控制單元24之選擇閘極 240。第二存取線BLm(字元線)則電性連接於二控制單元24之第三佈植區242。
因此，上述的非揮發性記憶裝置10將使二儲存區222與反熔絲閘極結構220間分別形成一個反熔絲儲存結構。請參照下表1，係表示出本揭示內容一實施例中，字元線、源極線、位元線及P-井區電壓與其所對應的操作狀態：
由上述可知，在閘極介電層226正常的情形下，將未有電流通過而呈現開路狀態。而在字元線之電壓為VDD，且位元線電壓為0時，此字元線及位元線所對應到的非揮發性記憶裝置10將被選擇，並藉由源極線施加至反熔絲閘極結構220上的6伏特電壓使其下的閘極介電層226崩潰(breakdown)進行程式化，而有電流通過而呈現短路狀態，故稱為反熔絲儲存結構。
因此，本揭示內容之非揮發性記憶裝置10可藉由上述的操作方式進行讀寫，達到資料儲存之功效。並且，藉由與儲存區222以不同型雜質佈植的隔離區224的設置，可進一步達到較佳的隔離效果，避免二儲存區222間的資料互相影響。更進一步地，以單一控制線控制二儲存區222的方式，可將非揮發性記憶裝置10視為單一個儲存位元， 在電壓施加於反熔絲閘極結構220上時，二儲存區222互為冗餘，僅需其中一個儲存區222上的閘極介電層226崩潰即可，降低單一儲存區時電壓無法使閘極介電層226崩潰造成的寫入失敗的機率。
請參照第4圖。第4圖為本揭示內容另一實施例中，非揮發性記憶裝置10之剖面圖。與第3圖之實施例近似，非揮發性記憶裝置10包含：基板區20、儲存單元22以及二控制單元24。然而於本實施例中，儲存單元22不包含如第3圖所繪示的隔離區224。並且，儲存單元22包含二反熔絲閘極220a及220b。
由兩個反熔絲閘極220a及220b形成的儲存單元22，亦可達到加強儲存區222的隔離效果之功效。於本實施例中，反熔絲閘極220a及220b分別由不同的控制線SLp及SLp+1 進行控制，以在此非揮發性記憶裝置10為對應的字元線及位元線所選擇時，由控制線SLp及SLp+1 控制反熔絲閘極220a及220b以使反熔絲閘極220a及220b下的閘極介電層226a及226b崩潰達到寫入，或是維持於0伏特以進行讀取。因此，第4圖中的非揮發性記憶裝置10可視為兩個儲存位元，以分別儲存不同的資料。然而，需注意的是，如控制線SLp及SLp+1 以同一個電壓控制時，亦可達到前述的冗餘位元效果。
需注意的是，第3圖之隔離區224亦可應用至第4圖的非揮發性記憶裝置10中。請參照第5圖。第5圖為本揭示內容又一實施例中，非揮發性記憶裝置10之剖面圖。於本實施例中，儲存單元22具有如第4圖所示的二反熔絲閘 極220a及220b，亦具有如第3圖所示的隔離區224。因此，儲存區222間的隔離效果將更進一步的加強。
請同時參照第6圖、第7圖及第8圖。第6圖為本揭示內容一實施例中，位元線之電壓為0伏特時，非揮發性記憶裝置10之讀寫電流隨時間變化之示意圖。第7圖為本揭示內容一實施例中，非揮發性記憶裝置10在長時間位於讀寫狀態下及關閉狀態的電流示意圖。第8圖為本揭示內容一實施例中，非揮發性記憶裝置10在長時間高溫烘烤(baking)下的電流示意圖。
由上述三圖可知，本揭示內容的記憶體陣列及其非揮發性記憶裝置可藉由反熔絲的結構達到資料儲存的功效，並藉由隔離區及/或雙反熔絲閘極的設置，達到儲存區間良好的隔離效果，在連續的讀寫下將不會產生電流退化(degradation)的現象，並在控制線具有5.5伏特至6伏特間的電壓下時，具有可於10微秒內完成資料寫入的速度，不論是穩定度或是速度都具有良好的表現。
雖然本揭示內容已以實施方式揭露如上，然其並非用以限定本揭示內容，任何熟習此技藝者，在不脫離本揭示內容之精神和範圍內，當可作各種之更動與潤飾，因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。
1‧‧‧記憶體陣列
10‧‧‧非揮發性記憶裝置
20‧‧‧基板區
22‧‧‧儲存單元
220‧‧‧反熔絲閘極結構
220a、220b‧‧‧反熔絲閘極
222‧‧‧儲存區
224‧‧‧隔離區
226、226a、226b‧‧‧閘極介電層
24‧‧‧控制單元
240‧‧‧選擇閘極
242‧‧‧第三佈植區
244‧‧‧介電層
為讓本揭示內容之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下： 第1圖為本揭示內容一實施例中，一種記憶體陣列之示意圖；第2圖為本揭示內容一實施例中，非揮發性記憶裝置之佈局圖；第3圖則為本揭示內容一實施例中，非揮發性記憶裝置之剖面圖；第4圖為本揭示內容另一實施例中，非揮發性記憶裝置之剖面圖；第5圖為本揭示內容又一實施例中，非揮發性記憶裝置之剖面圖；第6圖為本揭示內容一實施例中，位元線之電壓為0伏特時，非揮發性記憶裝置之讀寫電流隨時間變化之示意圖；第7圖為本揭示內容一實施例中，非揮發性記憶裝置在長時間位於讀寫狀態下及關閉狀態的電流示意圖；以及第8圖為本揭示內容一實施例中，非揮發性記憶裝置在長時間高溫烘烤下的電流示意圖。
10‧‧‧非揮發性記憶裝置
20‧‧‧基板區
22‧‧‧儲存單元
220‧‧‧反熔絲閘極結構
222‧‧‧儲存區
224‧‧‧隔離區
226‧‧‧閘極介電層
24‧‧‧控制單元
240‧‧‧選擇閘極
242‧‧‧第三佈植區
244‧‧‧介電層

Claims (18)

  1. 一種非揮發性記憶裝置，包含：一基板區；一儲存單元，包含：一反熔絲(anti-fuse)閘極結構，形成於該基板區上，並與該基板區間形成有一閘極介電層；二儲存區，分別為以一第一型雜質佈植之一第一佈植區，形成於該基板區中，並分別接觸於該反熔絲閘極結構其中一側；以及一隔離區，為以一第二型雜質佈植之一第二佈植區，形成於該基板區中之該閘極介電層下；以及二控制單元，各包含：一選擇閘極，形成於該基板區上，並與該基板區間形成有一介電層，該選擇閘極之一第一側與該儲存單元之該二儲存區其中之一接觸；以及一第三佈植區，以該第一型雜質佈植形成於該基板區中，並接觸該選擇閘極之一第二側。
  2. 如請求項1所述之非揮發性記憶裝置，更包含：至少一控制線，以電性連接於該反熔絲閘極結構；二第一存取線，分別電性連接於該二控制單元之該選擇閘極；以及一第二存取線，電性連接於該二控制單元之該第三佈植區。
  3. 如請求項1所述之非揮發性記憶裝置，其中該二第一存取線分別為一字元線，該第二存取線為一位元線。
  4. 如請求項1所述之非揮發性記憶裝置，其中該反熔絲閘極結構實質上包含二反熔絲閘極。
  5. 如請求項1所述之非揮發性記憶裝置，其中該反熔絲閘極結構及該選擇閘極分別為一多晶矽閘極或一金屬閘極。
  6. 如請求項1所述之非揮發性記憶裝置，其中該選擇閘極與該二儲存區其中之一及該第三佈植區形成一金氧半導體元件。
  7. 一種非揮發性記憶裝置，包含：一基板區；一儲存單元，包含：二反熔絲閘極，形成於該基板區上，並分別與該基板區間形成有一閘極介電層；以及二儲存區，分別為以一第一型雜質佈植之一第一佈植區，形成於該基板區中，並分別接觸於該二反熔絲閘極相反之一側；以及二控制單元，各包含： 一選擇閘極，形成於該基板區上，並與該基板區間形成有一介電層，該選擇閘極之一第一側與該儲存單元之該二儲存區其中之一接觸；以及一第三佈植區，以該第一型雜質佈植形成於該基板區中，並接觸該選擇閘極之一第二側。
  8. 如請求項7所述之非揮發性記憶裝置，更包含：至少一控制線，電性連接於該二反熔絲閘極至少其中之一；二第一存取線，分別電性連接於該二控制單元之該選擇閘極；以及一第二存取線，電性連接於該二控制單元之該第三佈植區。
  9. 如請求項7所述之非揮發性記憶裝置，其中該二第一存取線分別為一字元線，該第二存取線為一位元線。
  10. 如請求項7所述之非揮發性記憶裝置，其中該儲存單元更包含一隔離區，為以一第二型雜質佈植之一第二佈植區，形成於該基板區中之該二反熔絲閘極之該閘極介電層下。
  11. 如請求項7所述之非揮發性記憶裝置，其中該二反熔絲閘極及該選擇閘極分別為一多晶矽閘極或一金屬閘 極。
  12. 如請求項1所述之非揮發性記憶裝置，其中該選擇閘極與該二儲存區其中之一及該第三佈植區形成一金氧半導體元件。
  13. 一種記憶體陣列，包含：複數非揮發性記憶裝置，各包含：一基板區；一儲存單元，包含：一反熔絲閘極結構，形成於該基板區上，並與該基板區間形成有一閘極介電層；二儲存區，分別為以一第一型雜質佈植之一第一佈植區，形成於該基板區中，並分別接觸於該反熔絲閘極結構其中一側；以及一隔離區，為以一第二型雜質佈植之一第二佈植區，形成於該基板區中之該閘極介電層下；以及二控制單元，各包含：一選擇閘極，形成於該基板區上，並與該基板區間形成有一介電層，該選擇閘極之一第一側與該儲存單元之該二儲存區其中之一接觸；以及一第三佈植區，以該第一型雜質佈植形成於該基板區中，並接觸該選擇閘極之一第二側； 複數控制線，分別電性連接於該等非揮發性記憶裝置其中之一之該儲存單元之該反熔絲閘極結構；複數第一存取線，該等第一存取線其中之二分別電性連接於該等非揮發性記憶裝置其中之一之該二控制單元之該選擇閘極；以及複數第二存取線，分別電性連接於該等非揮發性記憶裝置其中之一之該二控制單元之該第三佈植區。
  14. 如請求項13所述之記憶體陣列，其中該等第一存取線分別為一字元線，該等第二存取線分別為一位元線。
  15. 如請求項13所述之記憶體陣列，其中該反熔絲閘極結構實質上包含二反熔絲閘極。
  16. 一種記憶體陣列，包含：複數非揮發性記憶裝置，各包含：一基板區；一儲存單元，包含：二反熔絲閘極，形成於該基板區上，並分別與該基板區間形成有一閘極介電層；以及二儲存區，分別為以一第一型雜質佈植之一第一佈植區，形成於該基板區中，並分別接觸於該二反熔絲閘極相反之一側；以及二控制單元，各包含： 一選擇閘極，形成於該基板區上，並與該基板區間形成有一介電層，該選擇閘極之一第一側與該儲存單元之該二儲存區其中之一接觸；以及一第三佈植區，以該第一型雜質佈植形成於該基板區中，並接觸該選擇閘極之一第二側；複數控制線，該等控制線分別電性連接於該等非揮發性記憶裝置其中之一之該儲存單元之該二反熔絲閘極至少其中之一；複數第一存取線，該等第一存取線其中之二分別電性連接於該等非揮發性記憶裝置其中之一之該二控制單元之該選擇閘極；以及複數第二存取線，分別電性連接於該等非揮發性記憶裝置其中之一之該二控制單元之該第三佈植區。
  17. 如請求項16所述之記憶體陣列，其中該等第一存取線分別為一字元線，該等第二存取線分別為一位元線。
  18. 如請求項16所述之記憶體陣列，其中該儲存單元更包含一隔離區，為以一第二型雜質佈植之一第二佈植區，形成於該基板區中之該二反熔絲閘極之該閘極介電層下。
TW101135358A 2012-09-26 2012-09-26 記憶體陣列及其非揮發性記憶裝置 TWI480980B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101135358A TWI480980B (zh) 2012-09-26 2012-09-26 記憶體陣列及其非揮發性記憶裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101135358A TWI480980B (zh) 2012-09-26 2012-09-26 記憶體陣列及其非揮發性記憶裝置

Publications (2)

Publication Number Publication Date
TW201413875A TW201413875A (zh) 2014-04-01
TWI480980B true TWI480980B (zh) 2015-04-11

Family

ID=53441536

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101135358A TWI480980B (zh) 2012-09-26 2012-09-26 記憶體陣列及其非揮發性記憶裝置

Country Status (1)

Country Link
TW (1) TWI480980B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117425344A (zh) * 2022-07-08 2024-01-19 长鑫存储技术有限公司 半导体结构、存储器及其操作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW527649B (en) * 2000-04-05 2003-04-11 Omnivision Tech Inc CMOS image sensor having non-volatile memory
TWI275096B (en) * 2001-08-09 2007-03-01 Hewlett Packard Co One-time programmable memory using fuse/anti-fuse and vertically oriented fuse unit memory cells
TWI289855B (en) * 2005-05-30 2007-11-11 Macronix Int Co Ltd Anti-fuse one-time-programmable nonvolatile memory cell and fabricating and programming method thereof
TWI346383B (en) * 2006-07-31 2011-08-01 Sandisk 3D Llc Non-volatile memory system and method of forming one time field-programmable memory
TWI356415B (en) * 2006-07-31 2012-01-11 Sandisk 3D Llc Method of operating non-volatile storage and non-v

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW527649B (en) * 2000-04-05 2003-04-11 Omnivision Tech Inc CMOS image sensor having non-volatile memory
TWI275096B (en) * 2001-08-09 2007-03-01 Hewlett Packard Co One-time programmable memory using fuse/anti-fuse and vertically oriented fuse unit memory cells
TWI289855B (en) * 2005-05-30 2007-11-11 Macronix Int Co Ltd Anti-fuse one-time-programmable nonvolatile memory cell and fabricating and programming method thereof
TWI346383B (en) * 2006-07-31 2011-08-01 Sandisk 3D Llc Non-volatile memory system and method of forming one time field-programmable memory
TWI356415B (en) * 2006-07-31 2012-01-11 Sandisk 3D Llc Method of operating non-volatile storage and non-v

Also Published As

Publication number Publication date
TW201413875A (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
US9224497B2 (en) One time programmable memory cell capable of reducing leakage current and preventing slow bit response
US9601499B2 (en) One-time programmable memory cell capable of reducing leakage current and preventing slow bit response, and method for programming a memory array comprising the same
TWI630707B (zh) 可提高寫入效能的非揮發性記憶胞
CN104396014B (zh) 以反熔丝为特征的集成电路器件及其制造方法
US8305790B2 (en) Electrical anti-fuse and related applications
TWI649858B (zh) 非揮發性記憶體及其製作方法
US20060092742A1 (en) OTP antifuse cell and cell array
KR102178025B1 (ko) 감소된 레이아웃 면적을 갖는 otp 셀
US7872898B2 (en) One time programmable read only memory and programming method thereof
TWI555246B (zh) 電阻式隨機存取記憶體結構及電阻式隨機存取記憶體的操作方法
US9312014B2 (en) Single-layer gate EEPROM cell, cell array including the same, and method of operating the cell array
CN100538889C (zh) 非易失性存储单元、存储单元矩阵和存储装置
TW201515156A (zh) 可程式化記憶體
TWI747528B (zh) 小面積低電壓反熔絲元件與陣列
US20170179959A1 (en) LOW LEAKAGE ReRAM FPGA CONFIGURATION CELL
CN112234061A (zh) 一种反熔丝一次性可编程存储单元
CN109524402A (zh) 采用pmos反熔断机制的一次可编程存储单元
KR101958518B1 (ko) 프로그래밍의 신뢰성이 개선된 otp 셀
US9136217B2 (en) One-time programmable memory cell
TWI480980B (zh) 記憶體陣列及其非揮發性記憶裝置
US9406397B1 (en) Anti-fuse non-volatile semiconductor memory
JP2014116050A (ja) 不揮発性メモリ回路
US9941017B1 (en) Antifuse one-time programmable semiconductor memory
TWI588943B (zh) 非揮發性記憶體
TWI503824B (zh) 記憶體陣列及其非揮發性記憶裝置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees