TWI476890B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI476890B
TWI476890B TW101100023A TW101100023A TWI476890B TW I476890 B TWI476890 B TW I476890B TW 101100023 A TW101100023 A TW 101100023A TW 101100023 A TW101100023 A TW 101100023A TW I476890 B TWI476890 B TW I476890B
Authority
TW
Taiwan
Prior art keywords
substrate
layer
back side
device substrate
metal layer
Prior art date
Application number
TW101100023A
Other languages
English (en)
Other versions
TW201248817A (en
Inventor
Shuang Ji Tsai
Dun Nian Yaung
Jen Cheng Liu
Jeng Shyan Lin
Wen De Wang
Yueh Chiou Lin
Original Assignee
Taiwan Semiconductor Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg Co Ltd filed Critical Taiwan Semiconductor Mfg Co Ltd
Publication of TW201248817A publication Critical patent/TW201248817A/zh
Application granted granted Critical
Publication of TWI476890B publication Critical patent/TWI476890B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Light Receiving Elements (AREA)

Description

半導體裝置及其製造方法
本發明係有關於一種半導體裝置，特別是有關於一種具有接合墊的半導體裝置及其製造方法。
半導體積體電路(integrated circuit,IC)工業已經歷快速的成長。在IC材料與設計的技術進展已造就各的IC世代，每一世代的電路都比前世代來得更小更複雜。然而，這些進展卻增加IC製造及加工的複雜度，而因應這些進展，IC製造及加工需要類似的演進。在IC進展課題中，功能密度(即，單位晶片面積的內連裝置數量)普遍增加，而幾何尺寸(即，製程所能形成的最小部件)則下降。
對於墊片的不同應用，諸如針測及/或打線接合(以下稱之為接合墊)，通常其需求不同於IC的其他特徵(feature)。舉例來說，接合墊必須具有適當的大小及強度來承受上述針測或打線接合動作的物理性接觸。同時特徵也需要相對縮小(包含尺寸與厚度)。舉例來說，在互補式金氧半(complementary metal-oxide semiconductor,CMOS)影像感測器中，通常需要一或多層相對薄的金屬層，例如由鋁銅(AlCu)所構成的金屬層。這些薄金屬層問題在於形成於這些膜層內的接合墊呈現剝離或其他缺陷。因此，有必要解決這些特徵不同的需求。
在本發明一實施例中，一種半導體裝置，包括：一裝置基底，具有一前側及一背側；一內連結構，設置於裝置基底的前側上，內連結構具有具有一n層金屬層；以及一接合墊，延伸穿過內連結構，且與n層金屬層的第n層金屬層直接接觸。
在本發明另一實施例中，一種半導體裝置，包括：一第一基底，具有一接合區及一非接合區，且具有一前側及一背側；一內連結構，具有複數個金屬層，設置於第一基底的前側；一開口，位於第一基底的背側，其中開口形成於接合區內，且其中開口延伸穿過裝置基底至內連結構的金屬層的一頂層金屬層；以及一第一導電材料，填入位於接合區的第一基底的背側的局部開口內。
在本發明又一實施例中，一種半導體裝置之製造方法，包括：提供一裝置基底，其具有一前側及一背側；在裝置基底的前側上形成一內連結構，其具有一n層金屬層；在裝置基底的背側形成一開口，其延伸穿過內連結構，且露出n層金屬層的第n層金屬層；以及在裝置基底的背側的開口內形成一接合墊，接合墊與n層金屬層中露出的第n層金屬層直接接觸。
可瞭解的是以下的揭露內容提供許多不同的實施例或範例，用以實施各個實施例的不同特徵。而以下所揭露的內容是敘述各個構件及其排列方式的特定範例，以求簡化本發明的說明。當然，這些特定的範例並非用以限定本發明。舉例來說，若是本說明書以下的揭露內容敘述了將一第一特徵形成於一第二特徵之上或上方，即表示其包含了所形成的上述第一特徵與上述第二特徵是直接接觸的實施例，亦包含了尚可將額外的特徵形成於第一特徵與第二特徵之間而使第一特徵與第二特徵並未直接接觸的實施例。另外，本發明的說明中不同範例可能使用重複的參考符號及/或用字。這些重複符號或用字係為了簡化與清晰的目的，並非用以限定各個實施例及/或所述外觀結構之間的關係。可以理解的是儘管此處未明確說明，然而熟習此技藝之人士能夠設計出各種等同構思以體現本發明之原理。
可自本發明一或一個以上實施例中獲益的裝置範例為具有影像感測器的半導體裝置。上述裝置進一步而言是指背面受光型(back-side illuminated,BSI)影像感測裝置。以下的揭露內容將延續這些範例作為本發明各個實施例的說明。然而，可瞭解的是除了特地請求主張外，本發明並未限定於特定裝置類型。
請參照第1圖，其繪示出根據本實施例不同型態之半導體裝置製造方法100。製造方法100始於步驟102，提供一裝置基底，其具有一前側及一背側。製造方法100繼續進行至步驟104，在裝置基底內形成感測器。同樣地，在步驟104中，在裝置基底上形成具有n層金屬層的內連結構及一鈍化保護(passivation)層。第n層金屬層為頂層金屬層。製造方法100繼續進行至步驟106，提供一承載基底，且接合至裝置基底的前側。製造方法100繼續進行至步驟108，在裝置基底的背側上形成一緩衝層，其可為透明的。製造方法100繼續進行至步驟110，在一接合區內形成一開口，開口延伸穿過內連結構，使開口到達且露出內連結構的第n層金屬層。製造方法100繼續進行至步驟112，在接合區的開口內形成一接合墊，且在緩衝層上的一遮蔽區內形成一遮蔽結構，接合墊填入局部開口且耦接至內連結構的第n層金屬層。製造方法100繼續進行至步驟114，在緩衝層上、接合區的接合墊上以及遮蔽區的遮蔽結構上形成一鈍化保護層。製造方法100繼續進行至步驟116，以一蝕刻製程去除位於接合區及感光區(radiation-sensing region)上的鈍化保護層。可在進行製造方法100之前、期間及之後進行額外的步驟，且以上所述的某些步驟可在其他實施例中被取代或消除。以下所述半導體裝置的不同實施例可根據第1圖的製造方法100來進行製做。
第2至7圖係繪示出第1圖中方法100之半導體裝置(其為背面受光型(BSI)影像感測裝置200)於不同製造階段的剖面示意圖。影像感測裝置200包括畫素(感測器)，用以感測及記錄朝向影像感測裝置200背側的光線強度。影像感測裝置200可包括電荷耦合裝置(charge-coupled device,CCD)、互補式金屬氧化半導體(complementary metal oxide semiconductor,CMOS)影像感測裝置、主動式畫素感測器(active-pixel sensor,APS)或被動式畫素感測器(passive-pixel sensor)。影像感測裝置200更包括額外的電路及輸入/輸出鄰近於感測器，用以提供感測器一操作環境，且支援感測器的外部通信。可以理解的是第2至7圖已經過簡化，使其更能理解本說明的發明概念，且並未依照尺寸比例繪示。
請參照第2圖，BSI像感測裝置200包括一裝置基底210。裝置基底210具有一前側212及一背側214。在本實施例中，裝置基底210為摻雜p型摻雜物(例如，硼)的矽基底，例如一p型基底。另外，裝置基底210可為其他適當的半導體材料。舉例來說，裝置基底210為摻雜n型摻雜物(例如，磷)的矽基底，例如一n型基底。裝置基底210可包括其他元素材料，例如鍺或鑽石。裝置基底210也可包括一化合物半導體及/或合金半導體。再者，裝置基底210可包括一磊晶層(epi layer)，其可具有應變以強化其效能，且可包括一絕緣層覆矽(silicon on insulator,SOI)結構。
裝置基底210包括一接合區216、一遮蔽區217以及一感光區218。第2圖中的虛線表示區域之間大概的邊界。感光區218為裝置基底210中將形成感光裝置的一區域。舉例來說，感光區218包括感測器220。感測器220係用以感光，例如一入射光(之後稱之為光)，其投射至裝置基底210的背側214。在本實施例中，感測器220包括光電二極體。在其他實施例中，感測器220可包括：一針扎層(pinned layer)光電二極體、光閘極(photogate)、重置電晶體(reset transistor)、源極隨耦(source follower)電晶體及轉移電晶體(transfer transistor)。再者，感測器220可改變而具有不同的接面深度、厚度等等。為了簡化圖式，第2圖僅繪示感測器220，然而可以瞭解的是裝置基底32內可具有任何數量的感測器。當超過一個感測器時，感光區包括隔離結構，其提供相鄰感測器之間電性及光學上的隔離。
遮蔽區217為在後續製程中將形成BSI影像感測裝置200的一或多個遮蔽結構的區域。接合區216為在後續製程中將形成BSI影像感測裝置200的一或多個接合墊的區域，使其電性連接於BSI影像感測裝置200與外部裝置之間。可以理解的是這些區域216、217及218垂直延伸於裝置基底210的上方及下方。
請參照第2圖，一淺溝槽隔離結構(shallow trench isolation,STI)層222形成於BSI影像感測裝置200的前側212。STI層222可包括適當的介電材料。舉例來說，STI層222可包括氧化矽。可透過一製程來形成STI層222，例如化學氣相沉積(chemical vapor deposition,CVD)、高密度電漿化學氣相沉積(high density plasma chemical vapor deposition,HDPCVD)、電漿輔助化學氣相沉積(plasma enhanced chemical vapor deposition,PECVD)、原子層沉積(atomic layer deposition,ALD)、物理氣相沉積(physical vapor deposition,PVD)、其組合或其他適當的製程。一內連結構230形成於裝置基底210的前側212。內連結構230包括複數個圖案化的介電層及複數個導電層，用以提供影像感測裝置200中各個摻雜特徵、電路及輸入/輸出之間的內連接。複數個導電層的層數從1至n層，而第n層導電層為頂層導電層。在本實施例中，內連結構230包括一內層介電(interlayer dielectric,ILD)層232及複數個金屬層間介電(intermetal dielectric,IMD)層234、236、238及240。內層介電(ILD)層232及複數個金屬層間介電(IMD)層234、236、238及240可包括適當的介電材料。舉例來說，在本實施例中，ILD層232及複數個IMD層234、236、238及240包括一低介電常數(low-k)材料，該材料的介電常數低於熱氧化矽。在其他實施例中，ILD層232及複數個IMD層234、236、238及240包括一介電材料。該介電材料可透過CVD、HDPCVD、PECVD、ALD、PVD、其組合或其他適當的製程而形成。
IMD層234、236、238及240中的每一層包括接觸窗(contact)、介層窗(via)及各別的金屬層242、244、246及248。為了圖式說明目的，第2圖僅繪示出4層IMD層，但可以理解的是可以實施於任何層數(n層)的IMD層，且所繪示的IMD層僅為範例說明，金屬層與接觸窗/介層窗的實際位置及配置可依據設計需要而改變。
內連結構230可包括導電材料，例如鋁、鋁/矽/銅合金、鈦、氮化鈦、鎢、多晶矽、金屬矽化物或其組合，其稱之為鋁內連線。鋁內連線可透過CVD、HDPCVD、PECVD、ALD、、其組合或其他適當的製程而形成。形成鋁內連線的其他製造技術可包括微影製程及蝕刻製程以圖案化導電材料而形成垂直連接(例如，介層窗/接觸窗)及水平連接(例如，金屬層)。另外，也可使用銅多層內連線以形成金屬圖案。銅內連結構可包括銅、銅合金、鈦、氮化鈦、鉭、氮化鉭、鎢、多晶矽、金屬矽化物或其組合。銅內連線可透過CVD、濺鍍、電鍍或其他適當的製程而形成。
請再參照第2圖，在本實施例中，一鈍化保護層250形成於內連結構230上，且與第n層金屬層248直接接觸。鈍化保護層250可包括任合適當的介電材料。在本實施例中，鈍化保護層250包括氧化矽或氮化矽。鈍化保護層250可透過CVD、HDPCVD、PECVD、ALD、PVD、其組合或其他適當的製程而形成。可透過化學機械研磨(chemical mechanical polishing,CMP)製程對鈍化保護層250進行平坦化而形成一平坦表面。
請參照第3圖，一承載基底260經由鈍化保護層250接合至裝置基底210，以進行裝置基底210的背側214加工。在本實施例中，承載基底260相似於裝置基底210且包括矽材料。另外，承載基底260可包括一玻璃基底或其他適當材料。承載基底260可透過分子力(一種直接接合或光熔融接合(optical fusion bonding))或其他熟習接合技術(例如，金屬擴散或陽極接合(anodic bonding))而接合至裝置基底210。鈍化保護層250提供裝置基底210與承載基底260之間的電性隔離。承載基底260則提供形成於裝置基底210的前側212的各個特徵(例如，感測器220)的保護。承載基底260也提供加工裝置基底210的背側214時所需的機械強度及支撐。
在接合之後，裝置基底210及承載基底260可進行退火處理以強化接合強度。進行薄化製程以將裝置基底210的背側214薄化。薄化製程可包括機械研磨製程及化學薄化製程。在機械研磨製程期間，可先從裝置基底210去除大多數的基底材料。之後，化學薄化製程可於裝置基底210的背側214施加一蝕刻化學劑，以進一步薄化裝置基底210至一厚度262。裝置基底210的厚度262在1微米至6微米的範圍。在本實施例中，厚度262約為2微米。可以理解的是本文所揭示的特定厚度僅作為範例說明，且也可實施於其他厚度，取決於影像感測裝置200的應用類型及設計需求。
請再參照第3圖，一抗反射(antireflective coating,ARC)層263形成於裝置基底210的背側214。
第4圖係繪示出根據本文一實施例之去除接合區216中的抗反射層263材料及部分的裝置基底210。對接合區216中的抗反射層263材料及裝置基底210進行一微影製程。微影製程使用STI層222作為蝕刻終止層。微影製程包括在抗反射層263上形成一光阻層及進行不同的遮罩、曝光、烘烤及清洗製程，以形成一圖案化光阻罩幕。圖案化的光阻罩幕在其他蝕刻製程中，保護局部的抗反射層263及裝置基底210，以去除抗反射層263及裝置基底210材料。可以理解的是在去除該材料之後，剝除光阻罩幕。
請再參照第4圖，一緩衝層264形成於裝置基底210的背側214上以及STI層222上。緩衝層264可為透明的。緩衝層264可包括任何適當介電材料。在本實施例中，緩衝層264包括氧化矽或氮化矽。在本實施例中，緩衝層264可透過CVD、HDPCVD、PECVD、ALD、PVD、其組合、爐管(熱氧化物)或其他適當的製程而形成。在本實施例中，緩衝層264的厚度在0.1微米至1微米的範圍。在其他實施例中，緩衝層264的厚度可具有不同的適當值。接著圖案化接合區216的緩衝層264。
請參照第5圖，一開口270形成於接合區216的裝置基底210中。開口270延伸穿過緩衝層264及內連結構230，使接合區216的內連結構230的一部分的頂層金屬層248(即，第n層金屬層)從背側214露出。開口270可透過習知蝕刻製程而形成，例如乾蝕刻或濕蝕刻。開口270具有一寬度272。在本實施例中，開口270透過乾蝕刻而形成且寬度272在5微米至100微米的範圍。可以理解的是開口270的深度取決於內連結構230的金屬層的總層數而各自變化。
請參照第6圖，接合墊274形成於頂層金屬層248上方，並填入接合區216的局部開口270。一遮蔽結構276形成於遮蔽區217的緩衝層264上。接合墊274及遮蔽結構276可透過相同的製程來製做。同樣地，如第6圖所示，接合墊274可具有一厚度278，其大體上相似於遮蔽結構276的厚度280。接合墊厚度278及遮蔽結構厚度280可在500埃()至10000埃的範圍。在本實施例中，接合墊厚度278及遮蔽結構厚度280為1000埃。接合墊274及遮蔽結構276包括一金屬材料，例如鋁、銅、鋁銅合金、鈦、鉭、氮化鈦、氮化鉭、鎢或其合金，且可利用適當的習知技術來製做，例如CVD、PVD、ALD或其組合或其他適當技術。如第6圖所示，接合墊274與開口270內的頂層金屬層248接觸。因此，可經由接合墊274電性連接影像感測裝置200及影像感測裝置200外部的裝置。為了簡化圖式，此處僅繪示出4個金屬層242、244、246及248，然而可以理解的是內連結構230內可具有任何層數(n層)的金屬層。也可以理解的是STI層222及緩衝層264隔離接合墊274與裝置基底210。
根據本實施例，在頂層金屬層248上形成接合墊274的好處在於頂層金屬層248是以鈍化保護層250作為支撐，鈍化保護層250較硬(相較於低介電常數材料)且提供良好的黏著力(相較於低介電常數材料)，因而抑制了接合墊破裂及剝離的問題。在後續測試(球剪力測試)期間或後續接合至成期間，壓力施加於接合墊274時，鈍化保護層250將不會產生接合墊274破裂及剝離。因此，本實施例可降低或完全排除接合墊274破裂及剝離問題。
請再參照第6圖，鈍化保護層282形成於基底210的背側且填入局部的開口270。鈍化保護層282可包括一或多個緩衝層。鈍化保護層282可包括任合適當的介電材料。在本實施例中，鈍化保護層282可包括氧化矽或氮化矽。鈍化保護層282可透過CVD、HDPCVD、PECVD、ALD、其組合、爐管(熱氧化物)或其他適當的製程而形成。
請參照第7圖，使用適當得習知蝕刻製程，例如濕蝕刻製程或乾蝕刻製程，去除接合區216內與感光區218內的局部鈍化保護層282。
雖未繪示，仍進行了額外的製程，以完成影像感測裝置200的製做。舉例來說，在感光區218內形成彩色濾光片。彩色濾光片可包括染料型(或顏料型)高分子或樹脂，用以濾除特定光波長波段，其對應至彩色光譜(例如，紅色、綠色及藍色)。之後，微透鏡形成於彩色濾光片上，以導引及聚焦通往裝置基底210內特定的感光區。微透鏡可具有不同的排列及不同的外型，取決於微透鏡所使用材料的折射率及其與感測表面之間的距離。可以理解的是可在形成彩色濾光片或微透鏡之前，對裝置基底210進行一非必需的雷射退火製程。
因此，此處提供一半導體裝置，半導體裝置包括一裝置基底，具有一前側及一背側。半導體裝置更包括一內連結構，設置於裝置基底的前側上，其具有具有一n層金屬層。半導體裝置也包括一接合墊，設置於裝置基底的背側上，其延伸穿過內連結構，且與n層金屬層的第n層金屬層直接接觸。
在一些實施例中，半導體裝置更包括設置於裝置基底的背側的一遮蔽結構及設置於裝置基底內的一感光區，感光區用以感測從裝置基底的背側投射至感光區的光線。在一些實施例中，半導體裝置包括：一第一鈍化保護層，設置於裝置基底的前側，其中第一鈍化保護層與n層金屬層的第n層金屬層直接接觸；一承載基底，接合至第一鈍化保護層；以及一緩衝層，設置於裝置基底的背側。又在一些實施例中，半導體裝置包括一第二鈍化保護層，設置於裝置基底的背側。在各個實施例中，第一鈍化保護層包括一材料，其擇自於由氧化矽及氮化矽所組成之族群且可透過PECVD製程來製做。在一些實施例中，遮蔽結構的厚度相同於接合墊的厚度。
此處也提供另一實施例之半導體裝置。半導體裝置包括：一第一基底，具有一接合區及一非接合區，且具有一前側及一背側。半導體裝置也包括一內連結構，具有複數個金屬層，設置於第一基底的前側。半導體裝置更包括一開口，位於第一基底的背側，其中開口形成於接合區內，且其中開口延伸穿過裝置基底至內連結構的金屬層的一頂層金屬層。再者，半導體裝置包括一第一導電材料，填入位於接合區的第一基底的背側的局部開口內，其中第一導電材料與內連結構的頂層金屬層直接接觸。
在一些實施例中，半導體裝置更包括：一第二導電材料，設置於非接合區的第一基底的背側上；一透明層，設置於第二基底的背側上；以及一第二基底，接合至第一基底的前側。在某些實施例中，半導體裝置，更包括一鈍化保護層，設置於第一基底的前側，其中鈍化保護層包括一材料，其擇自於由氧化矽及氮化矽所組成之族群且可透過PECVD製程來製做。在各個實施例中，非接合區包括一感光區，具有至少一影像感測裝置。又在一些實施例中，第一及第二導電材料包括一材料，其擇自於由鋁、銅、鋁銅合金、鈦、鉭、氮化鈦、氮化鉭及鎢所組成之族群。
此處也提供一方法。此方法包括提供一裝置基底，其具有一前側及一背側。此方法更包括在裝置基底的前側上形成一內連結構，其具有一n層金屬層。此方法更包括在裝置基底的背側形成一開口，其延伸穿過內連結構，且露出n層金屬層的第n層金屬層。再者，此方法包括在裝置基底的背側的開口內形成一接合墊，接合墊與n層金屬層中露出的第n層金屬層直接接觸。
在一些實施例中，此方法包括在裝置基底的前側形成一第一鈍化保護層，第一鈍化保護層與n層金屬層的第n層金屬層直接接觸以及在裝置基底的背側形成一緩衝層。又在一些實施例中，此方法更包括在裝置基底的背側形成一遮蔽結構，其中遮蔽結構形成於一遮蔽區內的緩衝層上。在某些實施例中，此方法包括在裝置基底的前側形成一感測器，其中感測器形成於一感光區，且其中感測器用以感測從裝置基底的背側投射至感光區的光線。在不同的實施例中，此方法更包括在形成緩衝層之前，將一承載基底接合至裝置基底的一前側。在一些實施例中，第一鈍化保護層的製做包括使用PECVD製程。又在一些實施例中，在接合墊及遮蔽結構的製做中，接合墊的厚度相同於遮蔽結構。又在一些實施例中，開口形成於接合區，且其中在開口的製做中，開口垂直穿過內連結構。
上述說明提供許多不同的實施例或範例，用以實施本發明不同的特徵。以上所述的部件及排置的特定範例係用以簡化本說明。當然，此僅僅作為範例說明而並未用以限定本發明。因此，此處所述的部件可在不脫離本發明之精神和範圍內以不同於此處實施例的方式進行排列、組合或裝配。
以上敘述許多實施例的特徵，使所屬技術領域中具有通常知識者能夠清楚理解以下的說明。所屬技術領域中具有通常知識者能夠理解其可利用本發明揭示內容作為基礎，以設計或更動其他製程及結構而完成相同於上述實施例的目的及/或達到相同於上述實施例的優點。所屬技術領域中具有通常知識者亦能夠理解不脫離本發明之精神和範圍的等效構造可在不脫離本發明之精神和範圍內作任意之更動、替代與潤飾。
100．．．方法
102、104、106、108、110、112、114、116．．．步驟
200．．．影像感測裝置
210．．．裝置基底
212．．．前側
214．．．背側
216．．．接合區
217．．．遮蔽區
218．．．感光區
220．．．感測器
222．．．淺溝槽隔離層
230．．．內連結構
232．．．內層介電層
234、236、238、240．．．金屬層間介電層
242、244、246．．．金屬層
248．．．金屬層/頂層金屬層
250、282．．．鈍化保護層
260．．．承載基底
262、278、280．．．厚度
263．．．抗反射層
264．．．緩衝層
270．．．開口
272．．．寬度
274．．．接合墊
276．．．遮蔽結構
第1圖係繪示出根據本實施例不同型態之半導體裝置製造方法流程圖。
第2至7圖係繪示出第1圖中方法之半導體裝置於不同製造階段的剖面示意圖。
200．．．影像感測裝置
210．．．裝置基底
212．．．前側
214．．．背側
216．．．接合區
217．．．遮蔽區
218．．．感光區
220．．．感測器
222．．．淺溝槽隔離層
230．．．內連結構
232．．．內層介電層
234、236、238、240．．．金屬層間介電層
242、244、246．．．金屬層
248．．．金屬層/頂層金屬層
250、282．．．鈍化保護層
260．．．承載基底
262、278、280．．．厚度
263．．．抗反射層
264．．．緩衝層
270．．．開口
272．．．寬度
274．．．接合墊
276．．．遮蔽結構

Claims (10)

  1. 一種半導體裝置，包括：一裝置基底，具有一前側及一背側；一內連結構，設置於該裝置基底的該前側上，該內連結構具有具有一n層金屬層；以及一接合墊，延伸穿過該內連結構，且與該n層金屬層的第n層金屬層直接接觸，其中該接合墊在該內連結構中具有一暴露的側壁。
  2. 如申請專利範圍第1項所述之半導體裝置，更包括：一遮蔽結構，設置於該裝置基底的該背側；一感光區，設置於該裝置基底內，該感光區用以感測從該裝置基底的該背側投射至該感光區的光線；一第一鈍化保護層，設置於該裝置基底的該前側，其中該第一鈍化保護層與該n層金屬層的該第n層金屬層直接接觸；一承載基底，接合至該第一鈍化保護層；一第一緩衝層，設置於該裝置基底的該背側；以及一第二鈍化保護層，設置於該裝置基底的該背側。
  3. 一種半導體裝置，包括：一第一基底，具有一接合區及一非接合區，且具有一前側及一背側，其中該非接合區包括一感光區，具有至少一影像感測裝置；一內連結構，具有複數個金屬層，設置於該第一基底的該前側； 一開口，位於該第一基底的該背側，其中該開口形成於該接合區內，且其中該開口延伸穿過該裝置基底至該內連結構的該等金屬層的一頂層金屬層；以及一第一導電材料，填入位於接合區的該第一基底的該背側的該開口內，其中該第一導電材料在該內連結構中具有一暴露的側壁。
  4. 如申請專利範圍第3項所述之半導體裝置，更包括：一第二導電材料，設置於該非接合區的該第一基底的該背側上；一透明層，設置於該第二基底的該背側上；一第二基底，接合至該第一基底的該前側；以及一鈍化保護層，設置於該第一基底的該前側，其中該鈍化保護層包括一材料，其擇自於由氧化矽及氮化矽所組成之族群。
  5. 一種半導體裝置之製造方法，包括：提供一裝置基底，其具有一前側及一背側；在該裝置基底的該前側上形成一內連結構，其具有一n層金屬層；在該裝置基底的該背側形成一開口，其延伸穿過該內連結構，且露出該n層金屬層的第n層金屬層；以及在該裝置基底的該背側的該開口內形成一接合墊，該接合墊與該n層金屬層中露出的該第n層金屬層直接接觸，其中該接合墊在該內連結構中具有一暴露的側壁。
  6. 如申請專利範圍第5項所述之半導體裝置之製造 方法，更包括：在該裝置基底的該前側形成一第一鈍化保護層，該第一鈍化保護層與該n層金屬層的該第n層金屬層直接接觸；以及在該裝置基底的該背側形成一緩衝層。
  7. 如申請專利範圍第6項所述之用半導體裝置之製造方法，更包括：在該裝置基底的該背側形成一遮蔽結構，其中該遮蔽結構形成於一遮蔽區內的該緩衝層上。
  8. 如申請專利範圍第6項所述之半導體裝置之製造方法，更包括：在該裝置基底的該前側形成一感測器，其中該感測器形成於一感光區，且其中該感測器用以感測從該裝置基底的該背側投射至該感光區的光線。
  9. 如申請專利範圍第7項所述之半導體裝置之製造方法，更包括：在形成該緩衝層之前，將一承載基底接合至該裝置基底的一前側。
  10. 如申請專利範圍第7項所述之半導體裝置之製造方法，更包括：在該裝置基底的該背側形成一第二鈍化保護層，其中該第二鈍化保護層位於該接合墊及該遮蔽結構上。
TW101100023A 2011-05-20 2012-01-02 半導體裝置及其製造方法 TWI476890B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/112,755 US8664736B2 (en) 2011-05-20 2011-05-20 Bonding pad structure for a backside illuminated image sensor device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
TW201248817A TW201248817A (en) 2012-12-01
TWI476890B true TWI476890B (zh) 2015-03-11

Family

ID=47087872

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101100023A TWI476890B (zh) 2011-05-20 2012-01-02 半導體裝置及其製造方法

Country Status (6)

Country Link
US (1) US8664736B2 (zh)
JP (2) JP2012244177A (zh)
KR (1) KR101261745B1 (zh)
CN (1) CN102790058B (zh)
DE (1) DE102011055767B4 (zh)
TW (1) TWI476890B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8664736B2 (en) 2011-05-20 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding pad structure for a backside illuminated image sensor device and method of manufacturing the same
JP2012256639A (ja) * 2011-06-07 2012-12-27 Toshiba Corp 半導体装置の製造方法
KR20130120199A (ko) * 2012-04-25 2013-11-04 삼성전자주식회사 반도체 장치의 제조 방법
US10056353B2 (en) * 2013-12-19 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
US9412719B2 (en) 2013-12-19 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
US9679936B2 (en) 2014-02-27 2017-06-13 Semiconductor Components Industries, Llc Imaging systems with through-oxide via connections
US9252179B2 (en) * 2014-06-13 2016-02-02 Visera Technologies Company Limited Image sensor structures
US9449914B2 (en) 2014-07-17 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated circuits with redistribution lines
US9748301B2 (en) * 2015-01-09 2017-08-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10217783B2 (en) 2015-04-08 2019-02-26 Semiconductor Components Industries, Llc Methods for forming image sensors with integrated bond pad structures
US9818776B2 (en) 2015-04-08 2017-11-14 Semiconductor Components Industries, Llc Integrating bond pad structures with light shielding structures on an image sensor
US10014271B2 (en) * 2015-11-20 2018-07-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same
CN106910693B (zh) * 2015-12-23 2019-11-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
JP6783688B2 (ja) * 2017-03-14 2020-11-11 エイブリック株式会社 半導体装置および半導体装置の製造方法
CN107204349A (zh) * 2017-07-19 2017-09-26 武汉新芯集成电路制造有限公司 一种铝垫放置方法以及铝垫结构
US10707358B2 (en) * 2018-07-04 2020-07-07 Globalfoundries Singapore Pte. Ltd. Selective shielding of ambient light at chip level
US11227836B2 (en) * 2018-10-23 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure for enhanced bondability
CN112526315B (zh) * 2020-11-05 2021-11-12 长江存储科技有限责任公司 一种封装芯片的测试方法
CN113644084B (zh) * 2021-08-06 2023-12-01 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090185060A1 (en) * 2008-01-21 2009-07-23 Sony Corporation Solid-state imaging device, method of fabricating solid-state imaging device, and camera
US20090321888A1 (en) * 2007-12-06 2009-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment for backside illumination sensor

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6004857A (en) * 1998-09-17 1999-12-21 Taiwan Semiconductor Manufacturing Company Method to increase DRAM capacitor via rough surface storage node plate
JP3324581B2 (ja) * 1999-09-21 2002-09-17 日本電気株式会社 固体撮像装置及びその製造方法
US7507598B2 (en) 2003-06-06 2009-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor fabrication method and structure
JP4016340B2 (ja) * 2003-06-13 2007-12-05 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
JP4046069B2 (ja) * 2003-11-17 2008-02-13 ソニー株式会社 固体撮像素子及び固体撮像素子の製造方法
KR100593162B1 (ko) 2004-03-22 2006-06-26 매그나칩 반도체 유한회사 이미지센서 및 그 제조방법
WO2006137867A1 (en) * 2004-09-17 2006-12-28 California Institute Of Technology Fabrication method for back-illuminated cmos or ccd imagers made from soi wafer
US20060191567A1 (en) * 2005-02-28 2006-08-31 Fuji Photo Film Co., Ltd. Photoelectric conversion element and method for producing photoelectric conversion element
JP2008066440A (ja) * 2006-09-06 2008-03-21 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20080246152A1 (en) * 2007-04-04 2008-10-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with bonding pad
US7659595B2 (en) 2007-07-16 2010-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded bonding pad for backside illuminated image sensor
US7510899B2 (en) 2007-08-10 2009-03-31 United Microelectronics Corp. Methods for fabricating a CMOS image sensor
KR20090033636A (ko) * 2007-10-01 2009-04-06 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR100938951B1 (ko) 2007-12-05 2010-01-26 크로스텍 캐피탈, 엘엘씨 후면 조사 이미지 센서 및 그 제조방법
JP5422914B2 (ja) 2008-05-12 2014-02-19 ソニー株式会社 固体撮像装置の製造方法
JP4799594B2 (ja) * 2008-08-19 2011-10-26 株式会社東芝 固体撮像装置およびその製造方法
CN101814478B (zh) * 2009-02-24 2012-07-25 台湾积体电路制造股份有限公司 图像感测装置及其制造方法
US8227288B2 (en) 2009-03-30 2012-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor and method of fabricating same
JP2010263130A (ja) * 2009-05-08 2010-11-18 Olympus Corp 半導体装置および半導体装置の製造方法
US8344471B2 (en) 2009-07-29 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor big via bonding pad application for AICu process
US8664736B2 (en) 2011-05-20 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding pad structure for a backside illuminated image sensor device and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090321888A1 (en) * 2007-12-06 2009-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment for backside illumination sensor
US20090185060A1 (en) * 2008-01-21 2009-07-23 Sony Corporation Solid-state imaging device, method of fabricating solid-state imaging device, and camera

Also Published As

Publication number Publication date
JP5960232B2 (ja) 2016-08-02
CN102790058A (zh) 2012-11-21
TW201248817A (en) 2012-12-01
DE102011055767A1 (de) 2012-11-22
KR101261745B1 (ko) 2013-05-07
US8664736B2 (en) 2014-03-04
JP2015057853A (ja) 2015-03-26
DE102011055767B4 (de) 2015-05-28
CN102790058B (zh) 2016-01-13
JP2012244177A (ja) 2012-12-10
US20120292730A1 (en) 2012-11-22
KR20120130307A (ko) 2012-11-30

Similar Documents

Publication Publication Date Title
TWI476890B (zh) 半導體裝置及其製造方法
TWI585916B (zh) 半導體結構及半導體裝置製造方法
TWI452683B (zh) 半導體元件及其製造方法
US9543355B2 (en) Dark current reduction for back side illuminated image sensor
TWI612648B (zh) 正面受光型影像感測器
TWI528536B (zh) 在背照式影像感測器晶片內形成多層金屬膜堆疊的方法及背照式影像感測器裝置
US8674467B2 (en) Image sensor and method of fabricating same
US11869916B2 (en) Bond pad structure for bonding improvement