TWI474591B

TWI474591B - 電源轉換電路的控制信號產生電路和相關的邏輯重生電路

Info

Publication number: TWI474591B
Application number: TW102115790A
Authority: TW
Inventors: Pei Kai Tseng; Chien Fu Tang; Isaac Y Chen; Ya Tzu Wu; Hung Der Su
Original assignee: Richtek Technology Corp
Priority date: 2013-05-02
Filing date: 2013-05-02
Publication date: 2015-02-21
Also published as: TW201444239A

Description

電源轉換電路的控制信號產生電路和相關的邏輯重生電路

本發明有關電源轉換電路(power converter)，尤指一種電源轉換電路的控制信號產生電路和相關的邏輯重生電路。

在工業級的應用中，電源轉換電路的輸入電壓比一般日常用電的伏特數高出許多，例如，1000伏特，甚至高達1200伏特。傳統電源轉換電路中的控制信號產生電路通常無法承受如此高的電壓值，因此，若電源轉換電路的輸入電壓逆流至控制信號產生電路，便會使控制信號產生電路受損，進而導致電源轉換電路發生故障。

有鑑於此，如何提升電源轉換電路內部的控制信號產生電路的抗高壓能力，實為業界有待解決的問題。

本說明書提供一種電源轉換電路的控制信號產生電路，該電源轉換電路包含一邏輯重生電路、一第一開關、一第二開關、以及一電感裝置，該電感裝置耦接於該第一開關和該第二開關之間的一節點，且該邏輯重生電路利用一上橋控制信號和一下橋控制信號來分別控制該第一開關和該第二開關，該控制信號產生電路包含：一控制電路，設置成產生一第一信號；一第一邏輯電路，耦接於該控制電路，且設置成依據該第一信號產生一第二信號；以及一第一傳輸裝置，耦接於該第一邏輯電路，且設置成依據該第二信號以及一參考信號產生一第一控制信號，其中，該參考信號對應於該節點上的一電壓；其中，該第一傳輸裝置形成一第一等效電容，且該邏輯重生電路依據至少該第一控制信號來產生該上橋控制信號和該下橋控制信號。

本說明書另提供一種電源轉換電路的邏輯重生電路，該電源轉換電路包含一控制信號產生電路、一第一開關、一第二開關、以及一電感裝置，該電感裝置耦接於該第一開關和該第二開關之間的一節點，該邏輯重生電路包含：一第一傳輸裝置，當耦接於該控制信號產生電路時，該第一傳輸裝置依據該控制信號產生電路產生的一第二信號以及一參考信號，產生一第一控制信號，其中，該參考信號對應於該節點上的一電壓；一第二邏輯電路，耦接於該第一傳輸裝置，且設置成依據至少該第一控制信號產生一設置信號以及一重置信號；一正反器，耦接於該第二邏輯電路，且設置成依據該設置信號以及該重置信號產生一上橋控制信號，以控制該第一開關的導通時間；以及一第三邏輯電路，耦接於該正反器，且設置成依據該上橋控制信號產生一下橋控制信號，以控制該第二開關的導通時間；其中，該第一傳輸裝置形成一第一等效電容。

本說明書另提供一種電源轉換電路的控制電路，該電源轉換電路包含一邏輯重生電路、一第一開關、一第二開關、以及一電感裝置，該電感裝置耦接於該第一開關和該第二開關之間的一節點，且該邏輯重生電路利用一上橋控制信號和一下橋控制信號來分別控制該第一開關和該第二開關，該控制電路包含：一控制電路，設置成產生差動式的一第一信號以及一第一反相信號；以及一第一傳輸裝置，耦接於該控制電路，且設置成依據該第一信號以及一參考信號產生一第三控制信號，其中，該參考信號對應於該節點上的一電壓；其中，該第一傳輸裝置形成一第一等效電容，且該邏輯重生電路依據至少該第三控制信號來產生該上橋控制信號和該下橋控制信號。

上述實施例的優點之一，是可避免電源轉換電路內部的控制信號產生電路遭受到高壓信號的破壞。

上述實施例的另一優點，是可提升電源轉換電路的抗雜訊能力。

本發明的其他優點將藉由以下的說明和圖式進行更詳細的解說。

100、1100．．．電源轉換電路

110、1110．．．控制信號產生電路

111．．．控制電路

113、131、135．．．邏輯電路

115、117．．．傳輸裝置

130．．．邏輯重生電路

133．．．正反器

150、170．．．開關

190．．．電感裝置

210．．．保護窗

220、230．．．指示脈波

310、510、710、910．．．基底

312、314、542、544、712、714、912、914．．．表面

320、330、520、530、540、720、730、750、922、932．．．介電層

340、350、550、560、760、770、940、950．．．金屬體

410、420、610、620、640、810、820、1010、1020．．．寄生電容

740、924、934．．．導孔層

920．．．阻隔區

930．．．連接區

942、944、952、954．．．金屬區段

HS1、HS2、HS3．．．控制信號

HV．．．輸入電壓

LG．．．下橋控制信號

LX．．．節點

P1．．．保護時段

PWM．．．脈寬調變信號

Reset．．．重置信號

REF．．．參考信號

S1、S2．．．信號

S1b．．．反相信號

Set．．．設置信號

T1、T2、T3、T4．．．時間

UG．．．下橋控制信號

圖1為本發明一實施例的電源轉換電路簡化後的功能方塊圖。

圖2為圖1的電源轉換電路的一運作實施例簡化後的時序圖。

圖3為圖1中的第一傳輸裝置的第一實施例簡化後的示意圖。

圖4為圖3中的第一傳輸裝置沿著A-A’方向簡化後的剖面示意圖。

圖5為圖1中的第一傳輸裝置的第二實施例簡化後的示意圖。

圖6為圖5中的第一傳輸裝置沿著B-B’方向簡化後的剖面示意圖。

圖7為圖1中的第一傳輸裝置的第三實施例簡化後的示意圖。

圖8為圖7中的第一傳輸裝置沿著C-C’方向簡化後的剖面示意圖。

圖9為圖1中的第一傳輸裝置的第四實施例簡化後的示意圖。

圖10為圖9中的第一傳輸裝置沿著D-D’方向簡化後的剖面示意圖。

圖11為本發明另一實施例的電源轉換電路簡化後的功能方塊圖。

以下將配合相關圖式來說明本發明的實施例。在圖式中，相同的標號表示相同或類似的元件或流程步驟。

圖1為本發明一實施例的電源轉換電路100簡化後的功能方塊圖。電源轉換電路100包含控制信號產生電路(control signal generating circuit)110、邏輯重生電路(logic regeneration circuit)130、第一開關150、第二開關170、以及電感裝置190。控制信號產生電路110設置成產生第一控制信號HS1及第二控制信號HS2。邏輯重生電路130耦接於控制信號產生電路110，且設置成依據第一控制信號HS1及第二控制信號HS2，產生上橋控制信號UG及下橋控制信號LG。第一開關150的第一端耦接於一輸入電壓HV，第一開關150的第二端耦接於節點LX，且第一開關150的控制端耦接於邏輯重生電路130。第二開關170的第一端耦接於節點LX，第二開關170的第二端耦接於一固定電位端(例如，接地端)，且第二開關170的控制端耦接於邏輯重生電路130。電感裝置190的一端耦接於第一開關150和第二開關170之間的節點LX。在工業級的應用中，前述的輸入電壓HV可以是1000伏特、1200伏特，甚至是更高伏特數的高壓信號。

邏輯重生電路130會利用上橋控制信號UG來設置第一開關150的導通時間，並會利用下橋控制信號LG來設置第二開關170的導通時間。電感裝置190用於依據節點LX上的電壓產生後級電路所需的輸出電壓信號。

實作上，第一開關150與第二開關170可用控制邏輯相同的兩電晶體來實現，也可分別採用控制邏輯相反的兩電晶體來實現。

為了圖面簡潔而便於說明，電源轉換電路100中的其他元件與連接關係並未繪示於圖1中。

在圖1的實施例中，控制信號產生電路110包含有控制電路111、第一邏輯電路113、第一傳輸裝置115、以及第二傳輸裝置117。控制電路111設置成產生一對差動式的第一信號S1以及第一反相信號S1b。第一邏輯電路113耦接於控制電路111，且設置成依據第一信號S1產生不完全同步於第一反相信號S1b的第二信號S2。在本實施例中，第二信號S2與第一反相信號S1b不同步的時間長度，是上橋控制信號UG或下橋控制信號LG處於有效狀態的時間長度的至少20%。第一傳輸裝置115耦接於第一邏輯電路113，且設置成依據第二信號S2以及參考信號REF產生第一控制信號HS1。前述的參考信號REF對應於前述節點LX上的電壓大小。第二傳輸裝置117耦接於控制電路111，且設置成依據第一反相信號S1b以及參考信號REF產生第二控制信號HS2。在本實施例中，第一傳輸裝置115會形成一第一等效電容，第二傳輸裝置117會形成一第二等效電容，且第一等效電容和第二等效電容皆具有足夠高的電容值。

實作上，控制電路111可用各種PWM信號產生器或PFM信號產生器來實現。例如，控制電路111可用正反器、閂鎖器、或是其他邏輯電路的組合實現。

第一傳輸裝置115的等效電容值愈高，第一傳輸裝置115承受高壓信號衝擊的能力會愈強。同樣地，第二傳輸裝置117的等效電容值愈高，第二傳輸裝置117承受高壓信號衝擊的能力也會愈強。在電源轉換電路100運作的過程中，倘若輸入電壓HV逆流至控制信號產生電路110，則可利用第一傳輸裝置115和第二傳輸裝置117的高等效電容值，來吸收輸入電壓HV的高壓衝擊，以避免輸入電壓HV的高壓成分直接衝擊到控制信號產生電路110中的第一邏輯電路113和控制電路111。換言之，藉由第一傳輸裝置115和第二傳輸裝置117的設置，可有效避免電源轉換電路100中的控制信號產生電路110受到輸入電壓HV的高壓破壞。

前述第一傳輸裝置115和第二傳輸裝置117所耦接的參考信號REF，可以是一外部預設信號或是電源轉換電路100內部的信號。例如，控制信號產生電路110可直接利用節點LX上的電壓信號來作為參考信號REF。或者，控制信號產生電路110也可以將節點LX上的電壓信號進行降壓，以產生與節點LX上的電壓信號具有比例關係的降壓信號，再利用該降壓信號作為參考信號REF。當利用節點LX上的電壓信號來作為參考信號REF時，能有效降低第一傳輸裝置115和第二傳輸裝置117所承受的的電壓差，故可提升第一傳輸裝置115和第二傳輸裝置117承受輸入電壓HV的能力。

接著，邏輯重生電路130會依據第一控制信號HS1以及第二控制信號HS2，產生上橋控制信號UG以及下橋控制信號LG，以分別控制第一開關150以及第二開關170的導通時間。

在本實施例中，邏輯重生電路130包含有第二邏輯電路131、正反器133、以及第三邏輯電路135。當第二邏輯電路131耦接於第一傳輸裝置115以及第二傳輸裝置117時，第二邏輯電路131會產生設置信號Set以及重置信號Reset。正反器133耦接於第二邏輯電路131，且設置成依據設置信號Set以及重置信號Reset產生上橋控制信號UG，以控制第一開關150的導通時間。第三邏輯電路135耦接於正反器133，且設置成依據上橋控制信號UG產生下橋控制信號LG，以控制第二開關170的導通時間。

前述電源轉換電路100中的不同功能方塊可分別用不同的電路來實現，也可整合在一單一電路晶片中。例如，可將第一開關150以及第二開關170整合到邏輯重生電路130中。

圖2為圖1的電源轉換電路100中的一運作實施例簡化後的時序圖。為方便說明起見，在此係假設控制信號產生電路110的控制電路111是用PWM信號產生器來實現。在圖2的實施例中，控制電路111的內部元件所產生的脈寬調變信號PWM，會在時間T1時由低準位切換至高準位，且在時間T2時由高準位切換至低準位。為方便說明起見，在此假設脈寬調變信號PWM、上橋控制信號UG、和下橋控制信號LG皆為高態有效信號。

控制電路111會產生與脈寬調變信號PWM的邊緣相對應的一對差動式的第一信號S1和第一反相信號S1b。如前所述，第一邏輯電路113會依據第一信號S1產生不完全同步於第一反相信號S1b的第二信號S2。如圖2所示，第一邏輯電路113會在第二信號S2中加入一段額外的有效脈波，以形成一保護窗(protection window)210，使得第二信號S2與第一反相信號S1b不同步的時段為一保護時段P1。在一實施例中，前述的保護時段P1佔了T1～T2時段的至少20%。亦即，保護時段P1的時間長度，相當於是脈寬調變信號PWM處於有效狀態的時間長度的至少20%。

第一傳輸裝置115會依據第二信號S2產生相對應的第一控制信號HS1。第二傳輸裝置117會依據第一反相信號S1b產生相對應的第二控制信號HS2。由於第二信號S2與第一反相信號S1b不完全同步，故第一控制信號HS1也不完全同步於第二控制信號HS2。在對應於第二信號S2中的保護窗210的信號邊緣的時間點，第一傳輸裝置115所產生的第一控制信號HS1中，會出現相對應的第一指示脈波220以及第二指示脈波230。

如圖2所示，當邏輯重生電路130中的第二邏輯電路131第一次偵測到第一控制信號HS1與第二控制信號HS2開始呈現差動式信號的變化態樣時，第二邏輯電路131會將設置信號Set切換至有效狀態。當第二邏輯電路131將設置信號Set切換至有效狀態時，正反器133會受到設置信號Set的邊緣觸發，而將上橋控制信號UG切換至有效狀態，以導通第一開關150。此時，第三邏輯電路135會依據上橋控制信號UG將下橋控制信號LG切換至無效狀態，以截止第二開關170。

在本實施例中，第二邏輯電路131不會一直藉由比較第一控制信號HS1與第二控制信號HS2間的相位關係，來決定設置信號Set的準位。相反地，第二邏輯電路131會在經過預定數量的工作時脈週期時，例如，在圖2中的時間T3，便忽略第一控制信號HS1與第二控制信號HS2間的相位關係，並將設置信號Set切換至無效狀態。此時，後級的正反器133的輸出信號不會受到影響，因此，上橋控制信號UG仍會維持在有效狀態，而下橋控制信號LG仍會維持在無效狀態。如此一來，如圖2所示，即使之後第一控制信號HS1與第二控制信號HS2中有雜訊出現，也不會影響到上橋控制信號UG和下橋控制信號LG的狀態。換言之，前述第二邏輯電路131產生設置信號Set的方式，可提升電源轉換電路100的抗雜訊能力。

第二邏輯電路131可藉由偵測第一控制信號HS1中的第一指示脈波220和第二指示脈波230的方式，來辨識出前述保護窗210所對應的保護時段P1的所在時間。在保護時段P1中，第二邏輯電路131會無視於第二控制信號HS2的變化，以避免因第二控制信號HS2中的雜訊而誤觸發重置信號Reset的情況發生。換言之，前述第一邏輯電路113在第二信號S2中所設置的保護窗210，可降低第二邏輯電路131因第二控制信號HS2中的雜訊而發生誤作動的情況，故能提升電源轉換電路100的抗雜訊能力。

在保護時段P1結束之後，若第二邏輯電路131偵測到第一控制信號HS1與第二控制信號HS2又再次呈現差動式信號的變化態樣，則第二邏輯電路131會將重置信號Reset切換至有效狀態。當第二邏輯電路131將重置信號Reset切換至有效狀態時，正反器133會受到重置信號Reset的邊緣觸發，而將上橋控制信號UG切換至無效狀態，以截止第一開關150。此時，第三邏輯電路135會依據上橋控制信號UG將下橋控制信號LG切換至有效狀態，以導通第二開關170。

同樣地，第二邏輯電路131會在經過預定數量的工作時脈週期時，例如，在圖2中的時間T4，便忽略第一控制信號HS1與第二控制信號HS2間的相位關係，並將重置信號Reset切換至無效狀態。此時，後級的正反器133的輸出信號不會受到影響，因此，上橋控制信號UG仍會維持在無效狀態，而下橋控制信號LG仍會維持在有效狀態。如此一來，即使之後第一控制信號HS1與第二控制信號HS2中有雜訊出現，也不會影響到上橋控制信號UG和下橋控制信號LG的狀態。換言之，前述第二邏輯電路131產生重置信號Reset的方式，可提升電源轉換電路100的抗雜訊能力。

由上述的說明可知，邏輯重生電路130會依據控制信號產生電路110輸出的第一控制信號HS1與第二控制信號HS2，來產生與脈寬調變信號PWM相對應的上橋控制信號UG和下橋控制信號LG，且上橋控制信號UG和下橋控制信號LG和邊緣會對應於脈寬調變信號PWM的邊緣。因此，前述第二信號S2與第一反相信號S1b不同步的時間長度，亦即保護時段P1的時間長度，會相當於是上橋控制信號UG和下橋控制信號LG的其中之一處於有效狀態的時間長度的至少20%。例如，在前述圖2的實施例中，前述第二信號S2與第一反相信號S1b不同步的時間長度，會相當於是上橋控制信號UG處於有效狀態的時間長度的至少20%。

以下將搭配圖3至圖10來進一步說明前述的第一傳輸裝置115和第二傳輸裝置117的實施方式。

請參考圖3及圖4。圖3為圖1中的第一傳輸裝置115的第一實施例簡化後的示意圖。圖4為圖3中的第一傳輸裝置115沿著A-A’方向簡化後的剖面示意圖。第一傳輸裝置115包含有基底310、第一介電層320、第二介電層330、第一蜿蜒狀(meandering)金屬體340、以及第二蜿蜒狀金屬體350。基底310的第二表面314耦接於參考信號REF。第一介電層320位於基底310上。第二介電層330位於第一介電層320上。第一蜿蜒狀金屬體340位於第二介電層330中，且垂直於基底310的第一表面312。第二蜿蜒狀金屬體350位於第二介電層330中，且垂直於基底310的第一表面312。換言之，第一蜿蜒狀金屬體340與第二蜿蜒狀金屬體350兩者皆垂直於基底310。

在本實施例中，第一蜿蜒狀金屬體340與第二蜿蜒狀金屬體350彼此相鄰但不接觸，使得第一蜿蜒狀金屬體340與第二蜿蜒狀金屬體350間形成具有高電容值的等效電容，可避免輸入電壓HV經由信號傳遞路徑，逆流回控制信號產生電路110而損壞控制信號產生電路110中的電路。

如圖4所示，基底310的第一表面312與第二表面314間會形成第一寄生電容410。基底310與第二介電層330間則會形成第二寄生電容420。前述的第一寄生電容410與第二寄生電容420會形成串聯組態，並可等效成一等效寄生電容。藉由電容的串聯效應，上述等效寄生電容的電容值，會小於第一寄生電容410以及第二寄生電容420的個別電容值。因此，基底310中的第一寄生電容410，以及第一介電層320中的第二寄生電容420不會影響到第一控制信號HS1的傳輸品質。換言之，採用圖3和圖4架構的第一傳輸裝置115，並不會影響到邏輯重生電路130所產生的上橋控制信號UG以及下橋控制信號LG的信號品質。

第二傳輸裝置117與第一傳輸裝置115的架構相同，因此，有關前述圖3與圖4中的第一傳輸裝置115的實施方式、運作方式、以及優點的說明，也適用於第二傳輸裝置117。為簡潔起見，在此不重複敘述。

由前述說明可知，藉由第一傳輸裝置115和第二傳輸裝置117的設置，可有效避免電源轉換電路100中的控制信號產生電路110受到輸入電壓HV的高壓破壞，且不會影響到第一控制信號HS1和第二控制信號HS2的傳輸品質。另外，前述控制信號產生電路110中的第一邏輯電路113產生第二信號S2的方式，可降低邏輯重生電路130因第二控制信號HS2中的雜訊而發生誤作動的情況，故能提升電源轉換電路100的抗雜訊能力。再者，前述邏輯重生電路130中的第二邏輯電路131產生設置信號Set和重置信號Reset的方式，也可降低邏輯重生電路130因第一控制信號HS1和第二控制信號HS2中的雜訊而發生誤作動的情況，同樣能提升電源轉換電路100的抗雜訊能力。

請參考圖5及圖6。圖5為圖1中的第一傳輸裝置115的第二實施例簡化後的示意圖。圖6為圖5中的第一傳輸裝置115沿著B-B’方向簡化後的剖面示意圖。第一傳輸裝置115包含有基底510、第一介電層520、第二介電層530、第三介電層540、第一蜿蜒狀金屬體550、以及第二蜿蜒狀金屬體560。第一介電層520位於基底510上。第二介電層530位於第一介電層520上。第三介電層540的第一表面542直接連接於基底510，且第三介電層540的第二表面544耦接於參考信號REF。第一蜿蜒狀金屬體550位於第二介電層530中，且垂直於第三介電層540的第一表面542。第二蜿蜒狀金屬體560位於第二介電層530中，且垂直於第三介電層540的第一表面542。換言之，第一蜿蜒狀金屬體550與第二蜿蜒狀金屬體560兩者皆垂直於基底510。

在本實施例中，第一蜿蜒狀金屬體550與第二蜿蜒狀金屬體560彼此相鄰但不接觸，使得第一蜿蜒狀金屬體550與第二蜿蜒狀金屬體560間形成具有高電容值的等效電容，可避免輸入電壓HV經由信號傳遞路徑，逆流回控制信號產生電路110而損壞控制信號產生電路110中的電路。

如圖6所示，第一介電層520與第三介電層540間會形成第一寄生電容610。基底510與第二介電層530間會形成第二寄生電容620。第三介電層540的第一表面542與第二表面544間會形成第三寄生電容640。前述的第一寄生電容610、第二寄生電容620、以及第三寄生電容640會形成串聯組態，並可等效成一等效寄生電容。藉由電容的串聯效應，上述等效寄生電容的電容值，會小於第一寄生電容610的電容值、第二寄生電容620的電容值、以及第三寄生電容640的電容值。因此，基底510中的第一寄生電容610、第一介電層520中的第二寄生電容620、以及第三介電層540中的第三寄生電容640不會影響到第一控制信號HS1的傳輸品質。換言之，採用圖5和圖6架構的第一傳輸裝置115，並不會影響到邏輯重生電路130所產生的上橋控制信號UG以及下橋控制信號LG的信號品質。

請參考圖7及圖8。圖7為圖1中的第一傳輸裝置115的第三實施例簡化後的示意圖。圖8為圖7中的第一傳輸裝置115沿著C-C’方向簡化後的剖面示意圖。第一傳輸裝置115包含有基底710、第一介電層720、第二介電層730、導孔層740、第三介電層750、第一蜿蜒狀金屬體760、以及第二蜿蜒狀金屬體770。基底710的第二表面714耦接於參考信號REF。第一介電層720位於基底710上。第二介電層730位於第一介電層720上。導孔層740位於第二介電層730上。第三介電層750位於導孔層740上。第一蜿蜒狀金屬體760垂直於基底710的第一表面712。第一蜿蜒狀金屬體760的第一部份位於第三介電層750中，第一蜿蜒狀金屬體760的第二部份位於第二介電層730中，且第一蜿蜒狀金屬體760的第一部份和第二部份藉由導孔層740相耦接。第二蜿蜒狀金屬體770垂直於基底710的第一表面712。第二蜿蜒狀金屬體770的第一部份位於第三介電層750中，第二蜿蜒狀金屬體770的第二部份位於第二介電層730中，且第二蜿蜒狀金屬體770的第一部份和第二部份藉由導孔層740相耦接。換言之，第一蜿蜒狀金屬體760與第二蜿蜒狀金屬體770兩者皆垂直於基底710。

在本實施例中，第一蜿蜒狀金屬體760與第二蜿蜒狀金屬體770彼此相鄰但不接觸，使得第一蜿蜒狀金屬體760與第二蜿蜒狀金屬體770間形成具有高電容值的等效電容，可避免輸入電壓HV經由信號傳遞路徑，逆流回控制信號產生電路110而損壞控制信號產生電路110中的電路。

如圖8所示，基底710的第一表面712與第二表面714間會形成第一寄生電容810。基底710與第二介電層730間會形成第二寄生電容820。前述的第一寄生電容810與第二寄生電容820會形成串聯組態，並可等效成一等效寄生電容。藉由電容的串聯效應，上述等效寄生電容的電容值，會小於第一寄生電容810的電容值以及第二寄生電容820的電容值。因此，基底710中的第一寄生電容810，以及第一介電層720中的第二寄生電容820不會影響到第一控制信號HS1的傳輸品質。換言之，採用圖7和圖8架構的第一傳輸裝置115，並不會影響到邏輯重生電路130所產生的上橋控制信號UG以及下橋控制信號LG的信號品質。

請參考圖9及圖10。圖9為圖1中的第一傳輸裝置115的第四實施例簡化後的示意圖。圖10為圖9中的第一傳輸裝置115沿著D-D’方向簡化後的剖面示意圖。第一傳輸裝置115包含有基底910、阻隔區920、連接區930、第一蜿蜒狀金屬體940、以及第二蜿蜒狀金屬體950。基底910的第二表面914耦接於參考信號REF。阻隔區920包含有至少一阻隔區介電層922，且每一阻隔區介電層922上設置有一阻隔區導孔層924。連接區930包含有至少三個連接區介電層932，且每兩個連接區介電層932間設置有一連接區導孔層934。第一蜿蜒狀金屬體940包含至少一第一金屬區段942以及多個第二金屬區段944。第二蜿蜒狀金屬體950包含至少一第三金屬區段952以及多個第四金屬區段954。

如圖10所示，各第一金屬區段942、各第二金屬區段944、各第三金屬區段952、以及各第四金屬區段954皆垂直於基底910的第一表面912。換言之，第一蜿蜒狀金屬體940與第二蜿蜒狀金屬體950兩者皆垂直於基底910。

各第一金屬區段942的至少一部份位於阻隔區920的至少一阻隔區介電層922，各第一金屬區段942中的多個部份分別位於多個連接區介電層932，且各第一金屬區段942中的不同部份藉由至少一阻隔區導孔層924和多個連接區導孔層934相耦接。另外，各第二金屬區段944中的多個部份分別位於多個連接區介電層932，且各第二金屬區段944中的不同部份藉由多個連接區導孔層934相耦接。

各第三金屬區段952的至少一部份位於阻隔區920的至少一阻隔區介電層922，各第三金屬區段952中的多個部份分別位於多個連接區介電層932，且第三金屬區段952中的不同部份藉由至少一阻隔區導孔層924和多個連接區導孔層934相耦接。此外，各第四金屬區段954中的多個部份分別位於多個連接區介電層932，且各第四金屬區段954中的不同部份藉由多個連接區導孔層934相耦接。

藉由多個連接區導孔層934耦接第一蜿蜒狀金屬體940中的多個部分金屬體，以及耦接第二蜿蜒狀金屬體950中的多個部分金屬體，可增加第一蜿蜒狀金屬體940與第二蜿蜒狀金屬體950相鄰交錯但不接觸的面積，故可在有限的空間中形成具有更高電容值的等效電容，以避免輸入電壓HV經由信號傳遞路徑，逆流回控制信號產生電路110而損壞控制信號產生電路110中的電路。

上述的第一金屬區段942以及第三金屬區段952的金屬體積，大於各第二金屬區段944以及各第四金屬區段954的金屬體積，故可利用第一金屬區段942以及第三金屬區段952來避免各第二金屬區段944以及各第四金屬區段954受到外部的雜訊干擾。

如圖10所示，基底910的第一表面912與第二表面914間會形成第一寄生電容1010。基底910與連接區930之間形成第二寄生電容1020。前述的第一寄生電容1010與第二寄生電容1020，會形成串聯組態，並可等效成一等效寄生電容。藉由電容的串聯效應，上述等效寄生電容的電容值，會小於第一寄生電容1010的電容值以及第二寄生電容1020的電容值。因此，第一寄生電容1010以及第二寄生電容1020不會影響到第一控制信號HS1的傳輸品質。換言之，採用圖9和圖10架構的第一傳輸裝置115，並不會影響到邏輯重生電路130所產生的上橋控制信號UG以及下橋控制信號LG的信號品質。

第二傳輸裝置117與第一傳輸裝置115的架構相同，因此，有關前述圖5至圖10中的第一傳輸裝置115的實施方式、運作方式、以及優點的說明，也適用於第二傳輸裝置117。為簡潔起見，在此不重複敘述。

圖11為本發明另一實施例的電源轉換電路1100簡化後的功能方塊圖。電源轉換電路1100包含有控制信號產生電路1110、邏輯重生電路130、第一開關150、第二開關170、以及電感裝置190。圖11的實施例與圖1的實施例相似，主要差別在於電源轉換電路1100中的控制信號產生電路1110，省略了前述控制信號產生電路110中的第一邏輯電路113，以精簡電路的架構。

在圖11的實施例中，第一傳輸裝置115會直接依據第一信號S1以及參考信號REF產生第三控制信號HS3。由於第一信號S1與第一反相信號S1b為同步的差動式信號，故第三控制信號HS3也會同步於第二傳輸裝置117產生的第二控制信號HS2。

前述實施例中的邏輯重生電路130、第一開關150、第二開關170、以及電感裝置190等元件的實施方式、運作方式、以及相關優點的說明，也適用於圖11的實施例中，為簡潔起見，在此不重複敘述。

實作上，可將前述控制信號產生電路110或控制信號產生電路1110中的傳輸裝置117省略，以進一步簡化電路架構。此時，邏輯重生電路130可單獨依據第一控制信號HS1或第三控制信號HS3來產生上橋控制信號UG以及下橋控制信號LG，進而降低電路的複雜度。

在上述的實施例中，每一個功能方塊都能夠以多個電路元件的方式實施，或者多個功能方塊皆能夠適當的結合為單一個電路元件。例如，亦可將前述的第一傳輸裝置115以及第二傳輸裝置117改整合到邏輯重生電路130中。

請注意，在說明書及申請專利範圍中使用的「電壓信號」一詞在實作上可用電流形式來表達，而在說明書及申請專利範圍中使用的「電流信號」一詞在實作上也可用電壓形式來表達。

在說明書及申請專利範圍中使用了某些詞彙來指稱特定的元件。然而，所屬技術領域中具有通常知識者應可理解，同樣的元件可能會用不同的名詞來稱呼。說明書及申請專利範圍並不以名稱的差異做為區分元件的方式，而是以元件在功能上的差異來做為區分的基準。在說明書及申請專利範圍所提及的「包含」為開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」在此包含任何直接及間接的連接手段。因此，若文中描述第一元件耦接於第二元件，則代表第一元件可通過電性連接或無線傳輸、光學傳輸等信號連接方式而直接地連接於第二元件，或者通過其他元件或連接手段間接地電性或信號連接至該第二元件。

在此所使用的「及/或」的描述方式，包含所列舉的其中之一或多個項目的任意組合。另外，除非說明書中特別指明，否則任何單數格的用語都同時包含複數格的涵義。

在說明書及申請專利範圍當中所提及的「元件」(element)一詞，包含了構件(component)、層構造(layer)、或區域(region)的概念。

圖式的某些元件的尺寸及相對大小會被加以放大，或者某些元件的形狀會被簡化，以便能更清楚地表達實施例的內容。因此，除非申請人有特別指明，圖式中各元件的形狀、尺寸、相對大小及相對位置等僅是便於說明，而不應被用來限縮本發明的專利範圍。此外，本發明可用許多不同的形式來體現，在解釋本發明時，不應僅侷限於本說明書所提出的實施例態樣。

為了說明上的方便，說明書中可能會使用一些與空間中的相對位置有關的敘述，對圖式中某元件的功能或是該元件與其他元件間的相對空間關係進行描述。例如，「於…上」、「在…上方」、「於…下」、「在…下方」、「高於…」、「低於…」、「向上」、「向下」等等。所屬技術領域中具有通常知識者應可理解，這些與空間中的相對位置有關的敘述，不僅包含所描述的元件在圖式中的指向關係(orientation)，也包含所描述的元件在使用、運作、或組裝時的各種不同指向關係。例如，若將圖式上下顛倒過來，則原先用「於…上」來描述的元件，就會變成「於…下」。因此，在說明書中所使用的「於…上」的描述方式，解釋上包含了「於…下」以及「於…上」兩種不同的指向關係。同理，在此所使用的「向上」一詞，解釋上包含了「向上」以及「向下」兩種不同的指向關係。

在說明書及申請專利範圍中，若描述第一元件位於第二元件上、在第二元件上方、連接、接合、耦接於第二元件或與第二元件相接，則表示第一元件可直接位在第二元件上、直接連接、直接接合、直接耦接於第二元件，亦可表示第一元件與第二元件間存在其他元件。相對之下，若描述第一元件直接位在第二元件上、直接連接、直接接合、直接耦接、或直接相接於第二元件，則代表第一元件與第二元件間不存在其他元件。

以上僅為本發明的較佳實施例，凡依本發明請求項所做的均等變化與修飾，皆應屬本發明的涵蓋範圍。

100．．．電源轉換電路

110．．．控制信號產生電路