TWI472942B - 半導體裝置的密度變化及密度偏差的驗證方法及執行驗證方法的電腦可讀取儲存媒體 - Google Patents

Description

半導體裝置的密度變化及密度偏差的驗證方法及執行驗證方法的電腦可讀取儲存媒體

本發明係有關於一種半導體裝置及其佈局設計，特別是有關於一種根據元件區域間的密度變化及密度偏差的規則，驗證佈局設計中的元件特性密度。

半導體裝置係由複數材料層所形成，該等材料層彼此互相覆蓋。每一材料層可能稱為一元件層。每一材料層係由一相對應的光遮罩所形成。根據一相關的佈局設計，便可定義出光遮罩。一般而言，藉由軟體(如繪圖資料系統(graphic database system；GDS)或是GDS II)，來進行佈局。GDS或GDS II係為一種資料庫檔案格式，並且實際上係為半導體製造領域中的工業標準。在每一元件層中，佈局設計最終係用以產生一相對應材料層的圖案。

以元件層為例，每一由相關聯的佈局設計所形成的元件層係為一主動區域。該等主動區域形成在一基底、多晶矽或其它半導體內部連接層、金屬或其它導電連接層之中，並且在一介電層中，形成一孔洞，如一接觸窗、貫孔或是溝槽(trenches)。在每一佈局設計中，不同的元件區域可能代表部分裝置的不同函數及/或不同的結構特性。針對任何特定的元件層(如多晶矽)，元件特性密度是根據元件區域及元件結構而變化。當元件特性密度不同於一元件層時，將會影響本身及其它層的處理能力。針對某一特定的元件層上面或下面的元件層的佈局，元件特性的密度也會 衝擊元件形狀及其它關係。

舉例而言，一裝置(如一能帶隙參考電路)可能具有許多雙載子電晶體(BJT)及許多電阻，其中雙載子電晶體可能設置在該裝置的一晶片的一個或多個元件區域中，而該等電阻可能設置在該晶片的其它區域中。舉例而言，在電阻區域中，多晶矽層的元件特性密度較高，而主動層的元件特性密度較低。相反地，在雙載子電晶體區域中，主動層的元件特性密度較高，而在多晶矽層中，元件特性密度較低。

因此，需要監測所有元件層的元件特性密度。

本發明提供一驗證方法，用以驗證一半導體裝置的佈局密度。此方法包括，接收一半導體裝置的一元件層的一第一佈局設計，其中半導體裝置具有許多特性元件；將第一佈局設計的至少一部分切分成複數視窗；判斷每一視窗的元件特性密度；以及判斷第一佈局設計的密度指數，其中密度指數表示第一佈局設計的特性，密度指數包括半導體裝置的第一佈局設置的部分間的一第一元件特性密度變化及一第一元件特性密度偏差之至少一者。

本發明另提供一種驗證方法，用以驗證一半導體裝置的佈局密度。驗證方法包括，定義複數規則，該等規則與一元件層的一佈局設計的元件特性密度變化有關；接收一一元件層的第一佈局設計，其中元件層具有許多特性元件；將該第一佈局設計的至少一部分切分成複數視窗；判 斷每一視窗的元件特性密度；並且在第一佈局設計中，定義出元件區域每一元件區域具有部分視窗。本發明之驗證方法亦包括，判斷元件區域中之一第一元件區域的一元件特性密度平均值以及元件區域中之一第二元件區域的一元件特性密度平均值之間的一偏差；將該偏差與規則相比較；並以確認是否該偏差違反規則。

本發明另提供一種驗證方法，用以驗證一半導體裝置的佈局密度。本發明的驗證方法包括，定義規則，其中規則與元件特性密度變化有關；接收一元件層的一佈局，其中該元件層具有特性元件；將該佈局的至少一部分切分成複數視窗；判斷每一視窗的元件特性密度平均值；根據密度平均值，判斷該佈局的元件密度變化；將該元件密度變化與規則相比較；並且確認是否一區域的元件密度變化違反規則。

本發明更包括一種電腦可讀取儲存媒體。電腦可讀取儲存媒體被編譯成一程式碼，因此，當一處理器執行該程式碼時，該處理器將執行一方法，該方法包括，接收一元件層的一佈局，其中該元件層具有特性元件；將該佈局的至少一部分切分成複數視窗；判斷每一視窗的元件特性密度；判斷該佈局的一元件特性密度總平均值；在該佈局中，定義元件區域，每一元件區域具有部分視窗；判斷一第一元件區域及一相鄰元件區域之至少一者的一元件特性密度平均值，其中該相鄰元件區域相鄰該第一元件區域；並且判斷該第一元件區域及該相鄰元件區域的元件特性密度平均值的一偏差。在一些實施例中，該偏差將與一元件特性 密度偏差規則作比較。

為讓本發明之特徵和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：

以下所揭露的實施例可應用在半導體裝置的所有元件層。每一元件層係由一相對應的佈局設計所產生。本發明提供一方法及軟體，用以完成一設計規範確認(design rule check；DRC)。在佈局設計時，DRC建立規則並確認元件區域間的元件特性密度變化及偏差是否違反規則。

每一元件層包括複數特性元件。在佈局設計時，不同的區域具有不同的元件特性密度。在不同的實例中，不同元件區域表示不同的功能單元及/或不同的結構特性單元。在一可能實施例中，元件區域具有金屬氧化半導體(MOS)區域、雙載子電晶體區域、鯺式場效電晶體(FinFET)、電阻區域、操作放大器區域、電容區域、許多空乏區域、字元線驅動區域及其它區域。

元件層的元件特性密度需要被維持。一元件層的元件特性密度的變化將影響該元件層或其它元件層的處理能力，如多晶矽裝置層的多晶矽特性密度。高密度的元件區域在蝕刻操作中，需要額外的處理時間。舉例而言，為了確保已堅固封裝的多晶矽特性可完成蝕刻動作，需要額外的蝕刻時間處理高密度元件區域，但卻會造成其它元件區域的過度蝕刻及圖案失真，特別是接近高密度區域的元件區域，及/或具有低密度的元件區域。元件層的元件特性密 度的變化可能會造成不同的偏差，其將影響覆蓋的元件層及接下來的光蝕刻操作。

所揭露的實施例係為一設計規範確認，其測量一元件層的元件特性密度平均值，並將元件特性密度與一設計規範相比較。在一些實施例中，設計規範確認係在一GDS層級完成，例如在光遮罩處理之前及元件製造之前。在其它實施例中，佈局設計儲存於一電腦可讀儲存媒體中，並提供予一電腦支援設計工具或其它處理器，如GDS II其它合適的格式。GDS II係為一資料庫檔案格式。實際上，GDS II符合一半導體製程領域中的一佈局設計的工業標準，並為一二進制檔案格式，表示平面幾何形狀、文字標籤以及其它有關於佈局等級的資訊。在不同的實施例中，設計規範儲存於一電腦可讀儲存媒體中，並且元件特性密度與設計規範確認間的判斷亦可藉由一電腦可讀儲存媒體所執行，或是使用其它方法。

在一些實施例中，藉由測量一視窗內的元件特性密度，便可得到多個元件特性密度，其中該視窗具有預設尺寸。視窗可為任意尺寸。在部分實施例中，佈局設計會被切分成許多固定尺寸的小視窗。每一視窗的尺寸為固定，並且每一視窗的元件特性密度均會被判斷。在許多實施例中，平均化多個視窗的元件特性密度，便可得到一元件特性密度平均值。在一些實施例中，預設的視窗可為正方形或長方形，並可為任意尺寸。在其它實施例中，視窗具有許多不同的幾何圖案。

本發明用以建立一設計規則，其有關於一佈局設計中 的元件特性密度及元件特性密度變化。該設計規則包括佈局設計中的感測區域或其它區域中合適的密度變化、感測區域與圍繞區域或其它相鄰區域或其它區域間的合適變化。在一些實施例中，設計規則亦包相鄰視窗的元件特性密度的合適範圍或相鄰視窗的元件特性密度平均值的合適範圍。在其它實施例中，設計規則係關於相鄰或其它元件區域或在一元件區域與圍繞區域間的元件特性密度偏差。在一可能實施例中，設計規則儲存於一電腦可讀取儲存媒體中。

本發明可應用於任何積體電路以及其它半導體裝置中以及其它技術及應用。

為了建立設計規則，上述的許多元件區域可能包括一個或多個獨立的視窗。在一些實施例中，元件層具有許多元件區域，其均被切分成固定尺寸的視窗，並且判斷每一視窗的元件特性密度。可利用已知的測量、數學運算技術判斷出每一視窗的元件特性密度，並平均化元件特性密度。每一視窗的元件特性密度均會被判斷並使用。相鄰的視窗或區域的密度亦會被判斷。在許多實施例中，利用視窗的元件特性密度平均值，便可判斷出在佈局設計中的不同方向及不同區域間的密度變化。在一些實施例中，將判斷元件區域間或是一元件區域與圍繞區域間的密度偏差。本發明用以辨識感測區域，其可感測許多元件特性密度。感測區域可由設計者或是處理工程師根據不同的理由所指定。一旦判斷出密度變化及密度偏差，便可與設計規則相比較，用以確認是否違反設計規則。在許多實施例中，若 違反設計規則，則可利用一校正動作，校正元件特性密度偏差或是元件特性密度變化。

以下將以一般用語描述本發明，並請參考本案的圖式，其說明本案的實施方式。以下的內容係以多晶矽作為特性元件及元件層為例，但並非用以限制本發明，在其它實施例中，亦可將以下的教導及揭露應用於其它任何積體電路或半導體裝置的一相對應元件層的佈局設計。元件層可能具有主動區域，並且主動區域係形成在一基底、其它半導體、金屬或其它導電層、作為接觸的開口、貫孔及介電層、金屬組合中的鯺式場效電晶體(FinFET)及電容板中，但並非用以限制本發明。

第1圖係為一積體電路或其它半導體裝置的一元件層的一相對應佈局設計平面圖。第1圖係為一示意圖，其僅顯示一小部份的佈局設計。佈局設計部分2具有四元件區域，包括一中心元件區域4及圍繞元件區域6、8及10。在一些實施例中，元件區域4、6、8及10代表半導體裝置中的不同功能單元。在其它實施例中，元件區域4、6、8及10包含不同的結構特性。元件區域4、6、8及10之任一者可能是上述所舉例的任一元件區域。元件區域10圍繞元件區域8，元件區域8圍繞元件區域6，元件區域6圍繞元件區域4，但此揭露並非用以限制本發明。在其它實施例中，多個元件區域間可能彼此相鄰或是彼此隔離，並且在多個元件域間具有其它任何空間關係。

根據用於一多晶矽元件層的佈局設計部分2，可決定每一元件區域4、6、8及10的多晶矽特性密度。在其它實 施例中，平均化每一元件區域4、6、8及10的多晶矽特性密度，用以得到一元件特性密度平均值。在一可能實施例中，為了得知元件特性密度，可將每一元件區域切分成許多視窗，其中該等視窗的尺寸係為事先預設，並測量該等視窗所包含的多晶矽結構，如一光遮罩的部分，其在一正向光阻系統中係不透光。在本實施例中，佈局設計部分2被切分成許多預設的視窗22。在一些實施例中，決定每一視窗22的元件特性密度。可利用許多測量或是其它方式，決定一區域內的元件特性密度。每一元件區域4、6、8及10被切分成許多視窗22。雖然第1圖只是簡單並清楚呈現部分視窗22，但可了解的是，根據不同的實施方式，所有的視窗22含括全部的佈局設計部分2。

視窗22可為任意尺寸及形狀。在一可能實施例中，所有的視窗22均為10微米X 10微米的視窗。在另一可能實施例中，視窗22均為100微米X 100微米的視窗。在一些實施例中，視窗22均為1000微米X 1000微米的視窗。在其它實施例中，亦可使用其它尺寸及形狀的視窗。在一可能實施例中，視窗22係為長方形或是三角形。可利用許多標準制定視窗22的尺寸。在一些實施例中，視窗22係為長方形，並為50微米X 100微米或是10微米X 20微米的視窗，其中視窗22的元件特性密度將被測量並且平均化。

在其它實施例中，決定每一視窗22的元件特性密度平均值。藉由平均化每一元件區域4、6、8及10內的所有視窗22的元件特性密度平均值，或是使用其它數學特性，便 可得到每一元件區域4、6、8及10的元件特性密度總平均值。

一旦得知元件區域4、6、8及10內的每一視窗22的元件特性密度時，便可判斷出一元件特性密度變化及一元件特性密度偏差。在一可能實施例中，如箭頭14所示，判斷相鄰元件區域4及6間的元件特性密度變化。在另一實施例中，先判斷元件區域4的元件特性密度總平均值，再與元件區域6的元件特性密度總平均值相比較，便可得知兩總平均值之間的一偏差。在其它實施例中，如箭頭16所示，判斷相鄰元件區域6及8間的元件特性密度變化。在另一實施例中，先判斷元件區域6的元件特性密度總平均值，再與元件區域8的元件特性密度總平均值相比較，便可得知兩總平均值之間的一偏差。在另一實施例中，如箭頭18所示，判斷相鄰元件區域8及10間的元件特性密度變化。在另一實施例中，先判斷元件區域8的元件特性密度總平均值，再與元件區域10的元件特性密度總平均值相比較，便可得知兩總平均值之間的一偏差。佈局設計部分2內的其它位置的元件特性密度變化亦會被判斷。在一可能實施例中，如箭頭24所示，判斷元件區域10的元件特性密度變化。箭頭24係往視窗22的單一列方向延伸。在其它實施例中，佈局設計部分2的其它方向的元件特性密度變化亦會被判斷，其中其它方向的延伸線可能包含任意數量的視窗22。元件特性密度變化可能會被壓縮成單元長度，或是使用其它合適的轉換。

在部分實施例中，一旦得知元件特性密度變化及偏差 時，便將得知結果與設計規則相比較。利用許多處理及設計考量的準則，便可規劃並產生設計規則。令人滿意的元件特性密度變化及偏差可能會隨著元件技術及其它原因而變化。

雖然第1圖所呈現的佈局設計部分2係為物理性的元件佈局，但是在GDS層級的設計規則確認中，將會判斷出元件特性密度平均值以及元件特性密度變化及偏差，例如在元件製造前的佈局設計階段中，使用一處理器。

第2圖係為本發明之驗證方法之一可能流流程圖。本發明的方法係用以驗證元件特性密度變化、幅度及偏差。首先，定義複數設計規則(步驟100)。在許多的實施例中，該等設計規則與一佈局設計中的元件特性密度、元件特性密度變化及偏差有關。設計規則已詳細說明於上。接收一原始佈局設計(步驟102)。原始佈局設計可能包含於一軟體中，如在GDS、GDS II或是在半導體製造領域的佈局設計中的資料庫檔案中。提供至少一需要確認的元件區域(步驟104)。根據許多處理或設計規則，該元件區域可能被辨識為一感測區域。該元件區域具有上述已被辨識過的一特定功能區域或是具有特定結構的區域。在一些實施例中，一佈局設計中的一任何指定的部分空間可作為一元件區域。另外，可根據許多處理或設計規則考量，辨識所有元件區域。

判斷元件特性密度(步驟106)。藉由測量複數視窗的元件特性密度平均值，便可判斷步驟106所述的元件特性密度，其中該等視窗具有預設的尺寸。步驟106用以判斷一 被辨識的元件區域內的視窗群組的一總平均值。在其它實施例中，步驟106亦可用以判斷一佈局設計的一元件特性密度總平均值。根據步驟106所得知的元件特性密度，判斷一元件特性密度指數(步驟108)。在許多實施例中，指數(例如元件區域內及元件區域間的元件性密度變化)均會被判斷。在部分實施例中，判斷一區域的元件偏差，其中該區域包括一元件區域及複數圍繞區域。步驟108用以判斷一元件區域及圍繞區域的的元件特性密度平均值的偏差或是判斷元件區域間的元件特性密度平均值的偏差。比較步驟108所得到的元件特性密度指數與元件特性密度規則(步驟110)。找出不符合的元件特性密度指數，或是找出符合規則的元件特性密度指數(步驟112)。

第3圖係為一半導體裝置的一相對應元件層的佈局設計示意圖。佈局設計30係為一示意圖，其被切分成許多外部胞32及內部胞34。在其它實施例中，每一內部胞34具有一數值，該數值係用以表示佈局設計中的不同功能部分，也就是不同的元件區域。在一實施例中，外部胞32係為空乏胞。在其它實施例中，外部胞32係為主動胞。每一內部胞及外部胞可能被切分成許多視窗。數值0-5表示特定的元件區域，並且根據不同的數值，便可得知相鄰元件域的元件特性密度偏差，也就是得知不同元件區域間的元件特性密度偏差。在一可能實施例中，根據箭頭36及38，可得知相鄰元件區域的元件特性密度總平均值的差異。另外，此揭露係可用以判斷箭頭40所包含的五個不同元件區域34的元件特性密度變化，但並非用以限制本發明。在其 它實施例中，可判斷其它方向的元件特性密度變化，並且箭頭40所包含的區域的數量亦可為任意值。

第4圖係為一佈局設計中的元件特性密度的一可能示意圖，其包含許多密度值。佈局設計46表示元件的一部分，並被切分成複數視窗48。視窗48規律地排列並重覆。在一可能實施例中，每一視窗48的尺寸係為10微米X 10微米，但並非用以限制本發明。在其它實施例中，視窗可為任意尺寸。每一視窗48顯示本身的元件特性密度。在一可能實施例中，單元(如0.26)表示相關的視窗48的多晶矽特性，但在其它實施例中，該等單元的數值可能具有其它的含義。在許多的實施例中，每一數值代表一元件特性密度平均值。

在一些實施例中，延著任一視窗列、任一視窗行、至少二視窗列、至少二視窗行的元件特性密度變化均會被擷取。佈局設計46亦包含三元件區域(50、52、54)，此三元件區域以較暗的顏色呈現於第4圖，並且被線框所包圍。

元件區域50、52及54中的每一者均包含許多獨立的視窗48。元件區域50、52及54的特性與上述的元件區域相同，並且元件區域50、52及54之每一者可能被辨識為一感測元件區域，用以感測本身與其它區域間的元件特性密度偏差及變化。在一可能實施例中，平均化某一元件區域(如50)的所有視窗48的元件特性密度，用以得知該元件區域的一元件特性密度總平均值。在一可能實施例中，該元件特性密度總平均值會與佈局設計46中的所有元件特性密度總平均值相比較。元件特性密度偏差可為任意數 值。在其它實施例中，此元件特性密度總平均值係與圍繞該元件區域的圍繞元件區域的元件特性密度總平均值相比較。在一實施例中，判斷箭頭60的元件特性密度變化。在另一實施例中，箭頭62及64上的元件特性密度變化亦會被判斷。在其它實施例中，元件特性密度變化會被壓縮成每長度密度，或是利用其它適合的單元或轉換，表示元件特性密度的每長度的變化。在一實施例中，從一視窗到另一視窗的變化幅度若位於±10%內，是比較能夠讓人接受的，但並非用以限制本發明。在其它實施例中，亦可使用其它的數值。在另一實施例中，沿著一箭頭(如68)，擷取一元件區域(如54)的元件特性密度。在其它實施例中，監控箭頭50、52或54上的元件特性密度的每距離變化。

上述所介紹的元件特性密度變化及元件特性密度偏差只是用來說明。在其它實施例中，亦可判斷元件特性密度指數。元件特性密度指數可能與一方向的元件特性密度變化、區域間的元件特性密度偏差及一元件區域中的元件特性密度的範圍有關。利用相對應的視窗的元件特性密度偏差，便可許算出許多其它的索引值。

在計算出許多元件特性密度指數後，或是作出判斷後，將元件特性密度指數與相關的設計規則相比較，用以驗證測量或判斷結果是否符合相關的設計規則。在一些實施例中，不符合設計規格的元件特性密度指數會被找出，並且會進行矯正動作。矯正動作可能包括重新設計特定的佈局設計，或是特定的佈局設計中的其它相關佈局設計，但並非用以限制本發明。在其它實施例中，矯正動作包括 調整或最佳化處理操作，此處理操作係用以感測元件特性密度指數，其不符合設計規則。

上述僅是說明本發明的原理。任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的未在本說明書中顯示之更動與潤飾。更者，本說明書所描述之所有範例以及條件性的語言，是以教學的目的來幫助了解本發明的原理，但並非限定本發明的範例與條件。還有，在本發明中所描述之原理、觀點、各實施例與特別的範例，都包含結構以及功能的相等物。上述相等物包含已知之相等物以及未來所改善之相等物，也就是說，不管結構的任何具有相同功能之要素成分。

本說明書中的各示範的實施例是用來配合說明各圖式。在本說明書中所使用之相對性名稱，例如「上」、「下」、「水平」、「垂直」等等衍生詞，僅是為了方便說明圖式中的取向(orientation)，並非限定本發明。

2‧‧‧佈局設計部分

4、6、8、10、50、52、54‧‧‧元件區域

14、16、18、24、36、38、40、60、62、64、68‧‧‧箭頭

22、48‧‧‧視窗

100~112‧‧‧步驟

30、46‧‧‧佈局設計

32‧‧‧外部胞

34‧‧‧內部胞

第1圖係為本發明之具有不同元件區域的佈局設計示意圖。

第2圖為本發明之驗證方式之一可能流程圖。

第3圖係為本明之具有不同元件區域的佈局設計示意圖。

第4圖係為佈局設計的視窗的密度值示意圖。

100~112‧‧‧步驟

Claims (10)

1. 一種半導體裝置的密度變化及密度偏差的驗證方法，該半導體裝置的密度變化及密度偏差的驗證方法包括：接收一半導體裝置的一元件層的一第一佈局設計，其中該半導體裝置具有複數元件特性；將該第一佈局設計的至少一部分切分成複數視窗；判斷每一視窗的該等元件特性的複數密度；判斷複數密度指數，該等密度指數表示該第一佈局設計的特徵，該等密度指數包括該半導體裝置的該第一佈局設計的部分間的一第一元件特性密度變化及複數第一元件特性密度偏差之至少一者；建立一設計規則，並將該設計規則儲存在一電腦可讀儲存媒體中，該設計規則包括複數元件特性密度偏差規則；比較該等第一元件特性密度偏差與該等元件特性密度偏差規則；以及確認該等第一元件特性密度偏差之任一者是否違反該等元件特性密度偏差規則。
2. 如申請專利範圍第1項所述之半導體裝置的密度變化及密度偏差的驗證方法，更包括：在該第一佈局設計中，定義出複數元件區域，其中每一元件區域具有該等視窗之一部分視窗；以及其中判斷該密度指數的步驟包括，判斷該等元件區域中的一第一元件區域的一元件特性密度平均值與該等元件區域中的一第二元件區域的一元件特性密度平均值之間的該第一元件特性密度偏差。
3. 如申請專利範圍第2項所述之半導體裝置的密度變化及密度偏差的驗證方法，其中該第一及第二元件區域彼此相鄰。
4. 如申請專利範圍第2項所述之半導體裝置的密度變化及密度偏差的驗證方法，其中該第二元件區域圍繞該第一元件區域，並且每一視窗的尺寸約為10微米X 10微米。
5. 如申請專利範圍第2項所述之半導體裝置的密度變化及密度偏差的驗證方法，其中該等元件特性包括多晶矽，該第一元件區域包括一電阻區，該第二元件區域包括一雙載子電晶體區。
6. 如申請專利範圍第2項所述之半導體裝置的密度變化及密度偏差的驗證方法，其中判斷該第一元件特性密度偏差的步驟包括，根據每一視窗的該等元件特性的該等密度，判斷該第一元件區域的該元件特性密度平均值，以及該第二元件區域的該元件特性密度平均值。
7. 如申請專利範圍第2項所述之半導體裝置的密度變化及密度偏差的驗證方法，更包括：判斷在該第一佈局設計中的該等元件特性的一總密度平均值；以及判斷該第一元件區域的該第一元件特性密度平均值與該總密度平均值之間的一偏差。
8. 如申請專利範圍第1項所述之半導體裝置的密度變化及密度偏差的驗證方法，其中該第一佈局設計係儲存於一電腦可讀取儲存媒體中，並且接收該佈局的步驟係利用一處理器，接收該第一佈局設計，該第一佈局設計符合GDS II資料檔案格式。
9. 一種半導體裝置的密度變化及密度偏差的驗證方法，用以驗證一半導體裝置的佈局密度，該驗證方法包括：定義複數規則，該等規則與複數元件特性密度變化有關；接收一元件層的一佈局，其中該元件層具有該等元件特性；將該佈局的至少一部分切分成複數視窗；判斷每一視窗的該等元件特性的複數密度平均值；根據該等密度平均值，判斷該佈局的複數元件密度變化；比較該等元件密度變化與該等規則；以及確認該等元件密度變化之任一者是否違反該等規則。
10. 一種電腦可讀取儲存媒體，被編譯成一程式碼，當一處理器執行該程式碼時，該處理器便執行一方法，該方法包括：接收一元件層的一佈局，其中該元件層包括複數元件特性；將該佈局的至少一部份切分成複數視窗；判斷每一視窗的該等元件特性的密度；判斷該佈局中的一元件特性密度總平均值；在該佈局中，定義複數元件區域，其中在該等視窗中，每一元件區域具有該等視窗中之一部分視窗；判斷該等元件區域中之一第一元件區域與一第二元件區域之至少一者的一元件特性密度平均值；以及 判斷該第一及第二元件區域間的該等元件特性密度平均值之間的一偏差。