TWI737077B - 用於驗證積體電路佈局的電腦實施的方法 - Google Patents

用於驗證積體電路佈局的電腦實施的方法 Download PDF

Info

Publication number
TWI737077B
TWI737077B TW108145652A TW108145652A TWI737077B TW I737077 B TWI737077 B TW I737077B TW 108145652 A TW108145652 A TW 108145652A TW 108145652 A TW108145652 A TW 108145652A TW I737077 B TWI737077 B TW I737077B
Authority
TW
Taiwan
Prior art keywords
patterns
layout
integrated circuit
machine learning
design
Prior art date
Application number
TW108145652A
Other languages
English (en)
Other versions
TW202113468A (zh
Inventor
拉希德 沙里克
徐金廠
吳政機
陳建文
楊穩儒
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202113468A publication Critical patent/TW202113468A/zh
Application granted granted Critical
Publication of TWI737077B publication Critical patent/TWI737077B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20084—Artificial neural networks [ANN]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Computer Hardware Design (AREA)
  • Artificial Intelligence (AREA)
  • Medical Informatics (AREA)
  • Geometry (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Health & Medical Sciences (AREA)
  • Computational Linguistics (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Biophysics (AREA)
  • Biomedical Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

用於積體電路(IC)佈局驗證的系統、方法以及裝置。 採集多個積體電路圖案，多個積體電路圖案包含能夠被製造的第一組圖案和不能被製造的第二組圖案。使用多個積體電路圖案來訓練機器學習模型。機器學習模型產生用於驗證積體電路佈局的預測模型。預測模型接收包含一組測試圖案的數據，一組測試圖案包括積體電路圖案的掃描電子顯微鏡(SEM)影像。基於掃描電子顯微鏡影像和多個積體電路圖案來確定與積體電路佈局相關聯的設計違例。為積體電路佈局的進一步特徵化提供設計違例的總結。

Description

用於驗證積體電路佈局的電腦實施的方法
本發明實施例中所描述的技術是有關於一種用於驗證積體電路佈局的電腦實施的方法。
使用若干機器和/或自動製造製程來製造積體電路(integrated circuit；IC)。IC佈局定義IC的設計。有時，所設計的IC可能不符合設計要求。檢查或驗證所設計的IC佈局符合設計要求可有助於避免製造和/或操作問題。設計越複雜，驗證所設計的IC佈局就變得越困難。
根據本發明的實施例，一種電腦實施的方法，包括：採集多個積體電路圖案，所述多個積體電路圖案包括能夠被製造的第一組圖案及不能被製造的第二組圖案；使用所述多個積體電路圖案來訓練機器學習模型；通過所述機器學習模型產生用於驗證積體電路佈局的預測模型；通過所述預測模型接收包括一組測試 圖案的數據，所述一組測試圖案包括積體電路圖案的掃描電子顯微鏡影像；基於所述掃描電子顯微鏡影像及所述多個積體電路圖案來確定與積體電路佈局相關聯的設計違例；以及為所述積體電路佈局的進一步特徵化提供所述設計違例的總結。
根據本發明的實施例，一種電腦實施的方法，包括：通過預測模型來接收包括一組測試圖案的數據，所述一組測試圖案包括積體電路圖案的掃描電子顯微鏡影像，其中所述預測模型是通過經訓練的機器學習模型產生的，且其中所述經訓練的機器學習模型是使用多個積體電路圖案訓練的，所述多個積體電路圖案包括能夠被製造的第一組圖案及不能被製造的第二組圖案；基於所述掃描電子顯微鏡影像及所述多個積體電路圖案來確定與積體電路佈局相關聯的設計違例；以及為所述積體電路佈局的進一步特徵化提供所述設計違例的總結。
根據本發明的實施例，一種電腦實施的方法，包括：採集多個積體電路圖案，所述多個積體電路圖案包括能夠被製造的第一組圖案及不能被製造的第二組圖案；使用所述多個積體電路圖案來訓練機器學習模型；以及通過所述機器學習模型來產生用於驗證積體電路佈局的預測模型，其中所述預測模型是基於包括積體電路圖案的掃描電子顯微鏡影像的一組測試圖案及所述多個積體電路圖案來用於與所述積體電路佈局相關聯的設計違例。
100:實例系統
102、210、310、410、504:訓練數據集
110、1108:處理系統
112、220、320、420、1004:機器學習組件
114:數據儲存組件
116、230、330、430:預測模型
200、300、400、500、600、700、800、900:流程圖
212、312、412:不良圖案
214、314、414:良好圖案
232:IC佈局
340、440、502:測試數據集
350、450:良好/不良影像
360、460:不確定畫素圖案
370、470:製程校驗
372、472:新畫素圖案
506、508、510、512、514、608、612、614、710、720、730、740、750、760、810、820、830、910、920、930:步驟
602、604、606:設計規則檢查
1000:示例性電腦實施環境
1002:用戶
1006:服務器
1008:網路
1010:數據記憶體
1100:簡圖
1104:匯流排
1112:唯讀記憶體
1114:顯示介面
1116:隨機存取記憶體
1120:通訊埠
1128:輸入裝置介面
1132:輸入裝置
1136:麥克風
1140:顯示器
1148:磁碟控制器
1152:固態驅動器
1156:硬碟驅動器
1160:軟碟驅動器
結合附圖閱讀以下詳細描述會最佳地理解本發明的各方面。應注意，根據業界中的標準慣例，各個特徵未按比例繪製。實際上，為了論述清楚起見，可任意增大或減小各個特徵的尺寸。
圖1示出根據本發明的各種實施例的實例系統，所述實例系統處理數據集且產生用於鑒別IC佈局的設計違例(design violation)的預測模型。
圖2是示出根據本發明的各種實施例的用於IC佈局驗證(validation)的模型檢查器的示例性流程圖。
圖3是示出根據本發明的各種實施例的用於IC佈局驗證的影像檢查器的示例性流程圖。
圖4是示出根據本發明的各種實施例的用於IC佈局驗證的影像檢查器的示例性流程圖。
圖5是根據本發明的各種實施例的IC佈局的用於執行影像檢查的示例性流程圖。
圖6是根據本發明的各種實施例的IC佈局的用於執行混合(hybrid)影像檢查的示例性流程圖。
圖7是根據本發明的各種實施例的用於IC佈局驗證的示例性方法的流程圖。
圖8是根據本發明的各種實施例的用於IC佈局驗證的示例性方法的流程圖。
圖9是根據本發明的各種實施例的訓練用於IC佈局驗證的機器學習模型的示例性方法的流程圖。
圖10示出根據本發明的各種實施例的供使用的示例性電腦實施(computer-implemented)環境。
圖11是示出用於實施本文中所描述的各方面的樣本計算裝置架構的簡圖1100。
以下公開內容提供用於實施所提供主題的不同特徵的許多不同實施例或實例。下文描述組件和佈置的具體實例來簡化本發明。當然，這些僅是實例並且不意欲為限制性的。舉例來說，在以下描述中，第一特徵在第二特徵上方或第二特徵上的形成可包含第一特徵和第二特徵直接接觸形成的實施例，並且還可包含額外特徵可在第一特徵與第二特徵之間形成使得第一特徵和第二特徵可不直接接觸的實施例。另外，本發明可在各種實例中重複附圖標號和/或字母。此重複是出於簡化和清楚的目的，且本身並不規定所論述的各種實施例和/或配置之間的關係。
佈局越複雜，IC佈局的驗證在複雜度方面可能增大。傳統上，IC佈局驗證涉及採集矽數據並將矽數據轉化為一或多種設計規則(例如，設計規則手冊(design rule manual；DRM))。隨後將規則轉化為設計規則檢查(design rule check；DRC)程序編碼以檢查佈局幾何構型。DRC程式編碼是用於驗證IC佈局設計符合設計要求。通過兩種不同轉化(例如，(i)設計要求轉化為規則用語和(ii)規則用語轉化為DRC編碼)，設計資訊在轉化中很有可 能去失。IC佈局驗證僅與用於驗證的DRC編碼幾乎一樣。換句話說，如果DRC編碼具有遺失的設計要求，則不能鑒別IC佈局是否符合此類要求。如本文所描述，所訓練的機器學習模型可用於執行IC佈局驗證。
人工智能是計算裝置分析採集到的數據並使用此類數據得出結論和/或做出決策的能力。機器學習(machine learning)是創造人工智能的普遍方法。通過機器學習，計算裝置獲得且應用其知識來在未經一系列規則明確程式化的情況下做出決策。舉例來說，機器學習組件可使用大數據集來訓練且基於所述數據集產生輸出。結合本發明，組配若干IC設計佈局(例如，良好設計佈局和不良設計佈局)的數據集。將數據集提供給機器學習組件以供訓練。所訓練的機器學習組件產生預測模型，預測模型用於評估實際產品佈局的影像和鑒別IC佈局相對於那些影像的任一設計違例。
圖1示出根據本發明的各種實施例的實例系統100，系統100處理訓練數據集102且產生用於鑒別IC佈局的設計違例的預測模型116。系統100包含一或多種處理系統110。處理系統110包含機器學習組件112。機器學習組件112接收訓練數據集102(例如，良好IC佈局和不良IC佈局)。訓練數據集102可由處理系統110經由通訊網路接收，例如，因特網、企業內部網、外聯網、局域網(“local area network；LAN”)、廣域網(“wide area network；WAN”)、城域網(“metropolitan area network；MAN”)、虛擬局 域網(“virtual local area network；VLAN”)和/或任何其它網路。訓練數據集102還可通過無線、有線和/或任何其它類型的連接接收。機器學習組件112是通過評估訓練數據集102來訓練的，所述數據集經標注來實現特定目的(例如，確定佈局是良好設計還是不良設計)。訓練數據集102具有若干良好設計實例和不良設計實例，機器學習組件112使用良好設計實例和不良設計實例來評估輸入設計。一旦經訓練，則機器學習組件112產生預測模型116，預測模型116基於訓練數據集102來執行IC佈局驗證。
預測模型116可實施為神經網路(neural network)，神經網路基於數據集內的佈局特徵和其作為良好設計或不良設計的相應標識來使用訓練數據集102進行訓練。神經網路採用迭代(iterative)學習。將訓練數據集102內的各佈局提供給機器學習組件112，且將其對應的特徵分配給神經網路的輸入節點。權重被分配給各輸入節點且經相應調節來實現特定輸出。舉例來說，良好佈局的特徵可作為輸入而饋入且被分配不同權重。調節權重來確保“良好”佈局的輸出指示。在訓練過程期間，針對指示為“良好”的各佈局調節權重以確保輸出可指示佈局是良好的。針對訓練數據集102內的不良佈局中的每一個重複此過程。將不良佈局的特徵作為輸入而饋入到神經網路中且隨後修改先前針對良好佈局調節的權重以確保不良佈局的輸出可指示佈局是不良的。針對訓練數據集102內的每一不良佈局迭代地調節權重。為易於理解，訓練過程經描述首先使用良好佈局其次使用不良佈局依序進行。 然而，應注意，此類訓練可同時進行且輸入的任何組合都在本發明的範圍內。一旦針對良好佈局指示和不良佈局指示兩者完成權重，則機器學習組件112的訓練完成。預測模型116含有不再基於輸入修改的一組權重。換句話說，將在訓練期間確定的權重施加到饋入到預測模型116中的任一輸入。如圖2至圖4中更詳細地描述，預測模型116基於那些權重輸出良好佈局或不良佈局的表徵。
處理系統110可使用軟體、硬體和/或兩者的任何組合來實施。處理系統110還可在個人電腦、筆記型電腦、服務器、行動電話、智能電話、平板電腦和/或任何其它類型的裝置和/或裝置的任何組合中實施。如在下文進一步詳細論述，機器學習組件112可在接收到的訓練數據集102上執行實行、編譯(compilation)和/或任何其它功能，可且執行機器學習功能。處理系統110還包含數據儲存組件114。數據儲存組件114可用於由處理系統110處理的數據的儲存，且可包含任何類型的記憶體(例如，臨時記憶體、永久性記憶體和/或其類似者)。
圖2是示出根據本發明的各種實施例的用於IC佈局驗證的模型檢查器的示例性流程圖200。訓練數據集210由包含不良圖案212和良好圖案214的大量的IC佈局圖案(例如100、1000、10000)組配。應注意，任何數量的IC佈局圖案可用作訓練數據集210且在本發明的範圍內。訓練數據集210內的IC佈局圖案的數量越大，由預測模型230產生的預測的置信度(confidence)等 級越高。然而，訓練數據集210內的更多IC佈局圖案可能需要增加的計算資源和/或計算圖案。在給定設計可接受的置信度等級之間的平衡可與可用於機器學習組件220和/或預測模型230的計算資源和/或計算能力平衡。圖案是用符號表示IC的不同材料層的平面幾何形狀的二維(two-dimensional；2D)影像。良好圖案214能被製造。由於例如缺陷熱點(defect hotspot)的一些瑕疵(例如，由過多的電流流動所引起的受損IC)，不良圖案212不能被製造。基於掃描電子顯微鏡(scanning electron microscope；SEM)影像和處理後的實際IC裝置的矽數據來確定不良圖案212及良好圖案214的標記。將訓練數據集210提供給機器學習組件220以供處理。換句話說，機器學習組件220通過接收訓練數據集210而經歷受監督學習(例如，驗證影像或佈局是良好設計還是不良設計的人為干預)。機器學習組件220產生可用於IC佈局驗證的預測模型230。預測模型230接收待驗證的IC佈局232(例如，針對特定目的產生的IC佈局)。IC佈局232可為例如IC裝置的示意性佈局。預測模型230處理IC佈局232且鑒別任一設計違例(例如，不符合設計要求的IC佈局232的特定設計方面)或與IC佈局232相關聯的風險(例如，可引起製造或操作缺陷或阻止IC佈局232的製造的特定設計方面)。
圖3是示出根據本發明的各種實施例的用於IC佈局驗證的影像檢查器的示例性流程圖300。訓練數據集310由包含不良圖案312和良好圖案314的大量的IC佈局圖案組配。圖案是用符號 表示IC的不同材料層的平面幾何形狀的2D影像。良好圖案314能被製造。由於例如缺陷熱點的一些瑕疵，不良圖案312不能被製造。基於SEM影像和實際IC裝置的經處理矽數據來確定不良圖案312及良好圖案314的標記。將訓練數據集310提供給機器學習組件320以供處理。換句話說，機器學習組件320通過接收訓練數據集310而經歷受監督的學習。機器學習組件320產生可用於IC佈局驗證的預測模型330。在圖3中所示的實施例中，預測模型330接收具有一或多個佈局的測試數據集340，測試數據集340包含已設計的實際IC裝置的SEM影像。預測模型330處理測試數據集340且鑒別任一設計違例(例如，不符合設計要求的測試數據集340內IC佈局的特定設計方面)或與測試數據集340相關聯的風險(例如，可引起製造或操作缺陷或阻止測試數據集340的製造的特定設計方面)。預測模型330分析測試數據集340內各佈局的畫素圖案且提取影像(由於任一影像具有良好畫素圖案或不良畫素圖案(例如，所鑒別出的良好/不良影像350))。
在分析測試數據集340內的影像時，預測模型330還通過使用任一標準統計計算執行固有數學計算來確定置信度分數。置信度分數在數值上鑒別在標記測試數據集340的影像是良好還是不良時預測模型330的置信度程度。如果置信度分數足夠低(例如，低於某一臨界值)，則將所述影像的畫素圖案組配到不確定畫素圖案360組中。不確定的畫素圖案360提供回用於關於畫素圖案是良好還是不良的手動過程校驗370的隊中。一旦經手動標記， 則將新畫素圖案372增加到訓練集(數據訓練集310)中。機器學習組件320可隨後使用包含新畫素圖案372的經更新的訓練集(數據訓練集310)來產生新預測模型。換句話說，再訓練機器學習組件320且再產生預測模型。在此實例中，增加新畫素圖案372將隨後增大與測試數據集340的先前不確定畫素圖案相關聯的置信度分數。換句話說，如果測試數據集340的先前不確定畫素圖案再次通過預測模型330來處理(在使用包含新畫素圖案372的訓練集(數據訓練集310)的新模型的產生之後)，則會將不確定畫素圖案在所鑒別的良好/不良影像350內分類為良好或不良。
圖4是示出根據本發明的各種實施例的用於IC佈局驗證的影像檢查器的示例性流程圖400。訓練數據集410由包含不良圖案412和良好圖案414的大量的IC佈局圖案組配。圖案是用符號表示IC的不同材料層的平面幾何形狀的2D影像。良好圖案414能被製造。由於例如缺陷熱點的一些瑕疵，不良圖案412不能被製造。基於SEM影像和實際IC裝置的經處理矽數據來確定不良圖案412及良好圖案414的標記。將訓練數據集410提供給機器學習組件420以供處理。換句話說，機器學習組件420通過接收訓練數據集410而經歷受監督的學習。機器學習組件420產生可用於IC佈局驗證的預測模型430。在圖4中所示的實施例中，預測模型430接收具有一或多個佈局的測試數據集440，測試數據集440包含已設計的實際IC裝置的SEM影像。預測模型430處理測試數據集440且鑒別任一設計違例(例如，不符合設計要求的測 試數據集440內IC佈局的特定設計方面)或與測試數據集440相關聯的風險(例如，可引起製造或操作缺陷或阻止測試數據集440的製造的特定設計方面)。預測模型430分析測試數據集440內各佈局的畫素圖案且提取影像(由於任一影像具有良好畫素圖案或不良畫素圖案(例如，所鑒別出的良好/不良影像450))。
在分析測試數據集440內的影像時，預測模型430還確定置信度分數。置信度分數在數值上鑒別在標記測試數據集440的影像是良好還是不良時預測模型430的置信度程度。如果置信度分數足夠低(例如，低於某一臨界值)，則將所述影像的畫素圖案組配到不確定畫素圖案460組中。不確定的畫素圖案460提供回用於關於畫素圖案是良好還是不良的手動過程校驗470的隊中。一旦經手動標記，則將新畫素圖案472增加到訓練組(數據訓練集410)中。機器學習組件420可隨後使用包含新畫素圖案472的經更新的訓練集410來產生新預測模型。換句話說，再訓練機器學習組件420且再產生預測模型。在此實例中，增加新畫素圖案472將隨後增大與之前測試數據集440的不確定的畫素圖案相關聯的置信度分數。換句話說，如果測試數據集440的先前不確定畫素圖案再次通過預測模型430來處理(在使用包含新畫素圖案472的訓練集(數據訓練集410)的新模型的產生之後)，則會將不確定畫素圖案在所鑒別的良好/不良影像450內分類為良好或不良。
在鑒別出各種良好和不良畫素圖案450的情況下，可使 用影像處理技術將IC佈局(例如，設計示意圖)與各種良好和不良畫素圖案450進行比較。可突出顯示(highlight)且鑒別IC佈局內的設計違例(例如，不符合設計要求的IC佈局的特定方面)。
圖5是用於執行根據本發明的各種實施例的IC佈局的影像檢查的示例性流程圖500。訓練數據集504含有大量的設計相關測試圖案(例如，設計IC佈局)且測試數據集502含有包含已設計的實際IC佈局的SEM影像的大量佈局。在506處，應用機器學習來提取良好畫素圖案和不良畫素圖案。在508處，對照圖4中所描述的良好畫素圖案和不良畫素圖案來檢查IC佈局。在510處，鑒別或標記為了製造而需要修復的IC佈局的特定方面。在鑒別出那些特定方面的情況下，在512處，可提供良好畫素圖案作為修復此類方面的建議。在514處，清除或校正IC佈局508以準備用於製造。
圖6是用於執行根據本發明的各種實施例的IC佈局的混合影像檢查的示例性流程圖600。通過混合影像核對，可使用機器學習608、機器學習610以及設計規則檢查602、設計規則檢查604、設計規則檢查606來驗證IC佈局。在602處，基於簡單圖案採集矽數據(例如，與例如佈局圖案印刷的佈局圖案相關的數據)。在604處，將矽數據轉化為一或多個設計規則。針對可能並不複雜的設計規則(例如兩根金屬線之間的最小間距)，在606處，將規則用語(例如，來自人類設計師的問題和/或評論)轉化為用於佈局幾何構型檢查的DRC編碼。舉例來說，將“間距必須為0.1 奈米”的規則用語轉化為可通過設定間距的工具和/或系統來理解的規則(例如p=0.1)。在608處，將複雜的規則(例如具有大量不同條件)集中在一起，且在610處如圖1到圖5中詳細描述使用機器學習來處理。在612處，可使用DRC編碼和來自預測模型的鑒別出的良好及不良畫素圖案來驗證IC佈局。在614處，通過可有助於修復此類違例的各種規則和/或圖案，可突出顯示任一設計違例且可提供例如鑄造廠(foundry)的製造場所。
圖7是根據本發明的各種實施例的用於IC佈局驗證的示例性方法的流程圖700。在710處，採集包含能夠被製造的第一組圖案和不能被製造的第二組圖案的多個IC圖案。在720處，使用多個IC圖案來訓練機器學習模型。在730處，通過機器學習模型產生用於驗證IC佈局的預測模型。在740處，預測模型接收包含IC圖案的SEM影像的一組測試圖案的數據。在750處，基於SEM影像和多個IC圖案來確定與IC佈局相關聯的設計違例。在760處，針對IC佈局的進一步特徵化提供設計違例的總結。
圖8是根據本發明的各種實施例的用於IC佈局驗證的示例性方法的流程圖800。在810處，預測模型接收具有包含IC圖案的SEM影像的一組測試圖案的數據。預測模型由經訓練機器學習模型產生。經訓練的機器學習模型是使用多個IC圖案來訓練的，多個IC圖案包含能夠被製造的第一組圖案和不能被製造的第二組圖案。在820處，基於SEM影像和多個IC圖案來確定與IC佈局相關聯的設計違例。在830處，針對IC佈局的進一步特徵化 而提供設計違例的總結。
圖9是根據本發明的各種實施例的訓練用於IC佈局驗證的機器學習模型的示例性方法的流程圖900。在910處，採集包含能夠被製造的第一組圖案和不能被製造的第二組圖案的多個IC圖案。在920處，使用多個IC圖案來訓練機器學習模型。在930處，機器學習模型產生用於驗證IC佈局的預測模型。預測模型基於具有IC圖案的SEM影像的一組測試模式和多個IC圖案來用於與IC佈局相關聯的設計違例。
圖10示出示例性電腦實施環境1000，其中用戶1002可通過網路1008與用於驗證如本文所描述的IC佈局的機器學習組件1004相互作用，所述機器學習組件1004託管在一或多個服務器1006上。機器學習組件1004可輔助用戶1002在面向對象建模語言(object-oriented modeling language)基礎的介面與硬體描述語言(hardware description language)基礎的介面之間進行接合。
如圖10中所示，用戶1002可通過多種方式(例如經由一或多個網路1008)與機器學習組件1004相互作用。可通過網路1008存取的一或多個服務器1006可託管機器學習組件1004。一或多個服務器1006還可含有或可使用一或多個數據記憶體1010來為機器學習組件1004儲存數據。
圖11是示出用於實施本文中所描述的各個方面的樣本計算裝置架構的簡圖1100。匯流排(bus)1104可作為與硬體的其它示出的組件互連的資訊高速公路。標記為中央處理單元(central processing unit；CPU)的處理系統1108(例如在給出電腦或多個電腦的一或多個電腦處理器/數據處理器)可進行執行程式所需的計算和邏輯操作。非暫時性處理器可讀儲存媒體(例如唯讀記憶體(read only memory；ROM)1112)和隨機存取記憶體(random access memory；RAM)1116可與處理系統1108通訊且可包含用於此處指定的操作的一或多個程式化指令。視情況的，程式指令可儲存於非暫時性電腦可讀儲存媒體上，例如磁碟、光碟、可記錄儲存裝置、快閃記憶體或其它實體儲存媒體。
在一個實例中，磁碟控制器1148可將一或多個可選磁碟驅動器對接到系統匯流排1104。這些磁碟驅動器可為外部或內部軟碟驅動器，例如內部軟碟驅動器1160、外部或內部唯讀光碟(compact disc read only memory，CD-ROM)、可錄式光碟(compact disc recordable，CD-R)、可覆寫光碟(compact disc rewritable，CD-RW)或數位多功能影音光碟(digital versatile disc，DVD)、或固態驅動器，例如固態驅動器1152或者外部或內部硬碟驅動器1156。如先前所指示，這些各種磁碟驅動器1152、磁碟驅動器1156、磁碟驅動器1160以及磁碟控制器為可選裝置。系統匯流排1104還可包含至少一個通訊埠1120，以允許與外部裝置通訊，所述外部裝置實體地連接到計算系統或經由有線或無線網路為外部可用的。在一些情況下，通訊埠1120包含或另外包括網路介面。
為提供與用戶的互動，本文所描述的主題可在計算裝置上實施，所述計算裝置具有用於向用戶顯示自匯流排1104獲得的 資訊的顯示裝置1140(例如，陰極射線管(cathode ray tube；CRT)或液晶顯示器(liquid crystal display；LCD)監測器)以及例如鍵盤和/或指標裝置(例如滑鼠或軌跡球)的輸入裝置1132和/或觸控螢幕，用戶可通過所述觸控螢幕向電腦提供輸入。其它種類的輸入裝置1132同樣可用於提供與用戶的互動；例如，向用戶提供的反饋可以是任何形式的感覺反饋(例如視覺反饋、通過麥克風1136的聽覺反饋或觸感反饋)；並且來自用戶的輸入可以任何形式接收，包含聲波、語音或觸感輸入。在輸入中，裝置1132和麥克風1136可耦接到匯流排1104，且經由匯流排1104通過輸入裝置介面1128傳達資訊。其它計算裝置(例如專用服務器)可省略顯示器1140和顯示介面1114、輸入裝置1132、麥克風1136以及輸入裝置介面1128中的一個或多個。
另外，可通過包括可由裝置處理子系統執行的程式指令的程式編碼在許多不同類型的處理裝置上實施本文中所描述的方法及系統。軟體程式指令可包含原始碼(source code)、目的碼(object code)、機器碼或任何其它儲存數據，其可操作以使得處理系統執行本文中所描述的方法和操作且可以任何合適語言提供，例如C、C++、JAVA，例如任何其它合適的程式化語言。然而，還可使用其它實施方案，例如配置成執行本文中所描述的方法和系統的韌體或甚至適當設計的硬體。
系統數據和方法數據(例如，締合(association)、映射(mapping)、數據輸入、數據輸出、中間數據結果、最終數據結 果等)可儲存和實施於一個或多個不同類型的電腦實施數據記憶體中，例如不同類型的儲存裝置和程式構建體(例如，RAM、ROM、快閃記憶體、平面文件、數據庫、程式數據結構、程式變量、IF-THEN(或類似類型)表述構建體等)。應注意，數據結構描述用於在數據庫、程式、記憶體或由電腦程式使用的其它電腦可讀媒體中組織和儲存數據的格式。
本文中所描述的電腦組件、軟體模組、函數、數據儲存裝置和數據結構可彼此直接或間接連接以便允許數據由於其操作所需而流動。還應注意，模組或處理器包含但不限於執行軟體操作的編碼單元，且可例如實施作為編碼的子例程單元，或作為編碼的軟體功能單元，或作為對象(如在面向對象的範例表(paradigm)中)，或作為小程式，或實施於電腦描述語言中，或作為另一類型的電腦編碼。軟體組件或功能性可取決於迫切情況而位於單個電腦上或跨越多個電腦分佈。
如本文所描述的各種電路和配置的使用可提供許多優勢。舉例來說，在使用經訓練的用於IC佈局驗證的機器加工學習模型時，執行圖案對圖案檢查而非設計規則幾何檢查(例如，影像處理是用於IC佈局驗證)。另外，使用大量設計圖案和SEM影像執行IC佈局驗證。通過使用經訓練的機器學習模型，可部分地或完全地消除DRM用語和DRC編碼。另外，使用機器學習的IC佈局驗證可比使用DRM和DRC編碼的傳統驗證具有快得多的運行時間。使用經訓練模型還可使流程負責人自己實現研發和驗證 IC佈局圖案。
在一個實施例中，採集多個IC圖案，多個IC圖案包含能夠被製造的第一組圖案和不能被製造的第二組圖案。使用多個IC圖案來訓練機器學習模型。機器學習模型產生用於驗證IC佈局的預測模型。預測模型接收包含具有IC圖案的SEM影像的一組測試圖案的數據。與IC佈局相關聯的設計違例是基於SEM影像和多個IC圖案而確定的。針對IC佈局的進一步特徵化提供設計違例的總結。在實施例中，所述設計違例通過以下操作來確定：通過所述預測模型產生多個畫素圖案的編譯，所述多個畫素圖案的所述編譯包含能夠被製造的第一組畫素圖案及不能被製造的第二組畫素圖案；接收用於驗證的所述積體電路佈局；以及鑒別所述積體電路佈局與所述第一組畫素圖案及所述第二組畫素圖案之間的差異，其中所述設計違例包括所述差異。在實施例中，所述方法更包括：通過所述機器學習模型來確定置信度分數，所述置信度分數與確定所述設計違例相關聯；基於低於臨界值的所述置信度分數來鑒別不屬於所述第一組圖案或所述第二組圖案的新圖案；確定所述新圖案是否能夠被製造；以及基於所述確定來更新所述第一組圖案或所述第二組圖案以包含所述新圖案。在實施例中，所述方法更包括：用經更新的所述第一組圖案或經更新的所述第二組圖案再訓練所述機器學習模型；以及通過再訓練的所述機器學習模型來再產生新預測模型。在實施例中，所述第二組畫素圖案包含缺陷熱點。在實施例中，使用所述積體電路佈局、所 述第一組畫素圖案以及所述第二組畫素圖案的影像處理來確定所述設計違例。在實施例中，所述積體電路佈局先前已使用設計規則檢查編碼來評估。
在另一實施例中，電腦實施的方法包含通過預測模型來接收包括具有IC圖案的SEM影像的一組測試圖案的數據。預測模型由經訓練的機器學習模型產生。經訓練的機器學習模型是使用多個IC圖案訓練的，所述IC圖案具有能夠被製造的第一組圖案和不能被製造的第二組圖案。與IC佈局相關聯的設計違例是基於SEM影像和多個IC圖案而確定的。針對IC佈局的進一步特徵化提供設計違例的總結。在實施例中，所述設計違例通過以下操作來確定：通過所述預測模型產生多個畫素圖案的編譯，所述多個畫素圖案的所述編譯包含能夠被製造的第一組畫素圖案及不能被製造的第二組畫素圖案；接收用於驗證的所述積體電路佈局；以及鑒別所述積體電路佈局與所述第一組畫素圖案及所述第二組畫素圖案之間的差異，其中所述設計違例包括所述差異。在實施例中，其中：所述機器學習模型確定置信度分數，所述置信度分數與確定所述設計違例相關聯；基於低於臨界值的所述置信度分數來鑒別不屬於所述第一組圖案或所述第二組圖案的新圖案；確定所述新圖案是否能夠被製造；以及基於所述確定來更新所述第一組圖案或所述第二組圖案以包含所述新圖案。在實施例中，其中用經更新的所述第一組圖案或經更新的所述第二組圖案再訓練所述機器學習模型；以及再訓練的所述機器學習模型再產生新預 測模型。在實施例中，所述第二組畫素圖案包含缺陷熱點。在實施例中，使用所述積體電路佈局、所述第一組畫素圖案以及所述第二組畫素圖案的影像處理來確定所述設計違例。在實施例中，所述積體電路佈局先前已使用設計規則檢查編碼來評估。
在又一實施例中，電腦實施的方法包含採集多個IC圖案，多個IC圖案包含能夠被製造的第一組圖案和不能被製造的第二組圖案。使用多個IC圖案來訓練機器學習模型。機器學習模型產生用於驗證IC佈局的預測模型，其中所述預測模型是基於包括IC圖案的SEM影像的一組測試圖案以及多個IC圖案來用於與IC佈局相關聯的設計違例。在實施例中，所述設計違例通過以下來確定：通過所述預測模型產生的多個畫素圖案的編譯，所述編譯包含能夠被製造的第一組畫素圖案及不能被製造的第二組畫素圖案；以及鑒別所述積體電路佈局與所述第一組畫素圖案及所述第二組畫素圖案之間的差異，其中所述設計違例包括所述差異。在實施例中，所述方法更包括：通過所述機器學習模型來確定置信度分數，所述置信度分數與確定所述設計違例相關聯；基於低於臨界值的所述置信度分數來鑒別不屬於所述第一組圖案或所述第二組圖案的新圖案；確定所述新圖案是否能夠被製造；以及基於所述確定來更新所述第一組圖案或所述第二組圖案以包含所述新圖案。在實施例中，所述方法更包括：用經更新的所述第一組圖案或經更新的所述第二組圖案再訓練所述機器學習模型；以及通過再訓練的所述機器學習模型來再產生新預測模型。在實施例 中，所述第二組畫素圖案包含缺陷熱點。在實施例中，使用所述積體電路佈局、所述第一組畫素圖案以及所述第二組畫素圖案的影像處理來確定所述設計違例。
前文總結若干實施例的特徵以使本領域的技術人員可更好地理解本發明的各個方面。本領域的技術人員應瞭解，其可易於使用本發明作為設計或修改用於進行本文中所介紹的實施例的相同目的和/或實現相同優勢的其它過程和結構的基礎。所屬領域的技術人員還應認識到，此類等效構造並不脫離本發明的精神和範圍，且其可在不脫離本發明的精神和範圍的情況下在本文中進行各種改變、替代以及更改。
100:實例系統
102:訓練數據集
110:處理系統
112:機器學習組件
114:數據儲存組件
116:預測模型

Claims (10)

  1. 一種用於驗證積體電路佈局的電腦實施的方法，包括：採集多個積體電路圖案，所述多個積體電路圖案包括能夠被製造的第一組圖案及不能被製造的第二組圖案；使用所述多個積體電路圖案來訓練機器學習模型；通過所述機器學習模型產生用於驗證積體電路佈局的預測模型；通過所述預測模型接收包括一組測試圖案的數據，所述一組測試圖案包括積體電路圖案的掃描電子顯微鏡影像；基於所述掃描電子顯微鏡影像及所述多個積體電路圖案來確定與積體電路佈局相關聯的設計違例；以及為所述積體電路佈局的進一步特徵化提供所述設計違例的總結。
  2. 如申請專利範圍第1項所述的用於驗證積體電路佈局的電腦實施的方法，其中所述設計違例通過以下操作來確定：通過所述預測模型產生多個畫素圖案的編譯，所述多個畫素圖案的所述編譯包含能夠被製造的第一組畫素圖案及不能被製造的第二組畫素圖案；接收用於驗證的所述積體電路佈局；以及鑒別所述積體電路佈局與所述第一組畫素圖案及所述第二組畫素圖案之間的差異，其中所述設計違例包括所述差異。
  3. 如申請專利範圍第1項所述的用於驗證積體電路佈局的電腦實施的方法，更包括：通過所述機器學習模型來確定置信度分數，所述置信度分數與確定所述設計違例相關聯；基於低於臨界值的所述置信度分數來鑒別不屬於所述第一組圖案或所述第二組圖案的新圖案；確定所述新圖案是否能夠被製造；以及基於所述確定來更新所述第一組圖案或所述第二組圖案以包含所述新圖案。
  4. 如申請專利範圍第3項所述的用於驗證積體電路佈局的電腦實施的方法，更包括：用經更新的所述第一組圖案或經更新的所述第二組圖案再訓練所述機器學習模型；以及通過再訓練的所述機器學習模型來再產生新預測模型。
  5. 如申請專利範圍第2項所述的用於驗證積體電路佈局的電腦實施的方法，其中所述第二組畫素圖案包含缺陷熱點。
  6. 如申請專利範圍第2項所述的用於驗證積體電路佈局的電腦實施的方法，其中使用所述積體電路佈局、所述第一組畫素圖案以及所述第二組畫素圖案的影像處理來確定所述設計違例。
  7. 如申請專利範圍第1項所述的用於驗證積體電路佈局的電腦實施的方法，其中所述積體電路佈局先前已使用設計規則檢查編碼來評估。
  8. 一種用於驗證積體電路佈局的電腦實施的方法，包括：通過預測模型來接收包括一組測試圖案的數據，所述一組測試圖案包括積體電路圖案的掃描電子顯微鏡影像，其中所述預測模型是通過經訓練的機器學習模型產生的，且其中所述經訓練的機器學習模型是使用多個積體電路圖案訓練的，所述多個積體電路圖案包括能夠被製造的第一組圖案及不能被製造的第二組圖案；基於所述掃描電子顯微鏡影像及所述多個積體電路圖案來確定與積體電路佈局相關聯的設計違例；以及為所述積體電路佈局的進一步特徵化提供所述設計違例的總結。
  9. 一種用於驗證積體電路佈局的電腦實施的方法，包括：採集多個積體電路圖案，所述多個積體電路圖案包括能夠被製造的第一組圖案及不能被製造的第二組圖案；使用所述多個積體電路圖案來訓練機器學習模型；以及通過所述機器學習模型來產生用於驗證積體電路佈局的預測模型，其中所述預測模型是基於包括積體電路圖案的掃描電子顯微鏡影像的一組測試圖案及所述多個積體電路圖案來用於與所述積體電路佈局相關聯的設計違例。
  10. 如申請專利範圍第9項所述的用於驗證積體電路佈局的電腦實施的方法，其中所述設計違例通過以下來確定：通過所述預測模型產生的多個畫素圖案的編譯，所述編譯包 含能夠被製造的第一組畫素圖案及不能被製造的第二組畫素圖案；以及鑒別所述積體電路佈局與所述第一組畫素圖案及所述第二組畫素圖案之間的差異，其中所述設計違例包括所述差異。
TW108145652A 2019-09-16 2019-12-13 用於驗證積體電路佈局的電腦實施的方法 TWI737077B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/572,189 2019-09-16
US16/572,189 US11010529B2 (en) 2019-09-16 2019-09-16 Integrated circuit layout validation using machine learning

Publications (2)

Publication Number Publication Date
TW202113468A TW202113468A (zh) 2021-04-01
TWI737077B true TWI737077B (zh) 2021-08-21

Family

ID=74869581

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108145652A TWI737077B (zh) 2019-09-16 2019-12-13 用於驗證積體電路佈局的電腦實施的方法

Country Status (3)

Country Link
US (3) US11010529B2 (zh)
CN (1) CN112507646B (zh)
TW (1) TWI737077B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11010529B2 (en) * 2019-09-16 2021-05-18 Taiwan Semiconductor Manufacturing Company Limited Integrated circuit layout validation using machine learning
TWI748344B (zh) * 2020-02-14 2021-12-01 聚積科技股份有限公司 發光二極體調屏標準判定模型建立方法
US11972193B1 (en) * 2020-10-01 2024-04-30 Synopsys, Inc. Automatic elastic CPU for physical verification
US11562118B2 (en) 2021-01-04 2023-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Hard-to-fix (HTF) design rule check (DRC) violations prediction
US11907632B2 (en) * 2021-04-16 2024-02-20 Quanta Computer Inc. Automated schematic check
CN113128147B (zh) * 2021-04-23 2022-02-11 南京邮电大学 一种基于机器学习的集成电路可测性设计方法
DE102021206323A1 (de) * 2021-06-21 2022-12-22 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Analyse einer elektrischen Schaltung
WO2022266888A1 (zh) * 2021-06-23 2022-12-29 华为技术有限公司 拥塞预测模型训练方法、图像处理方法及装置
US20230017484A1 (en) * 2021-06-30 2023-01-19 Battelle Memorial Institute Automated circuit design validation

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI472942B (zh) * 2012-01-31 2015-02-11 Taiwan Semiconductor Mfg Co Ltd 半導體裝置的密度變化及密度偏差的驗證方法及執行驗證方法的電腦可讀取儲存媒體
TWI476617B (zh) * 2010-11-17 2015-03-11 Cadence Design Systems Inc 自動產生違反電路設計規則解決方案的方法及其系統
JP5842345B2 (ja) * 2010-03-16 2016-01-13 株式会社リコー 半導体集積回路のレイアウト設計装置、レイアウト設計方法及びレイアウト設計プログラム並びに半導体集積回路装置の製造方法
US20170277819A1 (en) * 2016-03-22 2017-09-28 Samsung Electronics Co., Ltd. Integrated circuit and method of designing integrated circuit
CN108133069A (zh) * 2017-08-17 2018-06-08 上海倚韦电子科技有限公司 集成电路后端设计系统及方法
US20180260511A9 (en) * 2008-11-03 2018-09-13 John G. Ferguson Design-rule-check waiver
TW201833801A (zh) * 2016-10-31 2018-09-16 美商新諾普系統公司 早期積體電路佈局設計drc處理工具
CN109684707A (zh) * 2018-12-19 2019-04-26 上海华力微电子有限公司 一种标准单元库版图设计规则验证方法
CN109885888A (zh) * 2019-01-23 2019-06-14 上海华虹宏力半导体制造有限公司 芯片版图设计规则检查方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006127485A2 (en) * 2005-05-20 2006-11-30 Cadence Design Systems, Inc. Method and system for incorporation of patterns and design rule checking
US8381152B2 (en) * 2008-06-05 2013-02-19 Cadence Design Systems, Inc. Method and system for model-based design and layout of an integrated circuit
US8443309B2 (en) * 2011-03-04 2013-05-14 International Business Machines Corporation Multifeature test pattern for optical proximity correction model verification
US8504949B2 (en) * 2011-07-26 2013-08-06 Mentor Graphics Corporation Hybrid hotspot detection
US8539421B2 (en) * 2011-12-16 2013-09-17 International Business Machines Corporaton Layout-specific classification and prioritization of recommended rules violations
CN105488239A (zh) * 2014-10-09 2016-04-13 北京华大九天软件有限公司 一种平板显示版图设计规则检查结果自动筛选方法
US10365617B2 (en) * 2016-12-12 2019-07-30 Dmo Systems Limited Auto defect screening using adaptive machine learning in semiconductor device manufacturing flow
US10546085B2 (en) * 2017-04-12 2020-01-28 Anchor Semiconductor Inc. Pattern centric process control
US10402524B2 (en) * 2017-05-08 2019-09-03 Globalfoundries Inc. Prediction of process-sensitive geometries with machine learning
KR20200010496A (ko) * 2017-05-26 2020-01-30 에이에스엠엘 네델란즈 비.브이. 기계 학습에 기초한 어시스트 피처 배치
TWI824334B (zh) * 2018-08-17 2023-12-01 荷蘭商Ａｓｍｌ荷蘭公司 非暫時性電腦可讀媒體
US11010529B2 (en) * 2019-09-16 2021-05-18 Taiwan Semiconductor Manufacturing Company Limited Integrated circuit layout validation using machine learning

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180260511A9 (en) * 2008-11-03 2018-09-13 John G. Ferguson Design-rule-check waiver
JP5842345B2 (ja) * 2010-03-16 2016-01-13 株式会社リコー 半導体集積回路のレイアウト設計装置、レイアウト設計方法及びレイアウト設計プログラム並びに半導体集積回路装置の製造方法
TWI476617B (zh) * 2010-11-17 2015-03-11 Cadence Design Systems Inc 自動產生違反電路設計規則解決方案的方法及其系統
TWI472942B (zh) * 2012-01-31 2015-02-11 Taiwan Semiconductor Mfg Co Ltd 半導體裝置的密度變化及密度偏差的驗證方法及執行驗證方法的電腦可讀取儲存媒體
US20170277819A1 (en) * 2016-03-22 2017-09-28 Samsung Electronics Co., Ltd. Integrated circuit and method of designing integrated circuit
TW201833801A (zh) * 2016-10-31 2018-09-16 美商新諾普系統公司 早期積體電路佈局設計drc處理工具
CN108133069A (zh) * 2017-08-17 2018-06-08 上海倚韦电子科技有限公司 集成电路后端设计系统及方法
CN109684707A (zh) * 2018-12-19 2019-04-26 上海华力微电子有限公司 一种标准单元库版图设计规则验证方法
CN109885888A (zh) * 2019-01-23 2019-06-14 上海华虹宏力半导体制造有限公司 芯片版图设计规则检查方法

Also Published As

Publication number Publication date
US11914941B2 (en) 2024-02-27
US20210081509A1 (en) 2021-03-18
US11010529B2 (en) 2021-05-18
CN112507646A (zh) 2021-03-16
TW202113468A (zh) 2021-04-01
CN112507646B (zh) 2024-06-14
US20210240906A1 (en) 2021-08-05
US20240152679A1 (en) 2024-05-09

Similar Documents

Publication Publication Date Title
TWI737077B (zh) 用於驗證積體電路佈局的電腦實施的方法
JP2018200685A (ja) 完全教師あり学習用のデータセットの形成
TWI725591B (zh) 測試圖案產生系統及方法
US20130311976A1 (en) Method and system for generating and processing black box test cases
JP2019114116A (ja) データ生成装置、データ生成方法及びデータ生成プログラム
CN108629066A (zh) 用于开发和优化电子器件的电子架构设计的方法和计算机系统
WO2021115186A1 (zh) 基于ann的程序检测方法和检测系统及应用
US9703658B2 (en) Identifying failure mechanisms based on a population of scan diagnostic reports
TWI590095B (zh) 軟體功能驗證系統及其驗證方法
TWI727323B (zh) 返修板檢測裝置、方法及電腦可讀取存儲介質
TW202230197A (zh) 預測難以修復之設計規則檢查違規的方法
US11726643B2 (en) Techniques for visualizing probabilistic data generated when designing mechanical assemblies
JP4648386B2 (ja) 設計支援装置、設計支援方法、設計支援プログラム
US8327312B2 (en) Assessing printability of a very-large-scale integration design
JP5799823B2 (ja) テストデータ生成装置、テストデータ生成プログラムおよびテストデータ生成方法
Yousif et al. Shape clustering using k-medoids in architectural form finding
JP2019159905A (ja) 生成プログラム、生成装置及び生成方法
US11022966B1 (en) Method of modeling e-beam photomask manufacturing process using image-based artificial neural networks
CN114626545A (zh) 用于人工智能模型的数据准备
JP2015201055A (ja) 欠陥箇所予測装置、欠陥箇所予測プログラムおよび欠陥箇所予測方法
TW201339857A (zh) 以衝突規則偵測案件
JP7357593B2 (ja) 機械学習装置、設計支援装置、機械学習方法および設計支援方法
Lim et al. A test vector selection method based on machine learning for efficient presilicon verification
Elderhalli et al. Using machine learning to minimize user intervention in theorem proving based dynamic fault tree analysis
Demarest et al. Dynamic visualizations for violence prevention